專利名稱：一種芯片平坦化工藝方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件制造工藝技術(shù)領(lǐng)域，具體涉及一種芯片平坦化工藝方法， 適用于0. 5微米芯片制造技術(shù)中，硅片前層金屬臺階間隙不小于0. 6微米的場合。
背景技術(shù)：
在芯片平坦化的初期，當(dāng)硅片上前層臺階間距很小時，如0. 6微米，利用等離子體增強(qiáng)化學(xué)氣相沉積(PE CVD)設(shè)備進(jìn)行氧化層填充之后表面角度會非常尖銳，如圖Ia所示。 隨著填充氧化層厚度的增加，前層臺階的間隙將形成空洞，如圖Ib所示。從而造成器件的結(jié)構(gòu)缺陷，降低器件的可靠性，影響產(chǎn)品良率。等離子體增強(qiáng)化學(xué)氣相沉積(PE CVD)設(shè)備是通用的氧化層填充設(shè)備，同一個反應(yīng)腔中它只能單純的地進(jìn)行淀積，但價格便宜(20萬美元/臺)。如果使用高密度等離子體化學(xué)氣相淀積(HDP CVD)設(shè)備，則可實(shí)現(xiàn)小臺階間距的無空洞填充，如圖Ic所示。高密度等離子體化學(xué)氣相淀積(HDPCVD)可以在同一個反應(yīng)腔中同步地進(jìn)行淀積和刻蝕的工藝。在HDP CVD制程中，淀積工藝通常是由硅烷(SiH4)和氧氣(02)的反應(yīng)來實(shí)現(xiàn)，而蝕刻工藝通常是由氬氣(Ar)和氧氣(02)的濺射來完成。HDP CVD以其卓越的填孔能力，穩(wěn)定的淀積質(zhì)量，可靠的電學(xué)特性等諸多優(yōu)點(diǎn)成為了先進(jìn)的超大規(guī)模集成電路制程氧化層填充的主流設(shè)備，但是該設(shè)備價格昂貴(70萬美元/臺)，會增加芯片的生產(chǎn)成本。在利用PE CVD進(jìn)行氧化層填充時，采用倒角刻蝕，可以修正氧化層表面的角度，避免空洞的發(fā)生，如圖Id所示。但是，隨著倒角刻蝕時間的增加，會造成前層金屬表面TIN結(jié)構(gòu)的損傷，破壞器件性能，如圖Ie所示。倒角刻蝕(chamfer etch)是通過使用氬氣(Ar)和氧氣(02)的濺射來完成對氧化層表面的棱邊進(jìn)行處理，以清除棱角的刻蝕工序。其目的是使氧化層表面的角度更加平緩，方便后續(xù)氧化層填充不會形成空洞。倒角是機(jī)械工程上的術(shù)語。例如，在一塊木板上鉆目艮，完成后孔壁和板面成90度直角。倒角就是在90度的棱上面再形成一個一般為45度的小平面，這樣這個平面和內(nèi)壁，或者和板面之間就都是45度了。倒角的優(yōu)點(diǎn)是使在向孔里插物體時不至于被卡住，使用更方便。在0. 5微米芯片制造技術(shù)中，前層金屬臺階間距不小于0. 6微米，倒角刻蝕與PE CVD氧化層填充的配合方案需要兼顧氧化層表面的角度和前層金屬結(jié)構(gòu)的完整性。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種既能避免前層金屬臺階間隙產(chǎn)生空洞又能保證前層金屬結(jié)構(gòu)完整性的芯片平坦化工藝方法。為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案如下一種芯片平坦化工藝方法，其在硅片上形成前層金屬臺階后、進(jìn)行CMP作業(yè)前，還包括以下步驟
a.生長第一層填充氧化層，厚度為5000X (1 士 10% )埃；b.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為3000X (1 士 10% ) 埃；c.生長第二層填充氧化層，厚度為1000X (1 士 10% )埃；d.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為1000X (1 士 10% ) 埃；e.生長第三層填充氧化層，厚度為16000X (1 士 10% )埃；f.進(jìn)行化學(xué)機(jī)械拋光作業(yè)，氧化層的去除量為10000X (1 士 10% )埃。本發(fā)明所述方法，通過多次生長氧化層、多次倒角刻蝕的方式，優(yōu)化了倒角刻蝕的工藝流程；并通過對氧化層生長厚度和倒角刻蝕刻蝕量的具體限定，實(shí)現(xiàn)了 PE CVD填充氧化層厚度和倒角刻蝕刻蝕量的最佳配比，既可有效地避免前層金屬臺階間隙內(nèi)空洞的產(chǎn)生，同時又能保證前層金屬結(jié)構(gòu)的完整性。而且，只需使用PE CVD設(shè)備進(jìn)行氧化層填充，無需使用價格高3到4倍的HDP CVD設(shè)備，大大降低了生產(chǎn)成本。


圖Ia是現(xiàn)有技術(shù)中使用PE CVD填充氧化層后的效果示意圖，圖Ib是圖Ia中隨著填充氧化層厚度的增加臺階間隙形成了空洞的效果示意圖，圖1 c使用HDP CVD設(shè)備進(jìn)行氧化層填充后的效果示意圖，圖Id是使用PECVD填充氧化層并采用倒角刻蝕后的效果示意圖，圖Ie是圖Id中隨著倒角刻蝕時間的增加造成前層金屬結(jié)構(gòu)損傷的效果示意圖；圖2是具體實(shí)施方式
中所述芯片平坦化工藝方法的流程圖；圖3是具體實(shí)施方式
中氧化層生長前的硅片和前層臺階示意圖；圖4是具體實(shí)施方式
中生長第一層填充氧化層后的效果示意圖；圖5是具體實(shí)施方式
中第一次進(jìn)行倒角刻蝕后的效果示意圖；圖6是具體實(shí)施方式
中生長第二層填充氧化層后的效果示意圖；圖7是具體實(shí)施方式
中第二次進(jìn)行倒角刻蝕后的效果示意圖；圖8是具體實(shí)施方式
中生長第三層填充氧化層后的效果示意圖；圖9是具體實(shí)施方式
中進(jìn)行CMP作業(yè)后的效果示意圖。
具體實(shí)施例方式本發(fā)明的核心思想是在硅片上形成氧化層，再進(jìn)行倒角刻蝕，并重復(fù)。通過調(diào)整等離子體增強(qiáng)化學(xué)氣相沉積(PE CVD)填充氧化層的厚度和倒角刻蝕的刻蝕量，形成角度平緩的上表面，再經(jīng)過CMP (化學(xué)機(jī)械拋光)作業(yè)，從而達(dá)到表面最佳平坦化的目的。下面結(jié)合具體實(shí)施方式
和附圖對本發(fā)明進(jìn)行詳細(xì)描述。圖2出示了本實(shí)施方式中芯片平坦化工藝方法的流程。該方法在硅片上形成前層金屬臺階后包括以下步驟a.生長第一層填充氧化層，其厚度可以為5000X (1 士 10% )埃。b.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量可以為 3000X(1 士 10%)埃。如果刻蝕過多，則可能會造成前層金屬結(jié)構(gòu)的損傷。c.生長第二層填充氧化層，其厚度可以為1000X (1 士 10% )埃。
d.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量可以為 1000X (1 士 10%)埃。優(yōu)選的，該步驟中倒角刻蝕的刻蝕量與上一步驟中生長的氧化層厚度相同。通過生長第二層填充氧化層和進(jìn)行第二次倒角刻蝕，可以使得前層金屬臺階間隙處的氧化層表面角度更加平緩，避免了臺階間隙產(chǎn)生空洞和前層金屬結(jié)構(gòu)受損。e.生長第三層填充氧化層，其厚度可以為16000X (1 士 10% )埃。f.進(jìn)行CMP作業(yè)，去除氧化層的量可以為10000X (1 士 10% )埃，得到高度平坦化的表面。實(shí)施例1以平坦化圖3所示硅片為例。在硅片11上形成前層金屬臺階12后，利用PE CVD設(shè)備在硅片11上生長第一層填充氧化層13，如圖4所示，氧化層13的材料為二氧化硅，其厚度為4500埃。然后進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為2700埃，如圖5所
7J\ ο再利用PE CVD設(shè)備生長第二層填充氧化層，氧化層的厚度為900埃，如圖6所示。再次進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為900埃，如圖7所示。再利用PE CVD設(shè)備生長第三層填充氧化層，氧化層的厚度為14400埃，如圖8所
7J\ ο最后進(jìn)行CMP作業(yè)，去除氧化層的量為9000埃，得到高度平坦化的表面，如圖9所示。至此，平坦化處理完畢，可以進(jìn)入后續(xù)的多層金屬布線工藝。實(shí)施例2與實(shí)施例1不同之處在于第一次填充氧化層的厚度為5000埃，第一次進(jìn)行倒角刻蝕的刻蝕量為3000埃；第二次填充氧化層的厚度為1000埃，第二次倒角刻蝕的刻蝕量為 1000埃；第三次填充氧化層的厚度為16000埃，CMP作業(yè)去除氧化層的量為10000埃。實(shí)施例3與實(shí)施例1不同之處在于第一次填充氧化層的厚度為5500埃，第一次進(jìn)行倒角刻蝕的刻蝕量為3300埃；第二次填充氧化層的厚度為1100埃，第二次倒角刻蝕的刻蝕量為 1100埃；第三次填充氧化層的厚度為17600埃，CMP作業(yè)去除氧化層的量為11000埃。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其同等技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種芯片平坦化工藝方法，其特征在于，所述方法在硅片上形成前層金屬臺階后包括以下步驟a.生長第一層填充氧化層，厚度為5000X(1 士 10% )埃；b.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為3000X(1 士 10% )埃；C.生長第二層填充氧化層，厚度為1000X (1 士 10% )埃；d.進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為1000X(1 士 10% )埃；e.生長第三層填充氧化層，厚度為16000X(1 士 10% )埃；f.進(jìn)行化學(xué)機(jī)械拋光作業(yè)，氧化層的去除量為10000X(1 士 10% )埃。
2.如權(quán)利要求1所述的芯片平坦化工藝方法，其特征在于所述氧化層的材料為二氧化硅。
3.如權(quán)利要求1或2所述的芯片平坦化工藝方法，其特征在于步驟a中所述氧化層的厚度為5000埃。
4.如權(quán)利要求3所述的芯片平坦化工藝方法，其特征在于步驟b中所述倒角刻蝕的刻蝕量為3000埃。
5.如權(quán)利要求4所述的芯片平坦化工藝方法，其特征在于步驟d中所述倒角刻蝕的刻蝕量與步驟c中生長的氧化層厚度相同。
6.如權(quán)利要求5所述的芯片平坦化工藝方法，其特征在于步驟c中所述氧化層的厚度為1000埃。
7.如權(quán)利要求6所述的芯片平坦化工藝方法，其特征在于步驟d中所述倒角刻蝕的刻蝕量為1000埃。
8.如權(quán)利要求7所述的芯片平坦化工藝方法，其特征在于步驟e中所述氧化層的厚度為16000埃。
9.如權(quán)利要求8所述的芯片平坦化工藝方法，其特征在于步驟f中所述氧化層的去除量為10000埃。
全文摘要
本發(fā)明公開了一種芯片平坦化工藝方法，該方法在硅片上形成前層金屬臺階后包括以下步驟生長第一層填充氧化層，厚度為5000×(1±10％)埃；然后進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為3000×(1±10％)埃；再生長第二層填充氧化層，厚度為1000×(1±10％)埃；再進(jìn)行倒角刻蝕，修正間隙處的氧化層表面角度，刻蝕量為1000×(1±10％)埃；再生長第三層填充氧化層，厚度為16000×(1±10％)埃；最后進(jìn)行CMP作業(yè)，氧化層的去除量為10000×(1±10％)埃。本發(fā)明所述工藝方法既能避免前層金屬臺階間隙產(chǎn)生空洞又能保證前層金屬結(jié)構(gòu)的完整性。
文檔編號H01L21/02GK102468135SQ20101054987
公開日2012年5月23日 申請日期2010年11月18日 優(yōu)先權(quán)日2010年11月18日
發(fā)明者周華強(qiáng), 席華萍, 賀冠中, 陳建國 申請人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司