專利名稱：一種用于后柵工藝的平坦化方法及其器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及制造領(lǐng)域，特別涉及一種用于后柵工藝的平坦化方法及其器件結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體器件尺寸的減小，尤其是22納米及以下技術(shù)代中，以高k柵介質(zhì)/金屬柵技術(shù)為核心的MOS器件柵工程研究是最具代表性的核心工藝。目前，針對(duì)高k柵介質(zhì)/ 金屬柵技術(shù)的研究可分為前柵工藝(Gate first)和替代柵或后柵工藝(Iteplacement gate 或fete last)，后柵工藝的一個(gè)顯著優(yōu)點(diǎn)是柵極不需要承受高的退火溫度。后柵工藝中，柵結(jié)構(gòu)的平坦化是不可或缺的步驟之一，現(xiàn)有技術(shù)通常通過化學(xué)機(jī)械研磨(CMP，Chemical Mechanical Polish)實(shí)現(xiàn)。例如，首先利用多晶硅形成假柵，之后根據(jù)其他工藝集成需要而在其上沉積氮化物和/或氧化物等硬掩膜層，待器件的其他加工工藝，如柵刻蝕、源/漏區(qū)注入、硅化物制備等完成后，再沉積一層層間介質(zhì)層(ILD)，之后再進(jìn)行CMP實(shí)現(xiàn)平坦化。然而，在利用CMP對(duì)ILD進(jìn)行平坦化過程中，由于CMP設(shè)備中對(duì)研磨過程起到監(jiān)控作用的終點(diǎn)檢測(cè)功能配置，在到達(dá)氮化物硬掩膜之后，很難對(duì)氮化物的研磨去除實(shí)施監(jiān)測(cè)，所以一般通過控制研磨時(shí)間來控制對(duì)氮化物的研磨，該方法往往導(dǎo)致多晶硅假柵的過研磨，從而使最終形成的金屬柵的高度降低。尤其是32nm及以下技術(shù)代工藝中，整個(gè)金屬柵的高度一般在30nm以下，如果采用時(shí)間控制研磨，很難精確控制假柵和金屬柵疊層的高度，過研磨導(dǎo)致的金屬柵高度減小會(huì)降低MOS器件的性能，所以需要對(duì)傳統(tǒng)的基于CMP工藝的氮化物硬掩膜及假柵去除工藝進(jìn)行改進(jìn)。另外，32nm及以下技術(shù)代中，由于金屬柵尺寸效應(yīng)而造成的金屬柵電阻增高的問題也有待解決。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)問題之一，特別是通過提出一種后柵工藝的平坦化方法，以解決后柵工藝中柵高度難以控制的問題。為達(dá)到上述目的，一方面，本發(fā)明提出一種用于后柵工藝的平坦化方法，包括以下步驟:A.提供半導(dǎo)體襯底；B.在所述半導(dǎo)體襯底上形成假柵堆疊以及覆蓋在所述假柵堆疊上的硬掩膜層；C.在所述半導(dǎo)體襯底中、所述假柵堆疊的兩側(cè)形成源/漏區(qū)；D.在所述半導(dǎo)體襯底上形成層間介質(zhì)層；E.對(duì)器件表面進(jìn)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層； F.采用刻蝕工藝去除所述硬掩膜層，以暴露所述假柵堆疊；G.去除所述假柵堆疊以形成柵溝槽；H.在所述柵溝槽中形成替代柵?？蛇x地，步驟B中所述硬掩膜層包括氮化物層、氧化物層、氧氮化物層中的任意一層或多層結(jié)構(gòu)。優(yōu)選地，在步驟C形成所述源/漏區(qū)之前，還包括在所述假柵堆疊及硬掩膜層的側(cè)壁形成側(cè)墻的步驟，所述側(cè)墻由一層或多層結(jié)構(gòu)組成。則步驟F還包括去除所述硬掩膜層以暴露部分所述側(cè)墻，進(jìn)一步地，步驟F包括當(dāng)所述側(cè)墻為一層結(jié)構(gòu)，去除所述暴露的部分側(cè)墻；當(dāng)所述側(cè)墻為多層時(shí)，去除一層或一層以上暴露的部分側(cè)墻。去除部分側(cè)墻的目的在于，為之后的替代柵的形成提供更大的空間，有利于降低柵電阻?？蛇x地，步驟H在所述溝槽中形成替代柵包括依次形成高k柵介質(zhì)層、金屬柵層和低電阻金屬填充層，其中，所述金屬柵層包括單層或雙層金屬柵；對(duì)整個(gè)器件進(jìn)行化學(xué)機(jī)械研磨，停留在所述層間介質(zhì)層上。另一方面，本發(fā)明提出一種根據(jù)上述后柵方法制得的半導(dǎo)體器件結(jié)構(gòu)，包括半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底上的柵堆疊，所述柵堆疊包括上部分和下部分，所述上部分的柵長(zhǎng)度大于所述下部分的柵長(zhǎng)度以使所述柵堆疊形成T型結(jié)構(gòu)，其中在所述下部分的側(cè)壁形成有一層或多層側(cè)墻；以及環(huán)繞所述T型柵堆疊及所述側(cè)墻的層間介質(zhì)層；形成在所述半導(dǎo)體襯底中、所述柵堆疊兩側(cè)的源/漏區(qū)?？蛇x地，所述T型柵堆疊的上部分形成有一層或多層側(cè)墻，只要所述上部分的側(cè)墻厚度之和小于所述下部分的側(cè)墻厚度之和，即可形成T型結(jié)構(gòu)的柵堆疊，從而擴(kuò)展柵空間，有利于降低柵電阻。可選地，所述T型柵堆疊包括高k柵介質(zhì)層、金屬柵層和低電阻金屬填充層。所述金屬柵層包括單層或雙層金屬柵。本發(fā)明的MOS器件后柵工藝中的平坦化方法及其器件結(jié)構(gòu)，將CMP和刻蝕技術(shù)相結(jié)合，利用CMP工藝平坦化層間介質(zhì)層，利用刻蝕技術(shù)去除假柵堆疊層上的硬掩膜層，從而實(shí)現(xiàn)精確控制假柵及金屬柵高度的目的。此外，本發(fā)明的MOS器件形成了 T型柵堆疊，其上部分的柵長(zhǎng)度大于下部分的柵長(zhǎng)度，從而使得柵溝槽中的金屬柵材料填充空間得以增大， 有利于降低金屬柵的電阻。本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，本發(fā)明的附圖是示意性的，因此并沒有按比例繪制。其中圖1-9為本發(fā)明實(shí)施例的用于后柵工藝的平坦化方法的中間步驟示意圖；圖10-12為根據(jù)本發(fā)明實(shí)施例的方法制得的半導(dǎo)體器件結(jié)構(gòu)圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。圖1-9示出了本發(fā)明提出的用于后柵工藝的平坦化方法的中間步驟示意圖，以下將結(jié)合附圖詳細(xì)說明本發(fā)明實(shí)施例的優(yōu)選方法以及由此得到的器件結(jié)構(gòu)。步驟A.提供半導(dǎo)體襯底100，如圖1所示。襯底100以體硅為例，實(shí)際運(yùn)用中，可以包括任何適合的半導(dǎo)體襯底材料，具體可以是但不限于硅、鍺、鍺化硅、SOI (絕緣體上硅)、 碳化硅、砷化鎵或者任何III/V族化合物半導(dǎo)體等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計(jì)要求(例如 P型襯底或者η型襯底)，襯底100可以包括各種摻雜配置。此外，襯底100可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能?？蛇x地，在半導(dǎo)體襯底100中形成淺溝槽隔離STI 101以將該襯底隔離成第一區(qū)域200和第二區(qū)域300，即分別作為nMOS和/或PMOS有源區(qū)。步驟B.在所述半導(dǎo)體襯底100上形成假柵堆疊400以及覆蓋在所述假柵堆疊上的硬掩膜層500。假柵堆疊400可以包括柵介質(zhì)層和柵極層，例如首先在半導(dǎo)體襯底100上依次形成柵介質(zhì)層102和柵極層103。其中，柵介質(zhì)層102可以采用常規(guī)淀積工藝形成，例如濺射、PLD、MOCVD、ALD、PEALD或其他合適的方法，其材料可以為SiO2, Si (0) Nx, HfO2, HfSiOx, HfZrOx, HfLaOx, LaAlOx, Sr (O)Six, GeNx, Sr (O)Gex, HfGeOx 中的一種或其組合，其厚度可以為 0. 3-lnm;柵極層103可以為非晶硅或多晶硅或TiN，例如多晶硅，厚度可以為lO-lOOnm，如圖1所示。需說明地是，以下若無特別說明，本發(fā)明實(shí)施例中各種介質(zhì)材料(如下述的硬掩膜層、側(cè)墻、層間介質(zhì)層以及高k柵介質(zhì)層等)的淀積均可采用上述所列舉的形成柵介質(zhì)層 102相同或類似的方法，故不再贅述。然后在柵極層103上形成硬掩膜層，所述硬掩膜層包括氮化物層、氧化物層、氧氮化物層中的任意一層或多層結(jié)構(gòu)，具體地可以包括Si3N4、TiN、Si&和SiON中的一種或多種的組合。例如，本發(fā)明實(shí)施例采取依次淀積第一氧化硅層104、氮化硅層105及第二氧化硅層106，其中，第一氧化硅層104和第二氧化硅層106的厚度可以為5-30nm，氮化硅層105 的厚度為10-70nm，如圖2所示。然后利用干法和/或濕法刻蝕工藝對(duì)第一區(qū)域200和第二區(qū)域300進(jìn)行刻蝕，以形成假柵堆疊400以及覆蓋在其上的硬掩膜層500，如圖3所示。其中，假柵堆疊400包括柵介質(zhì)層102和柵極層103，硬掩膜層500包括第一氧化硅層104和氮化硅層105。需指出地是，由于第二氧化硅層106很薄，所以在柵堆疊刻蝕后的清洗過程中，該二氧化硅層可能會(huì)被包含HF的清洗液完全刻蝕掉或者僅保留很薄的一層，所以圖3中沒有示出第二氧化硅層106，先前形成的第二氧化硅層106可以對(duì)其下的硬掩膜層的高度及應(yīng)力等方面起到保護(hù)的作用。優(yōu)選地，在形成假柵堆疊400和硬掩膜層500之后，可以在假柵堆疊400及硬掩膜層500的側(cè)壁形成側(cè)墻107，側(cè)墻107包括一層或多層結(jié)構(gòu)，如圖4所示。側(cè)墻107可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k或高k電介質(zhì)材料及其組合， 和/或其他合適的材料形成；側(cè)墻的形狀可以為普通的、僅形成在假柵堆疊400和硬掩膜層 500的側(cè)壁，也可以包括L型側(cè)墻，本發(fā)明對(duì)此不作限制。本發(fā)明實(shí)施例以三層結(jié)構(gòu)的側(cè)墻為例說明，其中，第一層側(cè)墻107-1可以為氮化硅，厚度為5-15nm ；第二層側(cè)墻107-2可以為氧化硅，可以為L(zhǎng)型，厚度為2-lOnm ；第三層側(cè)墻107-3可以為氮化硅，厚度為5-15nm。其中，第一層側(cè)墻的材料優(yōu)選地為與硬掩膜層500相同的材料，如氮化硅，以便在后續(xù)去除硬掩膜層時(shí)一并去除第一層側(cè)墻。步驟C.在所述半導(dǎo)體襯底100中、所述假柵堆疊400的兩側(cè)形成源/漏區(qū)600，如圖5所示。例如，可以通過包括光刻、離子注入、擴(kuò)散、退火和/或其他合適工藝形成源/漏延伸區(qū)及源/漏區(qū)，例如在第一區(qū)域200和第二區(qū)域300分別進(jìn)行η型源/漏注入和ρ型源/漏注入?？蛇x地，在源/漏區(qū)上形成金屬硅化物108，例如，通過自對(duì)準(zhǔn)形成金屬硅化物，先在所述器件上沉積金屬材料，例如Co、Ni、Mo、Pt和W等，而后進(jìn)行退火，金屬和所述源/漏區(qū)600所在的硅襯底的表面反應(yīng)生成金屬硅化物，然后去除未反應(yīng)的金屬，形成自對(duì)準(zhǔn)的金屬硅化物。步驟D.在所述半導(dǎo)體襯底上形成層間介質(zhì)層109，如圖5所示，層間介質(zhì)層109完全覆蓋襯底表面的器件結(jié)構(gòu)。層間介質(zhì)層的材料可以包括氧化硅、摻雜的氧化硅(如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃)、低k電介質(zhì)材料(如多孔硅、黑鉆石、coral等) 中的一種或其組合，本實(shí)施例以氧化硅為例。步驟E.對(duì)器件表面進(jìn)行化學(xué)機(jī)械研磨(CMP)，以暴露所述硬掩膜層500，如圖6所示。需注意地是，此時(shí)不需要CMP設(shè)備對(duì)硬掩膜層500中的氮化物實(shí)施精確地監(jiān)測(cè)，只要能監(jiān)測(cè)出層間介質(zhì)層109(氧化硅)被去除即可，即以硬掩膜層500的表面為停止面。步驟F.采用刻蝕工藝去除所述硬掩膜層500，以暴露所述假柵堆疊400，如圖7所示。具體地，可以采用干法或濕法對(duì)氮化硅層105進(jìn)行刻蝕，可選地，可用干法刻蝕掉其下的第一氧化硅層104 ；或者在刻蝕掉氮化硅層105之后，進(jìn)行清洗并同時(shí)去除第一氧化硅層 104。由于采用了干法或濕法刻蝕技術(shù)而非CMP技術(shù)去除硬掩膜層，最終的柵結(jié)構(gòu)的高度可以通過控制假柵的厚度及其上的硬掩膜層的厚度而精確控制。如果步驟B中形成了側(cè)墻107，可選地，此步驟除刻蝕掉硬掩膜層500外，還可以去除暴露的部分第一層側(cè)墻107-1，即第一層側(cè)墻107-1的與硬掩膜層500等高的部分被去除，從而為之后的替代柵形成提供了更大的空間，有利于降低柵電阻，如圖7所示。當(dāng)然， 可選地，刻蝕掉硬掩膜層500的同時(shí)，可以去除暴露的部分第一層側(cè)墻107-1和第二層側(cè)墻 107-2，即第一層側(cè)墻107-1和第二層側(cè)墻107-2的與硬掩膜層500等高的部分分別被去除。同理可選地，刻蝕掉硬掩膜層500的同時(shí)，可以去除暴露的部分第一層側(cè)墻107-1、第二層側(cè)墻107-2以及第三層側(cè)墻107-3，即第一層側(cè)墻107-1、第二層側(cè)墻107-2和第三層側(cè)墻107-3的與硬掩膜層500等高的部分分別被去除。去除側(cè)墻的方法可以是干法或濕法刻蝕。本實(shí)施例中第一層側(cè)墻107-1的材料為氮化硅，故可以優(yōu)選地與氮化硅硬掩膜層500 的刻蝕一并進(jìn)行。需指出地是，去除部分側(cè)墻的目的在于擴(kuò)展柵溝槽的填充空間，因此并不局限于去除某層側(cè)墻的完整厚度，也就是說，即使該層側(cè)墻僅部分厚度被去除，只要能夠滿足實(shí)際需要，也是可行的。步驟G.去除所述假柵堆疊400以形成柵溝槽110，如圖8所示。具體地，可以利用干法或濕法刻蝕工藝去除本實(shí)施例中的多晶硅柵極層103，可以一并去除其下的柵介質(zhì)層 102，但優(yōu)選地，保留柵介質(zhì)層。由于步驟F中優(yōu)選地去除第一層側(cè)墻107-1的一部分，故此步驟形成T型柵溝槽110。步驟H.在所述柵溝槽110中形成替代柵700。形成替代柵的方法可以采用本領(lǐng)域任何公知的方法。本實(shí)施例示出一個(gè)優(yōu)選的高k柵介質(zhì)-金屬柵-低電阻金屬多層填充的方法，如圖9所示。具體地，在柵溝槽110中依次形成高k柵介質(zhì)層111、金屬柵層112以及低電阻金屬填充層113。其中，高k柵介質(zhì)材料包括例如鉿基材料，如氧化鉿(HfO2)、氧化鉿硅 (HfSiO)、氮氧化鉿硅(HfSiON)、氧化鉿鉭(HfTaO)、氧化鑭鉿(HfLaO)、氧化鉿鈦(HfTiO)、 氧化鉿鋯(Hf7r0)的一種或其組合和/或者其它適當(dāng)?shù)牟牧希缪趸|鋁(LaAW)、氧化釓 (Gd2O3)等；金屬柵材料包括如 Ti、Co、Ni、Al、W、Ru、TiN、TiC、HfN、HfC、TaN、TaC、MoN、TiAlN 中的一種或其組合和/或者其它適當(dāng)?shù)牟牧?；低電阻金屬包括如TijLCiuTiAlj^n W的一種和/或其它適當(dāng)?shù)牟牧?。高k柵介質(zhì)材料的淀積可以采用前述介質(zhì)材料的淀積方法；金屬柵和低電阻金屬材料的形成可以采用如PVD(PhysiCal Vapor D印osition(物理氣相淀積)，包括蒸發(fā)、濺射、電子束等)、CVD (Chemical Vapor Deposition,化學(xué)氣相淀積)、電鍍或其他合適的方法。優(yōu)選地，采用金屬柵層112可以為雙金屬柵層，例如，可以在第二區(qū)域300的柵溝槽110內(nèi)淀積PMOS金屬柵112B，在第一區(qū)域200的柵溝槽內(nèi)分別淀積nMOS金屬柵112A和 PMOS金屬柵112B，以形成雙金屬柵層結(jié)構(gòu)，如圖9所示。然后對(duì)整個(gè)器件進(jìn)行平坦化處理，如CMP，并停留在層間介質(zhì)層109上。至此就得到了本發(fā)明實(shí)施例的半導(dǎo)體器件結(jié)構(gòu)，如圖10所示。該器件結(jié)構(gòu)包括半導(dǎo)體襯底100，形成在襯底100上的柵堆疊700，環(huán)繞所述柵堆疊700的層間介質(zhì)層109，以及形成在半導(dǎo)體襯底100中、柵堆疊700兩側(cè)的源/漏區(qū)600。其中，源/漏區(qū)上包括金屬硅化物108 ；柵堆疊700優(yōu)選的為T型結(jié)構(gòu)，柵堆疊700的側(cè)壁形成有一層或多層側(cè)墻，圖中以三層為例(第一層側(cè)墻107-1、第二層側(cè)墻107-2和第三層側(cè)墻107- ，其中第一層側(cè)墻107-1的頂部低于第二層側(cè)墻107-2和第三層側(cè)墻107-3的頂部，第二層側(cè)墻107-2和第三層側(cè)墻107-3的頂部與柵堆疊700的頂部基本齊平，從而使柵堆疊700構(gòu)成T型結(jié)構(gòu)。可選地，半導(dǎo)體襯底 100中形成有淺溝槽隔離STI 101，以將該襯底隔離成第一區(qū)域200和第二區(qū)域300。優(yōu)選地，柵堆疊700包括高k柵介質(zhì)層111、金屬柵層112以及低電阻金屬填充層113，其中，金屬柵層112可以用雙金屬柵層代替，例如如圖10中所示，第一區(qū)域200的柵堆疊700包括 nMOS金屬柵112A和pMOS金屬柵112B，第二區(qū)域300的柵堆疊700包括pMOS金屬柵112B。在步驟F中，如果同時(shí)去除第一層側(cè)墻107-1和第二層側(cè)墻107-2的暴露部分，則最終的結(jié)構(gòu)圖如圖11所示。與圖10所示結(jié)構(gòu)相比，圖11所示結(jié)構(gòu)的區(qū)別僅僅在于，第一層側(cè)墻107-1和第二層側(cè)墻107-2的頂部低于第三層側(cè)墻107-3的頂部，從而具有更大的柵溝槽空間，可進(jìn)一步降低柵電阻。在步驟F中，如果同時(shí)去除第一層側(cè)墻107-1、第二層側(cè)墻107-2和第三層側(cè)墻 107-3的暴露部分，則最終的結(jié)構(gòu)圖如圖12所示。而與圖10和圖11所示結(jié)構(gòu)相比，圖12 所示結(jié)構(gòu)的區(qū)別僅僅在于，第一層側(cè)墻107-1、第二層側(cè)墻107-2和第三層側(cè)墻107-3的頂部均低于柵堆疊700的頂部，故具有比圖11所示結(jié)構(gòu)更大的柵溝槽空間，可進(jìn)一步降低柵電阻。需指出地是，以上所列舉的半導(dǎo)體器件結(jié)構(gòu)的側(cè)墻層數(shù)并不用來限制本發(fā)明，任何具有相同或相似設(shè)計(jì)思想的半導(dǎo)體器件結(jié)構(gòu)，均包含在本發(fā)明保護(hù)范圍之內(nèi)。本發(fā)明提出一種用于MOS器件后柵工藝的平坦化方法及其結(jié)構(gòu)，即在MOS器件的后柵工藝加工中，利用CMP工藝平坦化層間介質(zhì)層，利用刻蝕技術(shù)去除假柵堆疊層上的硬掩膜層，從而實(shí)現(xiàn)精確控制假柵及金屬柵高度的目的。此外，本發(fā)明的MOS器件形成了 T型
7柵堆疊，其上部分的柵長(zhǎng)度大于下部分的柵長(zhǎng)度，從而使得柵溝槽中的金屬柵材料填充空間得以增大，有利于降低金屬柵的電阻。 盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以理解在不脫離本發(fā)明的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由所附權(quán)利要求及其等同限定。
權(quán)利要求
1.一種用于后柵工藝的平坦化方法，包括以下步驟A.提供半導(dǎo)體襯底；B.在所述半導(dǎo)體襯底上形成假柵堆疊以及覆蓋在所述假柵堆疊上的硬掩膜層；C.在所述半導(dǎo)體襯底中、所述假柵堆疊的兩側(cè)形成源/漏區(qū)；D.在所述半導(dǎo)體襯底上形成層間介質(zhì)層；E.對(duì)器件表面進(jìn)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層；F.采用刻蝕工藝去除所述硬掩膜層，以暴露所述假柵堆疊；G.采用刻蝕工藝去除所述假柵堆疊以形成柵溝槽；H.在所述柵溝槽中形成替代柵。
2.如權(quán)利要求1所述的方法，其特征在于，所述步驟B中所述硬掩膜層包括氮化物層、 氧化物層、氧氮化物層中的任意一層或多層結(jié)構(gòu)。
3.如權(quán)利要求1所述的方法，其特征在于，在所述步驟C之前，還包括在所述假柵堆疊及硬掩膜層的側(cè)壁形成側(cè)墻的步驟，所述側(cè)墻由一層或多層結(jié)構(gòu)組成。
4.如權(quán)利要求3所述的方法，其特征在于，所述步驟F包括去除所述硬掩膜層以暴露部分所述側(cè)墻。
5.如權(quán)利要求4所述的方法，其特征在于，所述步驟F進(jìn)一步包括 當(dāng)所述側(cè)墻為一層時(shí)，去除所述暴露的部分側(cè)墻；當(dāng)所述側(cè)墻為多層時(shí)，去除一層或一層以上暴露的部分側(cè)墻。
6.如權(quán)利要求1所述的方法，其特征在于，所述步驟H包括在所述柵溝槽中形成高k柵介質(zhì)層、金屬柵層和低電阻金屬填充層，其中，所述金屬柵層包括單層或雙層金屬柵；對(duì)整個(gè)器件進(jìn)行化學(xué)機(jī)械研磨，停留在所述層間介質(zhì)層上。
7.—種通過后柵工藝形成的半導(dǎo)體器件結(jié)構(gòu)，包括 半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底上的柵堆疊，所述柵堆疊包括上部分和下部分，所述上部分的柵長(zhǎng)度大于所述下部分的柵長(zhǎng)度以使所述柵堆疊形成T型結(jié)構(gòu)，其中在所述下部分的側(cè)壁形成有一層或多層側(cè)墻；以及環(huán)繞所述T型柵堆疊及所述側(cè)墻的層間介質(zhì)層； 形成在所述半導(dǎo)體襯底中、所述柵堆疊兩側(cè)的源/漏區(qū)。
8.如權(quán)利要求7所述的器件結(jié)構(gòu)，其特征在于，所述T型柵堆疊的上部分的側(cè)壁形成有一層或多層側(cè)墻。
9.如權(quán)利要求7所述的器件結(jié)構(gòu)，其特征在于，所述T型柵堆疊包括高k柵介質(zhì)層、金屬柵層和低電阻金屬填充層。
10.如權(quán)利要求9所述的器件結(jié)構(gòu)，其特征在于，所述金屬柵層包括單層或雙層金屬
全文摘要
本發(fā)明提出一種用于MOS器件后柵工藝的平坦化方法及其結(jié)構(gòu)，即在MOS器件的后柵工藝加工中，利用CMP工藝平坦化層間介質(zhì)層，利用刻蝕技術(shù)去除假柵堆疊層上的硬掩膜層，從而實(shí)現(xiàn)精確控制假柵及金屬柵高度的目的。此外，本發(fā)明的MOS器件形成了T型柵堆疊，其上部分的柵長(zhǎng)度大于下部分的柵長(zhǎng)度，從而使得柵溝槽中的金屬柵材料填充空間得以增大，有利于降低金屬柵的電阻。
文檔編號(hào)H01L29/423GK102386085SQ20101027428
公開日2012年3月21日 申請(qǐng)日期2010年9月6日 優(yōu)先權(quán)日2010年9月6日
發(fā)明者李俊峰, 王文武, 趙超 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所