專利名稱：具有選擇晶體管的集成電路存儲(chǔ)器器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，并且更具體而言，涉及半導(dǎo)體存儲(chǔ)器器件。
背景技術(shù)：
半導(dǎo)體器件中的半導(dǎo)體存儲(chǔ)器器件可以存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)。由于電子和半導(dǎo)體行業(yè)變 得復(fù)雜，因此對(duì)半導(dǎo)體存儲(chǔ)器器件的高度集成化需求逐漸增加。例如，隨著諸如膝上型計(jì)算 機(jī)、移動(dòng)電話、數(shù)碼相機(jī)和MP3播放器的便攜式電子裝置的發(fā)展，對(duì)能夠存儲(chǔ)更多數(shù)據(jù)的半 導(dǎo)體存儲(chǔ)器器件的需求日益增加。為了滿足這些客戶需求，需要高度集成的半導(dǎo)體存儲(chǔ)器 器件。通常，可以減小構(gòu)成半導(dǎo)體存儲(chǔ)器器件的精細(xì)圖案的最小線寬，以得到半導(dǎo)體存 儲(chǔ)器器件更高的集成度。通過二維地減小精細(xì)圖案的最小線寬，可以在有限面積中集成更 多的存儲(chǔ)器單元。然后，由于諸如光刻工藝參數(shù)的各種因素，最小線寬的減小量會(huì)受到限制。此外， 隨著精細(xì)圖案的線寬減小，精細(xì)圖案的特性會(huì)劣化，由此降低了半導(dǎo)體存儲(chǔ)器器件的可靠 性。因此，正進(jìn)行更多的研究，以尋求新的方法來實(shí)現(xiàn)高度集成并且具有優(yōu)良特性的半導(dǎo)體 存儲(chǔ)器器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實(shí)施例的集成電路存儲(chǔ)器器件包括晶體管，所述晶體管在內(nèi)部具有半 導(dǎo)體溝道區(qū)和與所述半導(dǎo)體溝道區(qū)相對(duì)地延伸的柵電極。所述晶體管被構(gòu)造成沿著所述半 導(dǎo)體溝道區(qū)的長度具有非均勻閾值電壓特性。為了實(shí)現(xiàn)該非均勻閾值電壓特性，半導(dǎo)體溝 道區(qū)可以被非均勻地?fù)诫s，并且可以被構(gòu)造成具有L形的橫截面。具體而言，半導(dǎo)體溝道區(qū) 可以包括第一溝道區(qū)分段和第二溝道區(qū)分段，所述第一溝道區(qū)分段與柵電極的側(cè)壁相對(duì)地 延伸，所述第二溝道區(qū)分段與柵電極的底部相對(duì)地延伸。相對(duì)于第二溝道區(qū)分段，該第一溝 道區(qū)分段可以被非均勻地?fù)诫s。根據(jù)本發(fā)明的其他實(shí)施例，非易失性存儲(chǔ)器器件包括位于襯底上的非易失性存 儲(chǔ)器單元的垂直NAND型串。還提供下串選擇晶體管。下串選擇晶體管在非易失性存儲(chǔ)器 單元的垂直NAND型串與襯底之間延伸。下串選擇晶體管在內(nèi)部具有半導(dǎo)體溝道區(qū)和與半 導(dǎo)體溝道區(qū)相對(duì)地延伸的柵電極。下串選擇晶體管沿著半導(dǎo)體溝道區(qū)的長度具有非均勻閾 值電壓特性。該非易失性存儲(chǔ)器器件還包括襯底中的第一傳導(dǎo)類型的公共源區(qū)。公共源區(qū) 與半導(dǎo)體溝道區(qū)形成P-N整流結(jié)，與柵電極的側(cè)壁相對(duì)地延伸。在本發(fā)明的這些實(shí)施例中 的某些實(shí)施例中，半導(dǎo)體溝道區(qū)被非均勻地?fù)诫s，并且具有L形的橫截面。具體而言，半導(dǎo)體溝道區(qū)可以包括第一溝道區(qū)分段和第二溝道區(qū)分段，所述第一溝道區(qū)分段與柵電極的側(cè) 壁相對(duì)地延伸，所述第二溝道區(qū)分段與柵電極的底部相對(duì)地延伸。相對(duì)于第二溝道區(qū)分段， 該第一溝道區(qū)分段可以被非均勻地?fù)诫s。


圖IA是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的俯視圖；圖IB是沿著圖IA中的線Ι-Γ截取的橫截面圖；圖IC是放大圖IB中的A部分的圖示；圖2A至圖2H是沿著圖IA中的線截取的橫截面圖，其用于描述根據(jù)本發(fā)明 構(gòu)思的實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法；圖3A至圖3C是用于描述根據(jù)本發(fā)明構(gòu)思的形成半導(dǎo)體存儲(chǔ)器器件中的有源圖案 的方法的俯視圖；
圖4A是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的俯視圖；圖4B是沿著圖4A中的線ΙΙ-ΙΓ截取的橫截面圖；圖5A至圖5D是沿著圖4A中的線II-II'截取的橫截面圖，其用于描述根據(jù)本發(fā) 明構(gòu)思的制造半導(dǎo)體存儲(chǔ)器器件的方法；圖6是用于描述形成圖5A中的公共源區(qū)的方法；圖7A是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的俯視圖；圖7B是沿著圖7A中的線ΙΙΙ-ΙΙΓ截取的橫截面圖；圖8A至圖8D是沿著圖7A中的線III-III'截取的橫截面圖，其用于描述根據(jù)本 發(fā)明構(gòu)思的另一實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法；圖9是包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的電子系統(tǒng)的框圖；以 及圖10是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器卡的框 圖。
具體實(shí)施例方式現(xiàn)在，以下將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以采 用不同的形式實(shí)施，并且不應(yīng)該被理解為限于本文所闡述的實(shí)施例。而是，提供這些實(shí)施 例，使得本公開將是徹底和完全的，并將本發(fā)明的范圍充分傳達(dá)給本領(lǐng)域技術(shù)人員。由于以 下提供了優(yōu)選實(shí)施例，因此在說明書中給出的附圖標(biāo)記的次序不限于此。在附圖中，為了清 晰地圖示，夸大了層和區(qū)域的尺寸。另外，應(yīng)該理解的是，當(dāng)層(或膜)被稱作在另一層或襯 底“上”時(shí)，它可以直接在另一層或襯底上，或者還可以存在中間層。在說明書中，術(shù)語“和 /或”被用作其中術(shù)語包括至少一個(gè)之前和之后元件的含義。(第一實(shí)施例)圖IA是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的俯視圖。圖IB是沿 著圖IA中的線Ι-Γ截取的橫截面圖。圖IC是放大圖IB中的A部分的圖示。參照?qǐng)DIA至圖1C，在半導(dǎo)體襯底100上設(shè)置有源圖案125a。有源圖案125a朝向 遠(yuǎn)離半導(dǎo)體襯底100的方向延伸。半導(dǎo)體襯底100可以由周期表4A族元素(或14族元素)形成。例如，半導(dǎo)體襯底100可以是硅襯底、鍺襯底或硅-鍺襯底。有源圖案125a可 以由周期表4A族元素(或14族元素)形成。作為示例，有源圖案125a可以包括硅、鍺和 硅-鍺中的至少一個(gè)。有源圖案125a可以由與半導(dǎo)體襯底100的材料相同的材料形成。例 如，半導(dǎo)體襯底100可以是硅襯底，并且有源圖案125a可以由硅形成。有源圖案125a可以 接觸半導(dǎo)體襯底100。半導(dǎo)體襯底100摻雜有第一傳導(dǎo)摻雜劑。在半導(dǎo)體襯底100中形成 摻雜有第一傳導(dǎo)摻雜劑的阱區(qū)，并且由此半導(dǎo)體襯底100摻雜有第一傳導(dǎo)摻雜劑。例如，圖 IB中的半導(dǎo)體襯底100可以是阱區(qū)。有源圖案125a可以摻雜有與半導(dǎo)體襯底100的摻雜 劑相同的摻雜劑。即，有源圖案125a可以摻雜有第一傳導(dǎo)摻雜劑。與之不同的是，有源圖 案125a可以不摻雜著摻雜劑。S卩，有源圖案125a可以是本征態(tài)。在有源圖案125a —側(cè)的半導(dǎo)體襯底100上，交替地堆疊多個(gè)柵LSG、CG和USG和 多個(gè)電介質(zhì)圖案115a和115Ua。多個(gè)柵LSG、CG和USG中最下面的柵LSG對(duì)應(yīng)于下選擇柵 LSG,并且多個(gè)柵LSG、CG和USG中最上面的柵USG對(duì)應(yīng)于上選擇柵USG。下選擇柵LSG與 上選擇柵USG之間的柵CG對(duì)應(yīng)于單元柵CG?？梢苑謩e在下選擇柵LSG和與下選擇柵LSG 相鄰的單元柵CG之間、在彼此相鄰的單元柵CG之間、在上選擇柵USG和與上選擇柵USG相 鄰的單元柵CG之間，設(shè)置柵間電介質(zhì)圖案115a。S卩，柵LSG、CG和USG可以通過柵間電介 質(zhì)圖案115a彼此分離。下選擇柵LSG具有與有源圖案125a相鄰的一個(gè)側(cè)壁。交替堆疊在 下選擇柵LSG上的柵間電介質(zhì)圖案115a和單元柵CG具有與有源圖案125a相鄰的一個(gè)側(cè) 壁。設(shè)置在柵間電介質(zhì)圖案115a中最上面的柵間電介質(zhì)圖案上的上選擇柵USG和帽電介 質(zhì)圖案115Ua具有與有源圖案125a相鄰的一個(gè)側(cè)壁。柵LSG、CG和USG可以由傳導(dǎo)材料形成。例如，柵LSG、CG和USG可以包括摻雜的 周期表4A族元素(例如，摻雜的硅、摻雜的鍺和摻雜的硅-鍺)、金屬(例如，鎢、鈦、鉭和 鋁)、傳導(dǎo)的金屬氮化物(例如，氮化鈦和氮化鉭)、金屬4A族元素化合物(例如，硅化鎢、 硅化鈷和硅化鈦)中的至少一個(gè)。柵間電介質(zhì)圖案115a和帽電介質(zhì)圖案115Ua可以包括 氧化物、氮化物、碳化物和氧氮化物中的至少一個(gè)。堆疊的下選擇柵LSG、單元柵CG和上選擇柵USG形成一個(gè)柵堆疊155。如圖IA所 示，柵堆疊155可以具有線形狀，在該線形狀中其在第一方向上延伸。即，柵堆疊155中的 柵LSG、CG和USG可以具有線形狀，在該線形狀中它們沿著第一方向平行延伸。第一方向平 行于半導(dǎo)體襯底100的上表面。第一方向可以是圖IA中的y軸方向。如圖IA所示，多個(gè) 柵堆疊155可以在半導(dǎo)體襯底100上在第一方向上平行地延伸。柵堆疊155可以在與第一 方向垂直的第二方向上彼此分離。第二方向?qū)?yīng)于圖IA中的χ軸方向并且平行于半導(dǎo)體 襯底100的上表面。
在成對(duì)的相鄰柵堆疊155之間限定開口 120。開口 120可以具有在第一方向上延 伸的凹槽形狀。成對(duì)的柵堆疊155可以具有對(duì)稱結(jié)構(gòu)，在該對(duì)稱結(jié)構(gòu)中，它們相對(duì)于開口 120是對(duì)稱的。限定開口 120的成對(duì)的柵堆疊155被限定為一個(gè)柵堆疊組。多個(gè)柵堆疊組 設(shè)置在半導(dǎo)體襯底100上，并且在成對(duì)的相鄰柵堆疊組之間設(shè)置隔離圖案160。隔離圖案 160填充溝槽135，該溝槽135限定成對(duì)的相鄰柵堆疊組。可以設(shè)置成對(duì)的有源圖案125a，其在第二方向(即，χ軸方向)上彼此分離并且在 開口 120中彼此面對(duì)。彼此面對(duì)的成對(duì)的有源圖案125a被限定為有源圖案組。有源圖案 組中的有源圖案125a分別與柵堆疊組中的柵堆疊的一個(gè)側(cè)壁相鄰?？梢栽谟性磮D案組中的成對(duì)有源圖案125a之間設(shè)置第一電荷電介質(zhì)圖案130a。第一電荷電介質(zhì)圖案130a可以 包括氧化物、氮化物和氧氮化物中的至少一個(gè)。有源圖案組中的有源圖案125a的下端部可 以分別接觸有源底部126a的兩個(gè)邊緣。有源底部126a可以由與有源圖案125a的材料相 同的材料形成。有源底部126a可以接觸有源圖案125a，而沒有邊界表面。根據(jù)本發(fā)明構(gòu)思 的實(shí)施例，可以省略有源底部126a。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，可以省略第一電荷電介質(zhì)圖 案130a。在這種情況下，有源圖案組中的有源圖案125a延伸并且彼此接觸，從而形成柱的 形狀。在開口 120中可以設(shè)置多個(gè)有源圖案組。開口 120中的有源圖案組沿著第一方向(即，y軸方向)布置并且彼此分離。有源圖案組之間的開口 120可以填充有第二電荷電介 質(zhì)圖案(圖3C中的168)。第二電荷電介質(zhì)圖案(圖3C中的168)可以包括氧化物、氮化物 和氧氮化物中的至少一個(gè)。參照?qǐng)D1B，可以在上選擇柵USG與有源圖案125a之間設(shè)置上選擇柵電介質(zhì)層 145U。在每個(gè)單元柵CG與每個(gè)有源圖案125a之間設(shè)置數(shù)據(jù)儲(chǔ)存層145d?？梢栽诎雽?dǎo)體 襯底100與下選擇柵LSG之間設(shè)置第一下選擇柵電介質(zhì)層145a，并且可以在有源圖案125a 與下選擇柵LSG之間設(shè)置第二下選擇柵電介質(zhì)層145b。在一個(gè)有源圖案125處形成下選擇晶體管、多個(gè)存儲(chǔ)器單元和上選擇晶體管。一 個(gè)存儲(chǔ)器單元可以包括數(shù)據(jù)儲(chǔ)存層145d，該數(shù)據(jù)儲(chǔ)存層145d設(shè)置在單元柵CG和與單元柵 CG相鄰的有源圖案125a中的部分處、以及在它們之間。數(shù)據(jù)儲(chǔ)存層145d可以包括用于儲(chǔ) 存電荷的電荷捕獲層。另外，數(shù)據(jù)儲(chǔ)存層145d還可以包括在電荷捕獲層與有源圖案125a 之間的隧道電介質(zhì)層、和在電荷捕獲層與單元柵CG之間的阻擋電介質(zhì)層。電荷捕獲層可以 由具有用于儲(chǔ)存電荷的陷阱的材料形成。例如，電荷捕獲層可以包括氮化物、氧化物、包括 納米點(diǎn)的絕緣體以及金屬氮化物中的至少一個(gè)。隧道電介質(zhì)層可以包括氧化物(例如，熱 氧化物和化學(xué)氣相沉積(CVD)氧化物)、氮化物和氧氮化物中的至少一個(gè)。阻擋電介質(zhì)層可 以包括氧化硅和高K電介質(zhì)(例如，諸如氧化鉿和氧化鋁等的金屬氧化物)中的至少一個(gè)， 該高K電介質(zhì)具有的介電常數(shù)高于隧道電介質(zhì)層的介電常數(shù)。具有數(shù)據(jù)儲(chǔ)存層145d的存 儲(chǔ)器單元可以是非易失性存儲(chǔ)器單元，即使切斷電源，該非易失性存儲(chǔ)器單元也保持所儲(chǔ) 存的數(shù)據(jù)。鄰接于單元柵CG的有源圖案125a中的至少一部分對(duì)應(yīng)于存儲(chǔ)器單元的溝道區(qū)。 上選擇晶體管可以包括上選擇柵USG、與上選擇柵USG相鄰的有源圖案125a中的部分、以及 在它們之間的上選擇柵電介質(zhì)層145U。鄰接于上選擇柵USG的有源圖案125a中的至少一 部分對(duì)應(yīng)于上選擇晶體管的溝道區(qū)。下選擇晶體管可以包括下選擇柵LSG、與下選擇柵LSG 相鄰的有源圖案125a中的部分、在下選擇柵LSG下方的半導(dǎo)體襯底100中的部分、第一下 選擇柵電介質(zhì)層145a和第二下選擇柵電介質(zhì)層145b。下選擇晶體管包括第一溝道區(qū)和第 二溝道區(qū)，所述第一溝道區(qū)限定在下選擇柵LSG下方的半導(dǎo)體襯底100處，所述第二溝道區(qū) 限定在鄰接于下選擇柵LSG的有源圖案125a處。以下將詳細(xì)描述下選擇晶體管。下選擇 柵LSG和上選擇柵USG的厚度可以比單元柵CG的厚度更厚，并因此下選擇晶體管的第一溝 道區(qū)的溝道長度和上選擇晶體管的溝道區(qū)的溝道長度可以大于存儲(chǔ)器單元的溝道區(qū)的溝 道長度。在半導(dǎo)體存儲(chǔ)器器件的操作過程中，可以在鄰接于柵間電介質(zhì)圖案115a的有源圖案125a處形成反型層。當(dāng)向柵LSG、CG和USG施加操作電壓時(shí)，鄰接于柵間電介質(zhì)圖案 115a的反型層可以由柵LSG、CG和USG的邊緣場(chǎng)形成。鄰接于柵間電介質(zhì)圖案115a的反 型層可以對(duì)應(yīng)于單元源/漏。可以調(diào)節(jié)柵間電介質(zhì)圖案115a的厚度，使得作為單元源/漏 的反型層可以由邊緣場(chǎng)形成。柵間電介質(zhì)圖案115a可以具有相同的厚度。在一個(gè)有源圖案125a處形成的下選擇晶體管、存儲(chǔ)器單元和上選擇晶體管構(gòu)成一個(gè)單元串。單元串中的下選擇晶體管、存儲(chǔ)器單元和上選擇晶體管串聯(lián)連接。單元串中 的下選擇晶體管、存儲(chǔ)器單元和上選擇晶體管堆疊在半導(dǎo)體襯底100上。因此，在半導(dǎo)體襯 底100處可以使單元串的平面面積最小化。以下將參照?qǐng)DIC來詳細(xì)描述下選擇晶體管。參照?qǐng)DIB和圖1C，下選擇晶體管包括第一溝道區(qū)CHl和第二溝道區(qū)CH2。第一溝 道區(qū)CHl被限定在下選擇柵LSG下方的半導(dǎo)體襯底100處，并且第二溝道區(qū)CH2被限定在 鄰接于下選擇柵LSG的有源圖案125a的下部處。下選擇柵LSG控制第一溝道區(qū)CHl和第 二溝道區(qū)CH2。第一溝道區(qū)CHl的閾值電壓與第二溝道區(qū)CH2的第二閾值電壓不同。為此， 第一溝道區(qū)CHl的摻雜劑濃度可以與第二溝道區(qū)CH2的摻雜劑濃度不同。此時(shí)，第一溝道 區(qū)CHl的摻雜劑濃度表示影響第一閾值電壓的摻雜劑濃度，并且第二溝道區(qū)CH2的摻雜劑 濃度表示影響第二閾值電壓的摻雜劑濃度。第一閾值電壓是用于在第一溝道區(qū)CHl中形成 第一溝道的最小電壓，并且第二閾值電壓是用于在第二溝道區(qū)CH2中形成第二溝道的最小 電壓。第一溝道區(qū)CHl摻雜有第一傳導(dǎo)摻雜劑。第一溝道區(qū)CHl可以包括表面摻雜層105， 該表面摻雜層105形成在半導(dǎo)體襯底100的表面上。即，第一溝道區(qū)CHl的摻雜劑濃度可 以由表面摻雜層105調(diào)節(jié)。表面摻雜層105的摻雜劑濃度可以與半導(dǎo)體襯底100的摻雜劑 濃度(或阱區(qū)的摻雜劑濃度)不同。表面摻雜層105的摻雜劑濃度可以大于半導(dǎo)體襯底 100的摻雜劑濃度(或阱區(qū)的摻雜劑濃度)。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，表面摻雜層105的 摻雜劑濃度可以低于半導(dǎo)體襯底100的摻雜劑濃度(或阱區(qū)的摻雜劑濃度)。與之不同的 是，當(dāng)半導(dǎo)體襯底100的摻雜劑濃度(或阱區(qū)的摻雜劑濃度)滿足第一溝道區(qū)CHl的摻雜 劑濃度時(shí)，省略了表面摻雜層105，并且第一溝道區(qū)CHl的摻雜劑濃度可以被調(diào)節(jié)到下選擇 柵LSG下方的半導(dǎo)體襯底100的摻雜劑濃度處。第二溝道區(qū)CH2可以摻雜有摻雜劑(即，第一傳導(dǎo)摻雜劑)，該摻雜劑的類型與第 一溝道區(qū)CHl的類型相同。與之不同的是，第二溝道區(qū)CH2可以是本征態(tài)。在這種狀態(tài)下， 第二溝道區(qū)CH2的摻雜劑濃度可以是“0”。可以通過調(diào)節(jié)有源圖案125a的摻雜狀態(tài)來調(diào)節(jié) 第二溝道區(qū)CH2的摻雜狀態(tài)。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，第一溝道區(qū)CHl的第一閾值電壓的絕對(duì)值可以大于第 二溝道區(qū)CH2的第二閾值電壓的絕對(duì)值。在這種情況下，第一溝道區(qū)CHl的摻雜劑濃度可 以大于第二溝道區(qū)CH2的摻雜劑濃度。此時(shí)，第二溝道區(qū)CH2的摻雜劑濃度可以是“0”，或 者可以是小于第一溝道區(qū)CHl摻雜劑濃度的正實(shí)數(shù)。當(dāng)?shù)诙系绤^(qū)CH2的摻雜劑濃度是正 實(shí)數(shù)時(shí)，第二溝道區(qū)CH2摻雜有這樣的摻雜劑，該摻雜劑具有的類型與第一溝道區(qū)CHl的類 型相同。第一溝道區(qū)CHl和第二溝道區(qū)CH2被電連接。第一溝道區(qū)CHl和第二溝道區(qū)CH2 可以被直接連接。在鄰接于第一溝道區(qū)CHl的半導(dǎo)體襯底100處，形成公共源區(qū)CS。公共源區(qū)CS連 接到第一溝道區(qū)CHl的一端。即，公共源區(qū)CS連接到第一溝道區(qū)CHl的一端，并且第二溝道區(qū)CH2連接到第一溝道區(qū)CHl的另一端。公共源區(qū)CS摻雜有第二傳導(dǎo)摻雜劑，該第二傳導(dǎo) 摻雜劑具有的類型與第一溝道區(qū)CHl的類型和半導(dǎo)體襯底100的類型不同。例如，第一傳 導(dǎo)摻雜劑可以是P型摻雜劑，并且第二傳導(dǎo)摻雜劑可以是η型摻雜劑。相反地，第一傳導(dǎo)摻 雜劑可以是η型摻雜劑，并且第二傳導(dǎo)摻雜劑可以是ρ型摻雜劑。如圖IA所示，公共源區(qū) CS可以具有線形狀，在該線形狀中其在第一方向(即，y軸方向)上延伸。公共源區(qū)CS可 以設(shè)置在隔離圖案160下方。多個(gè)公共源區(qū)CS可以在半導(dǎo)體襯底100內(nèi)在第一方向(即， y軸方向)上平行延伸。如上所述，下選擇柵LSG可以具有線形狀，在該線形狀中其在第一方向(即，y軸方向)上延伸。在這種情況，下選擇柵LSG和與之相鄰的另一下選擇柵LSG分離?？梢元?dú) 立于與下選擇柵LSG相鄰的其它下選擇柵LSG來控制該下選擇柵LSG。換言之，可以獨(dú)立地 控制下選擇柵LSG，并且可以施加不同的操作電壓。漏區(qū)165可以設(shè)置在有源圖案125a的上部內(nèi)。漏區(qū)165可以摻雜有第二傳導(dǎo)摻 雜劑。漏區(qū)165的底表面可以比上選擇柵USG的上表面高。帽電介質(zhì)圖案115Ua可以比柵 間電介質(zhì)圖案115a厚。因此，可以得到漏區(qū)165的底表面與上選擇柵USG之間的距離。下選擇柵LSG與半導(dǎo)體襯底100之間的第一下選擇柵電介質(zhì)層145a可以包括與 數(shù)據(jù)儲(chǔ)存層145d的材料相同的材料。同樣，下選擇柵LSG與有源圖案125a之間的第二下 選擇柵電介質(zhì)層145b可以包括與數(shù)據(jù)儲(chǔ)存層145d的材料相同的材料。上選擇柵LSG與有 源圖案125a之間的上選擇柵電介質(zhì)層145U可以包括與數(shù)據(jù)儲(chǔ)存層145a的材料相同的材 料。因此，選擇柵電介質(zhì)層145a、145b和145U可以由相同材料形成。被直接連接到漏區(qū)165的位線180可以設(shè)置在上選擇柵USG的上部處。如圖IA 中所示，位線180與上選擇柵USG交叉。S卩，位線180可以在第二方向(S卩，χ軸方向)上 延伸。多個(gè)位線180可以在第二方向(即，χ軸方向)上平行延伸。層間電介質(zhì)層170可 以覆蓋著帽電介質(zhì)圖案115Ua、有源圖案125a、漏區(qū)164和隔離圖案160。在這種情況下，位 線180可以設(shè)置在層間電介質(zhì)層170上，并且位線180可以經(jīng)由穿過層間電介質(zhì)層170的 位線插塞175來接觸漏區(qū)165。位線180由傳導(dǎo)材料形成。例如，位線180可以包括鎢、鋁 或銅。位線插塞175可以包括鎢、鋁或銅。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，層間電介質(zhì)170可以填充在開口 120中彼此分離的有 源圖案組之間。在這種情況下，可以省略上述的第二電荷電介質(zhì)圖案(圖3C中的168)。根 據(jù)本發(fā)明構(gòu)思的實(shí)施例，可以省略層間電介質(zhì)層170和位線插塞175。在這種情況下，位線 180可以設(shè)置在帽電介質(zhì)圖案115Ua上，以直接接觸漏區(qū)165。當(dāng)省略層間電介質(zhì)層170時(shí)， 第二電荷電介質(zhì)圖案(圖3C中的168)可以填充有源圖案組之間的開口 120。以下將描述上述半導(dǎo)體存儲(chǔ)器器件的操作方法。首先，下面將對(duì)電荷注入到選定 存儲(chǔ)器單元的數(shù)據(jù)儲(chǔ)存層145d的編程操作進(jìn)行描述?？梢韵蜻x定的上選擇柵USG施加導(dǎo)通 電壓(turn-on voltage)(例如，電源電壓)，并且可以向選定的位線180施加地電壓。因此， 可以選擇包括選定存儲(chǔ)器單元的單元串。向未被選擇的上選擇柵施加截止電壓(turn-off voltage)(例如，地電壓)。因此，能夠使包括未被選擇的上選擇柵的上選擇晶體管截止。 可以向未被選擇的位線施加與施加到選定上選擇柵的電壓相同的電壓(例如，電源電壓)。 因此，能夠使與選定的上選擇柵相連接的未被選擇單元串中的上選擇晶體管截止。向選定單元串中的下選擇柵LSG施加地電壓，并且可以向公共源區(qū)CS施加地電壓。因此，選定的單元串中的下選擇晶體管截止，并且與選定上選擇柵連接的未被選擇單元 串中的下選擇晶體管也截止。向選定存儲(chǔ)器單元的單元柵施加編程電壓，并且向未被選擇的單元柵施加通過電 壓(pass voltage)Vpass0因此，能夠?qū)㈦姾勺⑷氲竭x定單元串中的選定存儲(chǔ)器單元。具體 而言，向選定存儲(chǔ)器單元的單元柵施加編程電壓，并且向選定存儲(chǔ)器單元的溝道區(qū)施加地 電壓。因此，可以向選定存儲(chǔ)器單元的數(shù)據(jù)儲(chǔ)存層注入電荷。與選定單元柵連接的未被選擇存儲(chǔ)器單元的溝道區(qū)被升壓，并因此選定單元柵與 未被選擇存儲(chǔ)器單元的溝道區(qū)之間的電壓差降低。因此，與選定單元柵連接的未被選擇存 儲(chǔ)器單元沒有被編程。此時(shí)，如上所述，與選定單元柵連接的未被選擇單元串中的下選擇晶 體管包括具有不同閾值電壓的第一溝道區(qū)CHl和第二溝道區(qū)CH2。因此，與選定單元柵連接 的未被選擇單元串中的下選擇晶體管的泄漏電流能夠最小化。結(jié)果，能夠防止與選定單元 柵連接的未被選擇存儲(chǔ)器單元的編程錯(cuò)誤。具體而言，第一溝道區(qū)CHl的第一閾值電壓的 絕對(duì)值能夠大于第二溝道區(qū)CH2的第二閾值電壓的絕對(duì)值。因此，雖然通過有源圖案125a 的第二溝道區(qū)CH2產(chǎn)生泄漏電流，但是由于第一溝道區(qū)CHl的高閾值電壓，會(huì)導(dǎo)致與未被選 擇存儲(chǔ)器單元連接的下選擇晶體管的泄漏電流可以最小化。隨后，以下將描述半導(dǎo)體存儲(chǔ)器器件的讀操作。向選定上選擇柵施加導(dǎo)通電壓 (例如，電源電壓)并且向選定位線施加預(yù)電壓。因此，可以選擇包括選定存儲(chǔ)器單元的單 元串?？梢韵蛭幢贿x擇位線施加地電壓，并且可以向未被選擇上選擇柵施加截止電壓(例 如，地電壓)。向選定存儲(chǔ)器單元的單元柵施加讀電壓，并且向選定單元串的未被選擇單元 柵施加通過電壓(pass voltage) 0向選定單元串的下選擇柵施加導(dǎo)通電壓，并且可以向公 共源區(qū)CS施加地電壓。因此，能夠讀選定存儲(chǔ)器單元的儲(chǔ)存數(shù)據(jù)。例如，當(dāng)電子被儲(chǔ)存在 選定存儲(chǔ)器單元中時(shí)，選定存儲(chǔ)器單元截止，并且選定位線的預(yù)電壓沒有傳遞到公共源區(qū) CS。與之不同的是，當(dāng)電子沒有被儲(chǔ)存在選定存儲(chǔ)器單元中時(shí)，通過讀電壓使選定存儲(chǔ)器單 元導(dǎo)通，并且位線的預(yù)電壓可以傳遞到公共源區(qū)CS。如上所述，可以獨(dú)立地控制下選擇柵LSG。因此，在讀操作中，可以向與選定位線連 接的未被選擇單元串的下選擇柵施加截止電壓。因此，與選定位線連接的未被選擇單元串 的下選擇晶體管能夠截止。因此，通過與選定位線連接的未被選擇單元串產(chǎn)生的泄漏電流 能夠減小。具體而言，因?yàn)橄逻x擇晶體管包括具有不同閾值電壓的第一溝道區(qū)CHl和第二 溝道區(qū)CH2，所以通過與選定位線連接的未被選擇單元串產(chǎn)生的泄漏電流能夠最小化。結(jié) 果，能夠防止半導(dǎo)體存儲(chǔ)器器件的讀錯(cuò)誤。隨后，以下將描述半導(dǎo)體存儲(chǔ)器單元的擦除操作。儲(chǔ)存在存儲(chǔ)器單元的數(shù)據(jù)儲(chǔ)存 層145d中的電荷對(duì)有源圖案125a進(jìn)行放電，并且能夠執(zhí)行擦除操作。與之不同的是，通過 將數(shù)據(jù)儲(chǔ)存層145d中儲(chǔ)存的電荷和相反類型的電荷注入到電荷存儲(chǔ)層145d中，能夠執(zhí)行 擦除操作。選擇和擦除任何一個(gè)存儲(chǔ)器單元，或者可以同時(shí)擦除塊單位中的存儲(chǔ)器單元。以下將描述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法。圖2A至圖2H是沿著圖IA中的線1_1'截取的橫截面圖，其用于描述根據(jù)本發(fā)明 構(gòu)思的實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法。參照?qǐng)D2A，制備摻雜有第一傳導(dǎo)摻雜劑的半導(dǎo)體襯底100。通過在半導(dǎo)體襯底100 處形成摻雜有第一傳導(dǎo)摻雜劑的阱區(qū)，半導(dǎo)體襯底100可以摻雜有第一傳導(dǎo)摻雜劑。通過將用于閾值電壓控制的摻雜劑注入到半導(dǎo)體襯底100的表面中，可以形成表面摻雜層105。表面摻雜層105摻雜有第一傳導(dǎo)摻雜劑。表面摻雜層105的摻雜劑濃度可以與半導(dǎo)體襯底 100的摻雜劑濃度(或阱區(qū)的摻雜劑濃度)不同。表面摻雜層105的摻雜劑濃度可以高于 半導(dǎo)體襯底100的摻雜劑濃度。在這種情況下，用于閾值電壓控制的摻雜劑可以是第一傳 導(dǎo)摻雜劑。與之不同的是，表面摻雜層105的摻雜劑濃度可以比半導(dǎo)體襯底100的摻雜劑 濃度低。在此，用于閾值電壓控制的摻雜劑可以是第二傳導(dǎo)摻雜劑。此時(shí)，注入的第二傳導(dǎo) 摻雜劑的濃度比半導(dǎo)體襯底100表面的第一傳導(dǎo)摻雜劑的濃度低。注入到表面摻雜層105 的第二傳導(dǎo)摻雜劑的載流子與表面摻雜層105的第一傳導(dǎo)摻雜劑的載流子結(jié)合，并由此被 擦除。因此，影響表面摻雜層105中的閾值電壓的第一傳導(dǎo)摻雜劑的濃度可以比半導(dǎo)體襯 底100的摻雜劑濃度低。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，可以省略形成表面摻雜層105的步驟。在半導(dǎo)體襯底100上交替地堆疊犧牲層110L、110和IlOU以及電介質(zhì)層115和 115U。電介質(zhì)層115和115U可以包括氧化物層、氮化物層、碳化物層和氧氮化物層中的至 少一個(gè)。犧牲層110L、110和IlOU由相對(duì)于電介質(zhì)層115和115U具有蝕刻選擇性的材料 形成。例如，當(dāng)電介質(zhì)層115和115U形成為氧化物層時(shí)，犧牲層110LU10和IlOU可以包 括氮化物層和氧氮化物層中的至少一個(gè)。與之不同的是，當(dāng)電介質(zhì)層115和115U形成為氮 化物層和氧氮化物層時(shí)，犧牲層110L、110和IlOU可以形成為氧化物層。犧牲層110L、110和IlOU中最下面的犧牲層IlOL和最上面的犧牲層IlOU可以比 它們之間的犧牲層110厚。最下面的犧牲層IlOL和最上面的犧牲層IlOU的厚度可以分 別限定下選擇柵LSG和上選擇柵USG的厚度。電介質(zhì)層115和115U中最上面的電介質(zhì)層 115U可以比其下方的電介質(zhì)層115厚。參照?qǐng)D2B，通過對(duì)電介質(zhì)層115和115U以及犧牲層110L、110和IlOU進(jìn)行連續(xù)構(gòu) 圖，可以形成開口 120。如圖IA所示，開口 120可以具有凹槽形狀，其中，凹槽形狀沿著與半 導(dǎo)體襯底100的頂表面平行的一個(gè)方向平行地延伸。開口 120彼此分離。開口 120可以暴 露半導(dǎo)體襯底100。參照?qǐng)D2C，形成覆蓋開口 120的內(nèi)側(cè)壁和底表面的有源層125。第一電荷電介質(zhì) 層130可以設(shè)置在開口 120中并且填充由有源層125環(huán)繞的空間。有源層125可以由周期 表4A族元素(或14族元素)形成。例如，有源層125可以形成為硅層、硅-鍺層和鍺層中 的至少一個(gè)?？梢圆捎没瘜W(xué)氣相沉積工藝或原子層沉積工藝來形成有源層125。具體而言， 采用化學(xué)氣相沉積工藝或原子層沉積工藝，有源層125可以形成在具有開口 120的半導(dǎo)體 襯底100上方。可以在有源層125上形成填充開口 120的第一電荷電介質(zhì)層130。隨后，可 以對(duì)第一電荷電介質(zhì)層130和有源層125進(jìn)行平坦化，直到暴露最上面的電介質(zhì)層115U。 因此，有源層125和第一電荷電介質(zhì)層130可以嚴(yán)格形成在開口 120內(nèi)。開口 120中的有 源層125和第一電荷電介質(zhì)層130平行于開口 120延伸。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，開口 120可以由有源層125來填充。在這種情況下，可以省略第一電荷電介質(zhì)層130。參考圖2D，通過再次將構(gòu)圖的電介質(zhì)層115U和115以及犧牲層110L、110和IlOU 進(jìn)行構(gòu)圖，形成溝槽135。如圖IA所示，溝槽135可以平行于開口 120延伸。溝槽135可以 形成在彼此相鄰的成對(duì)的開口 120之間。溝槽135與開口 120分離。通過形成溝槽120，犧 牲圖案110La、110a和IlOUa以及電介質(zhì)圖案115a和115Ua(它們是交替堆疊的)可以形 成在半導(dǎo)體襯底100上。
圖案110La、110a、110Ua、115a和115Ua平行于開口 120和溝槽135延伸。電介質(zhì)圖案115a和115Ua中最上面的電介質(zhì)圖案115Ua對(duì)應(yīng)于圖IB中的帽電介質(zhì)圖案115Ua，并 且帽電介質(zhì)圖案115Ua下方的電介質(zhì)圖案115a對(duì)應(yīng)于圖IB中的柵間電介質(zhì)圖案115a。隨后，通過將第二傳導(dǎo)摻雜劑離子通過溝槽130注入到半導(dǎo)體襯底100，形成公共 源區(qū)Cs。公共源區(qū)CS與溝槽130自對(duì)準(zhǔn)。因此，公共源區(qū)CS可以形成為線形狀，在該線形 狀中其平行于溝槽130延伸。參照?qǐng)D2E，去除暴露于溝槽135內(nèi)側(cè)壁的犧牲圖案110La、110a和llOUa。因此， 形成用于暴露有源層125側(cè)壁相應(yīng)部分的空區(qū)140L、140和140U。此時(shí)，柵間電介質(zhì)圖案 115a和帽電介質(zhì)圖案115Ua接觸有源層125的側(cè)壁并且因此被支撐。通過去除犧牲圖案110La、110a和IlOUa中最下面的犧牲圖案llOLa，形成空區(qū) 140LU40和140U中最下面的空區(qū)140L，并且通過去除犧牲圖案IlOLaUlOa和IlOUa中最 上面的犧牲圖案llOUa，形成空區(qū)140L、140和140U中最上面的空區(qū)140U。通過去除最下 面的犧牲圖案IlOLa與最上面的犧牲圖案IlOUa之間的犧牲圖案110a，形成最下面的空區(qū) 與最上面的空區(qū)之間的空區(qū)140。在隨后的工藝中，分別地，在最下面的空區(qū)140L內(nèi)部形成 下選擇柵LSG，在最上面的空區(qū)140U內(nèi)部形成上選擇柵USG，并且在最下面的空區(qū)140L與 最上面的空區(qū)140U之間的空區(qū)140內(nèi)部形成單元柵CG。參照?qǐng)D2F，在具有空區(qū)140L、140和140U的半導(dǎo)體襯底上，形成柵電介質(zhì)層145。 在空區(qū)140L、140和140U的內(nèi)表面和溝槽135的內(nèi)表面處，保形地形成柵電介質(zhì)層145。柵 電介質(zhì)層145可以包括隧道電介質(zhì)層、電荷捕獲層和阻擋電介質(zhì)層。可以采用熱氧化工藝 形成隧道電介質(zhì)層，并由此隧道電介質(zhì)層嚴(yán)格形成在暴露于空區(qū)140L、140和140U的有源 層125的側(cè)壁處?？梢圆捎没瘜W(xué)氣相沉積工藝或原子層沉積工藝形成電荷捕獲層和阻擋電 介質(zhì)層。在具有柵電介質(zhì)層145的半導(dǎo)體襯底100上，形成填充空區(qū)140L、140和140U的傳 導(dǎo)層150。對(duì)傳導(dǎo)層150進(jìn)行平坦化，直到暴露帽電介質(zhì)圖案115Ua上的柵電介質(zhì)層145。參照?qǐng)D2G，在對(duì)傳導(dǎo)層150進(jìn)行平坦化之后，通過使用它上面的帽電介質(zhì)圖案 115Ua和/或柵電介質(zhì)層145作為蝕刻掩模，各向異性地蝕刻傳導(dǎo)層150。傳導(dǎo)層150被各 向異性地蝕刻，直到暴露溝槽135底表面上的柵電介質(zhì)層145。因此，去除了溝槽135中的 傳導(dǎo)層150。此時(shí)，留下在空區(qū)140L、140和140U中的傳導(dǎo)層150中的部分，由此形成下選 擇柵LSG、單元柵CG和上選擇柵USG。通過去除溝槽135中的傳導(dǎo)層150，柵LSG、CG和USG 彼此分離。隨后，形成填充溝槽135的隔離圖案160。隔離圖案160可以由氧化物、氮化物 和/或氧氮化物形成。使開口 120的有源層125和第一電荷電介質(zhì)層130暴露。通過去除帽電介質(zhì)圖案 115Ua上的柵電介質(zhì)層145，可以暴露開口 120的有源層125和第一電荷電介質(zhì)層130。參照?qǐng)D2H，在開口 120中形成有源圖案125a和第一電荷電介質(zhì)圖案130a。以下， 將參照?qǐng)D3A至圖3C來詳細(xì)描述用于形成有源圖案125a和第一電荷電介質(zhì)圖案130a的方法。圖3A至圖3C是用于描述根據(jù)本發(fā)明構(gòu)思的實(shí)施例的形成半導(dǎo)體存儲(chǔ)器器件的有 源圖案的方法的俯視圖。參照?qǐng)D3A至圖3B，開口 120的有源層125和第一電荷電介質(zhì)層130具有這樣的形狀，在該形狀中它們?cè)谝粋€(gè)方向上延伸。
如圖3B中所示，通過對(duì)第一電荷電介質(zhì)層130進(jìn)行構(gòu)圖，可以在開口 120中形成 第一電荷電介質(zhì)圖案130a。設(shè)置在任何一個(gè)開口 120中的第一電荷電介質(zhì)圖案130a在一 個(gè)方向上彼此分離。參照?qǐng)D2H和圖3C，通過使用第一電荷電介質(zhì)圖案130a作為掩模，各向同性地蝕刻 有源層125，由此形成有源圖案125a?？梢栽陂_口 120的側(cè)壁與第一電荷電介質(zhì)圖案130a 之間形成有源圖案125a。此時(shí)，留在第一電荷電介質(zhì)圖案130a與半導(dǎo)體襯底100之間的有 源層可以形成為有源底部126a。隨后，可以形成填充第一電荷電介質(zhì)圖案130a之間的開口 120的第二電荷電介質(zhì) 圖案168。通過形成填充第一電荷電介質(zhì)圖案130a之間開口 120的第二電荷電介質(zhì)層以及 對(duì)第二電荷電介質(zhì)層進(jìn)行構(gòu)圖直到暴露帽電介質(zhì)圖案115Ua，可以形成第二電荷電介質(zhì)圖 案168。第二電荷電介質(zhì)圖案168可以由氧化物、氮化物和/或氧氮化物形成。在另一方法中，可以采用構(gòu)圖工藝形成有源圖案125a和第一電荷電介質(zhì)圖案 130a。具體而言，形成與圖3A中的第一電荷電介質(zhì)層130和有源層125交叉的掩模圖案 (未示出)，并且通過使用掩模圖案作為蝕刻掩模，各向異性地蝕刻第一電荷電介質(zhì)層130 和有源層125，由此形成有源圖案125a和第一電荷電介質(zhì)圖案130a。在有源圖案125a與單元柵CG之間的柵電介質(zhì)層中的部分被包括在數(shù)據(jù)儲(chǔ)存層 145d中，并且在有源圖案125a與上選擇柵USG之間的柵電介質(zhì)層中的部分被包括在上選擇 柵電介質(zhì)層145U中。在半導(dǎo)體襯底100與下選擇柵LSG之間的柵電介質(zhì)層中的部分被包 括在第一下選擇柵電介質(zhì)層145a中，并且在有源圖案125a與下選擇柵LSG之間的柵電介 質(zhì)層中的部分被包括在第二下選擇柵電介質(zhì)層145b中。通過將第二傳導(dǎo)摻雜劑注入到有源圖案120a的上部，可以形成漏區(qū)165?？梢栽?形成第二電荷電介質(zhì)圖案168之后形成漏區(qū)165。與之不同的是，可以在形成第一電荷電介 質(zhì)圖案135a之前，在開口 120的有源層125上部處形成漏區(qū)165。如圖2H所公開的，可以形成覆蓋有源圖案125a和漏區(qū)165的層間電介質(zhì)層170。 在形成第二電荷電介質(zhì)圖案168之后形成漏區(qū)165的情況下，層間電介質(zhì)層170可以覆蓋 第二電荷電介質(zhì)圖案168。與之不同的是，在形成第一電荷電介質(zhì)圖案130a之前形成漏區(qū) 165的情況下，省略第二電荷電介質(zhì)圖案168，并且層間電介質(zhì)層170可以填充第一電荷電 介質(zhì)圖案130a之間的開口 120。隨后，可以形成位線插塞175(參見圖1B)，所述位線插塞175通過第一層間電介 質(zhì)層170連接到漏區(qū)165。圖IA和圖IB中的位線180可以形成在第一層間電介質(zhì)層170 上。因此，能夠制造出圖IA至圖IC所公開的半導(dǎo)體存儲(chǔ)器器件。(第二實(shí)施例)以下將公開根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的其他類型的柵。根據(jù)本發(fā)明構(gòu)思的另 一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件可以具有三維結(jié)構(gòu)。圖4A是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的俯視圖。圖4B 是沿著圖4A中的線II-II'截取的橫截面圖。參照?qǐng)D4A和圖4B，在半導(dǎo)體襯底200上設(shè)置下選擇柵LSGP。半導(dǎo)體襯底200可以 由周期表4A族元素(或14族元素)形成。例如，半導(dǎo)體襯底200可以是硅襯底、鍺襯底或硅-鍺襯底。半導(dǎo)體襯底200摻雜有第一傳導(dǎo)摻雜劑。在半導(dǎo)體襯底200中形成摻雜有第一傳導(dǎo)摻雜劑的阱區(qū)，并因此半導(dǎo)體襯底200可以摻雜有第一傳導(dǎo)摻雜劑。例如，圖4B中 的半導(dǎo)體襯底200可以具有阱區(qū)。下選擇柵LSGP可以具有平坦的形狀。在下選擇柵LSGP 與半導(dǎo)體襯底200之間設(shè)置第一下選擇柵電介質(zhì)層210。第一下選擇柵電介質(zhì)層210可以 包括氧化物、氮化物、氧氮化物和金屬氧化物中的至少一種。單元柵CGP和柵間電介質(zhì)圖案215交替堆疊在下選擇柵LSGP上。柵間電介質(zhì)圖 案215中最下面的柵間電介質(zhì)圖案設(shè)置在下選擇柵LSGP與單元柵CGP中最下面的單元柵 之間。單元柵CGP可以具有平坦的形狀。因此，柵間電介質(zhì)圖案215也可以具有平坦的形 狀。上選擇柵USGL設(shè)置在柵間電介質(zhì)圖案215中最上面的柵間電介質(zhì)圖案上。如圖4A所 示，上選擇柵USGL可以具有線形狀，在該線形狀中其在第一方向上延伸。在最上面的柵間 電介質(zhì)圖案215上，多個(gè)上選擇柵USGL可以在第一方向上平行地延伸。第一方向平行于半 導(dǎo)體襯底100的上表面。第一方向可以對(duì)應(yīng)于圖4A中的y軸方向。柵LSGP、CGP和USGP可 以包括下述至少一種摻雜的周期表4A族元素(例如，摻雜的硅、摻雜的鍺和摻雜的硅-鍺 等)、金屬(例如，鎢、鈦、鉭和鋁等)、傳導(dǎo)金屬氮化物(例如，氮化鈦和氮化鉭等)和金屬 4A族元素化合物(例如，硅化鎢、硅化鈷和硅化鈦等)。選擇柵LSGP和USGL可以包括與單 元柵CGP的傳導(dǎo)材料相同的傳導(dǎo)材料。與之不同的是，選擇柵LSGP和USGL和單元柵CGP 可以分別包括不同的傳導(dǎo)材料。柵間電介質(zhì)圖案215可以包括氧化物、氮化物、碳化物和氧 氮化物中的至少一個(gè)。第一層間電介質(zhì)層217形成在柵LSGP、CGP和USGL上。第一層間電 介質(zhì)層217可以包括氧化物、氮化物、碳化物和氧氮化物。有源圖案230設(shè)置在開口 220中，其連續(xù)穿過第一層間電介質(zhì)層217、上選擇柵 USGL、單元柵CGP、柵間電介質(zhì)圖案215、下選擇柵LSGP和第一下選擇柵電介質(zhì)層210。有源 圖案230設(shè)置在開口 220內(nèi)部的半導(dǎo)體襯底200上，以朝向遠(yuǎn)離半導(dǎo)體襯底200的方向延 伸。開口 220可以具有孔的形狀。在俯視圖中，如圖4A所示，開口 220可以具有四邊形形 狀，但是其不限于此。在俯視圖中，開口 220可以具有各種形狀，例如，圓形、橢圓形和多邊 形。多個(gè)開口 220平行地分離，以穿過柵USGL、CGP和LSGP，并且多個(gè)有源圖案230分別設(shè) 置在開口 220中。有源圖案230可以二維地布置在半導(dǎo)體襯底200上。有源圖案230中的 任何一個(gè)包括在一個(gè)單元串中。如圖所示，有源圖案230可以具有柱形狀。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，有源圖案 230可以具有空心盒的形狀。可以用絕緣體填充具有盒形狀的有源圖案230的內(nèi)部。如圖 所示，在該實(shí)施例中，以下將描述具有柱形狀的有源圖案230。有源圖案230可以由周期表 4A族元素(或14族元素)形成。例如，有源圖案230可以由硅、鍺和/或硅-鍺形成。有 源圖案230可以由周期表4A族元素(或14族元素)形成，這與半導(dǎo)體襯底200相同。作 為示例，半導(dǎo)體襯底200是硅襯底，并且有源圖案230可以由硅形成。有源圖案230可以摻 雜有摻雜劑(即，第一傳導(dǎo)摻雜劑)，該摻雜劑具有與半導(dǎo)體襯底200的摻雜劑類型相同的 類型。與之不同的是，有源圖案230可以處于沒有摻雜有摻雜劑的狀態(tài)，S卩，本征態(tài)。開口 200的內(nèi)側(cè)壁可以包括柵LSGP、CGP和USGL的一個(gè)側(cè)壁、柵間電介質(zhì)圖案215 的一個(gè)側(cè)壁和第一層間電介質(zhì)層217的一個(gè)側(cè)壁。開口 220的內(nèi)側(cè)壁與有源圖案230的側(cè) 壁相鄰。數(shù)據(jù)儲(chǔ)存層225u設(shè)置在有源圖案230與每個(gè)單元柵CG之間。數(shù)據(jù)儲(chǔ)存層225d 可以由與圖IB中的數(shù)據(jù)儲(chǔ)存層145d的材料相同的材料形成。上選擇柵電介質(zhì)層225u設(shè)置在有源圖案230與上選擇柵USGL之間。上選擇柵電介質(zhì)層225u可以包括與數(shù)據(jù)儲(chǔ)存層 225d的材料相同的材料。第二下選擇柵電介質(zhì)層225a設(shè)置在下選擇柵電介質(zhì)層225a與有 源圖案230的下部之間。第二下選擇柵電介質(zhì)層225a可以包括與數(shù)據(jù)儲(chǔ)存層225d的材料 相同的材料。上選擇柵USGL可以控制被限定在鄰接于上選擇柵電介質(zhì)層225u的有源圖案230 處的上選擇晶體管的溝道區(qū)。單元柵CG可以控制被限定在鄰接于數(shù)據(jù)儲(chǔ)存層225d的有源 圖案230處的單元溝道區(qū)。第一溝道區(qū)CHl限定在下選擇柵LSGP下方的半導(dǎo)體襯底200 處，并且第二溝道區(qū)CH2限定在鄰接于下選擇柵LSGP的有源圖案230的下部處。下選擇柵 LSGP控制第一溝道區(qū)CHl和CH2。即，包括下選擇柵LSGP的下選擇晶體管包括第一溝道區(qū) CHl和第二溝道區(qū)CH2。第一溝道區(qū)CHl和第二溝道區(qū)CH2可以直接連接。第一溝道區(qū)CHl 的第一閾值電壓與第二溝道區(qū)CH2的第二閾值電壓不同。因此，能夠使通過下選擇晶體管 產(chǎn)生的泄漏電流最小化。第一溝道區(qū)CHl的摻雜劑濃度可以與第二溝道區(qū)CH2的摻雜劑濃 度不同。此時(shí)，第二溝道區(qū)CH2的摻雜劑濃度可以是“0”或正實(shí)數(shù)。第一溝道區(qū)CHl的摻 雜劑濃度可以與半導(dǎo)體襯底200的摻雜劑濃度不同。與之不同的是，第一溝道區(qū)CHl可以 包括在半導(dǎo)體襯底200表面處形成的表面摻雜層205。因此，可以通過表面摻雜層205調(diào)節(jié) 第一溝道區(qū)CHl的摻雜劑濃度。表面摻雜層205摻雜有第一傳導(dǎo)摻雜劑。表面摻雜層205 的摻雜劑濃度可以比半導(dǎo)體襯底200的摻雜劑濃度高或低。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，第一溝道區(qū)CHl的第一閾值電壓的絕對(duì)值可以大于第 二溝道區(qū)CH2的第二閾值電壓的絕對(duì)值。在這種情況下，第一溝道區(qū)CHl的摻雜劑濃度可以 大于第二溝道區(qū)CH2的摻雜劑濃度。第一溝道區(qū)CHl的摻雜劑濃度表示影響第一閾值電壓 的摻雜劑濃度，并且第二溝道區(qū)CH2的摻雜劑濃度表示影響第二閾值電壓的摻雜劑濃度。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，第一下選擇柵電介質(zhì)層210和第二下選擇柵電介質(zhì)層 225a可以由相同的材料形成。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，第一下選擇柵電介質(zhì)層210和第 二下選擇柵電介質(zhì)層225a可以由不同材料形成。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，第一下選擇柵 電介質(zhì)層210的等效氧化物厚度(EOT)可以比第二下選擇柵電介質(zhì)層225a的EOT厚。摻雜有第二傳導(dǎo)摻雜劑的公共源區(qū)CSP設(shè)置在第一溝道區(qū)CHl的一側(cè)的半導(dǎo)體襯 底200處。公共源區(qū)CSP可以連接到第一溝道區(qū)CHl的一端，并且第二溝道區(qū)CH2可以連 接到第一溝道區(qū)CHl的另一端。公共源區(qū)CSP可以形成在除了圖4A中虛線270的內(nèi)部之 外的下選擇柵LSGP下方的半導(dǎo)體襯底處。虛線270的內(nèi)部區(qū)包括開口 220的底表面。此 夕卜，虛線270的內(nèi)部區(qū)包括開口 220的底表面外圍的半導(dǎo)體襯底200。虛線270與開口 220 的底表面之間的半導(dǎo)體襯底200的表面可以包括在第一溝道區(qū)CHl中。摻雜有第二傳導(dǎo)摻雜劑的漏區(qū)230設(shè)置在有源圖案230的下部。漏區(qū)235的下表 面可以設(shè)置為比上選擇柵USGL的上表面高。層間電介質(zhì)層240可以設(shè)置在漏區(qū)235和第 一層間電介質(zhì)217上。接觸漏區(qū)235的位線250可以設(shè)置在第二層間電介質(zhì)層240上。如 圖4A所示，位線250與上選擇柵USGL交叉。位線250可以經(jīng)由穿過第二層間電介質(zhì)層245 的位線插塞245而電連接到漏區(qū)235。多個(gè)位線250可以設(shè)置在第二層間電介質(zhì)層240上。 位線250可以在與第一方向(即，y軸方向)垂直的第二方向上平行地延伸。位線250和 位線插塞245可以分別由與圖IB中的位線180和位線插塞175的材料相同的材料形成。在上述半導(dǎo)體存儲(chǔ)器器件中，下選擇柵LSGP控制第一溝道區(qū)CHl和第二溝道區(qū)CH2。此時(shí)，第一溝道區(qū)CHl的第一閾值電壓與第二溝道區(qū)CH2的第二閾值電壓不同。因此， 包括下選擇柵LSGP以及第一溝道區(qū)CHl和第二溝道區(qū)CH2的下選擇晶體管的特性能夠得 以優(yōu)化。例如，能夠使下選擇晶體管的泄漏電流最小化。結(jié)果，防止了編程錯(cuò)誤，實(shí)現(xiàn)了高 度可靠性的半導(dǎo)體存儲(chǔ)器器件。圖5A至圖5D是沿著圖4A中的線II-II'截取的橫截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法。圖6是用于描述形成圖5中的公共源 區(qū)的方法的俯視圖。參照?qǐng)D5A和圖6，制備摻雜有第一傳導(dǎo)摻雜劑的半導(dǎo)體襯底200。通過在半導(dǎo)體 襯底200處形成摻雜有第一傳導(dǎo)摻雜劑的阱區(qū)，半導(dǎo)體襯底200可以摻雜有第一傳導(dǎo)摻雜 齊U。通過將用于閾值電壓控制的摻雜劑注入到半導(dǎo)體襯底200的表面中，可以形成表面摻 雜層205。表面摻雜層205摻雜有第一傳導(dǎo)摻雜劑。表面摻雜層205的摻雜劑濃度可以比 半導(dǎo)體襯底200的摻雜劑濃度高。在這種情況下，用于閾值電壓控制的摻雜劑可以是第一 傳導(dǎo)摻雜劑。與之不同的是，表面摻雜層205的摻雜劑濃度可以比半導(dǎo)體襯底200的摻雜 劑濃度低。在這種情況下，通過注入第二傳導(dǎo)摻雜劑作為用于閾值電壓控制的摻雜劑，表面 摻雜層205中的第一傳導(dǎo)摻雜劑的一部分濃度可以偏移。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，可以 省略形成表面摻雜層205的步驟。隨后，在半導(dǎo)體襯底200上形成掩模圖案207。這些掩模圖案207彼此分離。在圖 6中，虛線200是形成開口底表面的區(qū)域。掩模圖案207可以覆蓋虛線220。此外，掩模圖 案207可以覆蓋虛線220外圍的半導(dǎo)體襯底200。掩模圖案207可以彼此分離并且沿著行 和列而二維地布置。通過使用掩模圖案207作為掩模將第二傳導(dǎo)摻雜劑離子注入到半導(dǎo)體襯底200 中，形成公共源區(qū)CSP。掩模圖案207可以由光致抗蝕劑、氧化物、氮化物和/或氧氮化物形 成?？梢粤粝略谘谀D案207下方的表面摻雜層205。參照?qǐng)D5B，在形成公共源區(qū)CSP之后，去除掩模圖案207。隨后，在半導(dǎo)體襯底200 上形成第一下選擇柵電介質(zhì)層210。在第一下選擇柵電介質(zhì)層210上形成下選擇柵LSGP。 下選擇柵LSGP覆蓋公共源區(qū)CSP和表面摻雜層205。在下選擇柵LSGP上交替形成柵間電 介質(zhì)圖案215和單元柵CGP。在柵間電介質(zhì)圖案215中最上面的柵間電介質(zhì)圖案上，形成上 選擇柵USGL。隨后，在半導(dǎo)體襯底200上方形成第一層間電介質(zhì)層217。參照?qǐng)D5C，通過對(duì)層間電介質(zhì)層217、上選擇柵USGL、柵間電介質(zhì)圖案215、單元柵 CGP、下選擇柵LSGP和第一下選擇柵電介質(zhì)層210進(jìn)行連續(xù)構(gòu)圖，形成用于暴露半導(dǎo)體襯底 200的開口 220。開口 220暴露沒有形成公共源區(qū)CSP的半導(dǎo)體襯底200。開口 220可以平 行地與公共源區(qū)CSP分離。開口 220形成在圖6中的虛線處。隨后，在開口 220的半導(dǎo)體襯底200上形成柵電介質(zhì)層225。柵電介質(zhì)層225可 以是包括隧道電介質(zhì)層、電荷捕獲層和阻擋電介質(zhì)層的三層。柵電介質(zhì)225的隧道電介質(zhì) 層、電荷捕獲層和阻擋電介質(zhì)層可以分別由與圖IB中的數(shù)據(jù)儲(chǔ)存層125d的隧道電介質(zhì)層、 電荷捕獲層和阻擋電介質(zhì)層的材料相同的材料形成。可以采用化學(xué)氣相沉積工藝和/或原 子層沉積工藝形成柵電介質(zhì)層225。柵電介質(zhì)層225可以保形地形成在第一層間電介質(zhì)層 217的上表面上以及開口 220的內(nèi)側(cè)壁和底表面上。參照?qǐng)D5D，通過去除開口 220的底表面上的柵電介質(zhì)層225，暴露半導(dǎo)體襯底200。此時(shí)，留下開口 220內(nèi)側(cè)壁上的柵電介質(zhì)層225。可以連同開口 220底表面上的柵電介質(zhì)層 225 一起，去除層間電介質(zhì)層217的上表面上的柵電介質(zhì)層225。隨后，在開口 220中形成有源圖案230。有源圖案230可以接觸半導(dǎo)體襯底200。 有源圖案230由周期表4A族元素(或14族元素)形成。有源圖案230可以摻雜有第一傳 導(dǎo)摻雜劑或者處于沒有被摻雜的本征態(tài)中。有源圖案230與下選擇柵LSGP之間的柵電介 質(zhì)層包括在第二下選擇柵電介質(zhì)層225a中，并且有源圖案230與單元柵CGP之間的柵電介 質(zhì)層包括在數(shù)據(jù)儲(chǔ)存層225d中。有源圖案230與上選擇柵USGL之間的柵電介質(zhì)層包括在 上選擇柵電介質(zhì)層225u中。通過將第二傳導(dǎo)摻雜劑注入到有源圖案230的上部，形成漏區(qū)235。隨后，可以在 半導(dǎo)體襯底230的上方形成第二層間電介質(zhì)層240。形成穿過第二層間電介質(zhì)層240的位 線插塞245 (參見圖4B)，并且圖4A和圖4B中的位線250形成在第二層間電介質(zhì)層240上。 因此，能夠制造出圖4A和圖4B中的半導(dǎo)體存儲(chǔ)器器件。(第三實(shí)施例)根據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)器器件可以包括線形狀的下選擇柵和平坦形狀的單 元柵。根據(jù)本實(shí)施例的半導(dǎo)體存儲(chǔ)器器件與根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)器器件相類似。 因此，與根據(jù)第二實(shí)施例的半導(dǎo)體存儲(chǔ)器器件中的元件相同的元件使用類似的附圖標(biāo)記， 并且以下將對(duì)該實(shí)施例的特征內(nèi)容進(jìn)行描述。圖7A是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件。圖7B是沿著圖 7A中的線III-III'截取的橫截面圖。參照?qǐng)D7A和圖7B，在摻雜有第一傳導(dǎo)摻雜劑的半導(dǎo)體襯底200上，設(shè)置第一下選 擇柵電介質(zhì)層210，并且多個(gè)下選擇柵LSGL在第一下選擇柵電介質(zhì)層210上在第一方向上 平行地延伸。第一方向可以對(duì)應(yīng)于圖7A中的y軸方向。下選擇柵LSGL可以具有線形狀。 下選擇柵LSGL彼此平行分離。在下選擇柵LSGL之間可以設(shè)置下層間電介質(zhì)層280。下層 間電介質(zhì)層280的上表面和下選擇柵LSGL的上表面可以共面。下選擇柵LSGL可以由與圖 4A和圖4B中的下選擇柵LSGP的材料相同的材料形成。下層間電介質(zhì)層280可以由氧化 物、氧氮化物、氮化物和/或碳化物形成。公共源區(qū)CSL設(shè)置在下選擇柵LSGL之間的半導(dǎo)體襯底200處。公共源區(qū)CSL摻 雜有第二傳導(dǎo)摻雜劑。公共源區(qū)CSL可以具有線形狀，在該線形狀中其與下選擇柵LSGL平 行地在第一方向上延伸。柵間電介質(zhì)圖案215和單元柵CGP交替地堆疊在下選擇柵LSGL和下層間電介質(zhì) 層280上。上選擇柵USGL設(shè)置在柵間電介質(zhì)圖案215中最上面的柵間電介質(zhì)圖案上。上 選擇柵USGL在第一方向上平行地延伸。上選擇柵USGL可以分別設(shè)置在下選擇柵LSGL的 上部處。堆疊的下選擇柵LSGL和上選擇柵USGL可以重疊。第一層間電介質(zhì)層217設(shè)置在 上選擇柵USGL和單元柵CGP上。有源圖案230設(shè)置在開口 220中，其連續(xù)地穿過上選擇柵USGL、單元柵CGP、柵間 電介質(zhì)圖案215、下選擇柵LSGL和第一下選擇柵電介質(zhì)層210。有源圖案230可以接觸半 導(dǎo)體襯底200。多個(gè)有源圖案230在半導(dǎo)體襯底200上沿著行和列二維地布置。數(shù)據(jù)儲(chǔ)存 層225d設(shè)置在有源圖案230與單元柵CGP之間，并且上選擇柵電介質(zhì)層225u設(shè)置在有源 圖案230與上選擇柵USGL之間。第二下選擇柵電介質(zhì)層225a設(shè)置在有源圖案230與下選擇柵LSGL之間。下選擇柵LSGL限定第二溝道區(qū)CH2和第一溝道區(qū)CHl，該第二溝道區(qū)CH2被限定 在鄰接于下選擇柵LSGL的有源圖案230的下部處，該第一溝道區(qū)CHl被限定在下選擇柵 LSGL下方的半導(dǎo)體襯底200處。第一溝道區(qū)CHl和第二溝道區(qū)CH2的特性與圖4A和圖4B 中的第一溝道區(qū)CHl和第二溝道區(qū)CH2的特性相同?？梢元?dú)立地控制下選擇柵LSGL。即，可以分別向下選擇柵LSGL施加不同的操作電壓。摻雜有第二傳導(dǎo)摻雜劑的漏區(qū)235可以設(shè)置在有源圖案230的上部，并且第二層 間電介質(zhì)層240可以設(shè)置在漏區(qū)235和第一層間電介質(zhì)層217上。位線250設(shè)置在第二層 間電介質(zhì)層240上，并且位線250可以經(jīng)由穿過第二層間電介質(zhì)層240的位線插塞245電 連接到漏區(qū)235。位線250在與第一方向垂直的第二方向(例如，圖7A中的χ軸方向)上 延伸。
根據(jù)上述的半導(dǎo)體器件，單元柵CGP具有平坦的形狀，并且下選擇柵LSGL和上選 擇柵USGL具有線形狀，在該線形狀中它們平行延伸。下選擇柵LSGL控制第一溝道區(qū)CHl 和第二溝道區(qū)CH2。第一溝道區(qū)CHl和第二溝道區(qū)CH2具有不同的閾值電壓。例如，第一溝 道區(qū)CHl的第一閾值電壓的絕對(duì)值可以大于第二溝道區(qū)CH2的第二閾值電壓的絕對(duì)值。因 此，包括下選擇柵LSGL的下選擇晶體管的特性能夠被優(yōu)化，并且由此能夠?qū)崿F(xiàn)高度可靠性 的半導(dǎo)體存儲(chǔ)器器件。此外，下選擇柵LSGL形成為線形狀并且彼此分離。因此，可以獨(dú)立地控制下選擇 柵LSGL。結(jié)果，能夠防止半導(dǎo)體存儲(chǔ)器器件的讀錯(cuò)誤。圖8A至圖8D是沿著圖7A中的線III-III'截取的橫截面圖，用于描述根據(jù)本發(fā) 明構(gòu)思的另一實(shí)施例的制造半導(dǎo)體存儲(chǔ)器器件的方法。參照?qǐng)D8A，可以在摻雜有第一傳導(dǎo)摻雜劑的半導(dǎo)體襯底200的表面上形成表面摻 雜層205。用于形成表面摻雜層205的方法與以上參照?qǐng)D5A描述的方法相同。第一下選擇柵電介質(zhì)層210形成在半導(dǎo)體襯底200上，并且線形狀的下選擇柵 LSGL平行形成在第一下選擇柵電介質(zhì)層210上。通過使用下選擇柵LSGL作為掩模注入第 二傳導(dǎo)摻雜劑，形成公共源區(qū)CSL。公共源區(qū)CSL是自對(duì)準(zhǔn)的并且形成在下選擇柵LSGL處。 因此，公共源區(qū)CSL可以形成為線形狀，在該線形狀中其平行于下選擇柵LSGL延伸。參照?qǐng)D8B，在具有公共源區(qū)CSL的半導(dǎo)體襯底200上，形成下層間電介質(zhì)層280。 下層間電介質(zhì)層280可以填充下選擇柵LSGL之間的區(qū)域。可以對(duì)下層間電介質(zhì)層280進(jìn) 行平坦化，直到暴露下選擇柵LSGL。參照?qǐng)D8C，形成平坦化的下層間電介質(zhì)層280，并且形成交替堆疊在下選擇柵 LSGL上的柵間電介質(zhì)圖案215和單元柵CGP。柵間電介質(zhì)圖案215和單元柵CGP可以形成 為平坦形狀。在柵間電介質(zhì)圖案215中最上面的柵間電介質(zhì)圖案上，形成上選擇柵USGL。上選 擇柵USGL平行于下選擇柵LSGL延伸。上選擇柵USGL可以分別與下選擇柵LSGL的上部重 疊。隨后，在半導(dǎo)體襯底200上形成第一層間電介質(zhì)層217。參照?qǐng)D8D，通過對(duì)第一層間電介質(zhì)層217、上選擇柵USGL、單元柵CGP、柵間電介質(zhì) 圖案215、下選擇柵LSGL和第一下選擇柵電介質(zhì)層210連續(xù)地進(jìn)行構(gòu)圖，形成開口 220。多個(gè)開口 220可以二維地布置在半導(dǎo)體襯底200上。隨后，保形地形成柵電介質(zhì)層，并且去除開口 220的底表面上的柵電介質(zhì)層。此 時(shí)，在開口 220的內(nèi)側(cè)壁上留下柵電介質(zhì)層。柵電介質(zhì)層可以由與圖5C中的柵電介質(zhì)層 225的材料相同的材料形成。有源圖案230形成在開口 220中。有源圖案230可以接觸半導(dǎo)體襯底200。通過 將第二傳導(dǎo)摻雜劑注入有源圖案230的上部，形成漏區(qū)235。接著，可以在半導(dǎo)體襯底200 上形成第二層間電介質(zhì)層240。可以形成圖7B中的位線插塞245和位線250。因此，可以 實(shí)現(xiàn)圖7A和圖7B中的半導(dǎo)體存儲(chǔ)器器件。可以在各種類型半導(dǎo)體封裝中實(shí)現(xiàn)根據(jù)第一實(shí)施例至第三實(shí)施例的上述半導(dǎo)體 存儲(chǔ)器器件。例如，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件可以被封裝成諸如以下 所述的封裝類型層疊封裝(PoP)、球柵陣列(BGA)、芯片級(jí)封裝(CSP)、塑料引線芯片載體 (PLCC)、塑料雙列直插式封裝(PDIP)、華夫盤中管芯封裝(DIWP)、晶片式管芯封裝(DIWF)、 板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制方形扁平封裝(MQFP)、薄方形扁 平封裝(TQFP)、小外形封裝(SOP)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)J^ 方形扁平封裝(TQFP)、系統(tǒng)級(jí)封裝(SIP)、多芯片封裝(MCP)、晶片級(jí)制造封裝(WFP)、華夫 盤上管芯封裝(DOWP)、晶片級(jí)堆疊封裝(WLSP)、晶片內(nèi)芯片(DIWF)和晶片級(jí)處理堆疊封裝 (WSP)。安裝有根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的封裝還可以包括至少一個(gè) 邏輯器件和/或用于控制半導(dǎo)體存儲(chǔ)器器件的控制器。
圖9是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的電子系統(tǒng)的框 圖。參照?qǐng)D9，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的電子系統(tǒng)110包括控制器1110、輸入/輸出 裝置1120、存儲(chǔ)器器件1130、接口 1140和總線1150?？刂破?110、輸入/輸出裝置1120、 存儲(chǔ)器器件1130和/或接口 1140可以通過總線1150連接?？偩€1150對(duì)應(yīng)于數(shù)據(jù)移動(dòng)穿 過的路徑?？刂破?110可以包括微處理器、數(shù)字信號(hào)處理器、微控制器以及用于執(zhí)行與它們 功能類似的功能的邏輯裝置。輸入/輸出裝置1120可以包括鍵區(qū)、鍵盤和顯示裝置。存儲(chǔ)器 器件1130可以存儲(chǔ)數(shù)據(jù)和/或命令。存儲(chǔ)器器件1130可以包括在第一實(shí)施例至第三實(shí)施 例已公開的半導(dǎo)體存儲(chǔ)器器件中的至少一個(gè)。此外，存儲(chǔ)器器件1130還可以包括其他類型 的半導(dǎo)體存儲(chǔ)器器件(例如，相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和/或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM))。接口 1140可以將數(shù)據(jù) 發(fā)射到通信網(wǎng)絡(luò)或者從通信網(wǎng)絡(luò)接收數(shù)據(jù)。接口 1140可以具有有線類型或無線類型。例 如，接口 1140可以包括天線或有線/無線收發(fā)器。雖然沒有示出，但是電子系統(tǒng)110是用 于改進(jìn)控制器1110操作的操作存儲(chǔ)器，并且還可以包括高速DRAM和/或SRAM?？梢詫㈦娮酉到y(tǒng)1100應(yīng)用到個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、Web板、無線電 話、移動(dòng)電話、數(shù)字音樂播放器、存儲(chǔ)器卡或所有在無線環(huán)境下可以發(fā)射和/或接收信息的 電子裝置。圖10是示出包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的存儲(chǔ)器卡的框 圖。參照?qǐng)D10，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)器卡1200包括存儲(chǔ)器器件1210。存儲(chǔ)器器件1210可以包括在第一實(shí)施例至第三實(shí)施例中公開的半導(dǎo)體存儲(chǔ)器器件中的至少 一個(gè)。此外，存儲(chǔ)器器件1210還可以包括其他類型的存儲(chǔ)器器件(例如，PRAM、MRAM、DRAM 和/或SRAM)。存儲(chǔ)器卡1200可以包括存儲(chǔ)器控制器1220，該存儲(chǔ)器控制器1220用于控 制主機(jī)與存儲(chǔ)器器件1210之間的數(shù)據(jù)交換。
存儲(chǔ)器控制器1220可以包括中央處理單元(CPU) 1222，CPU 1222控制存儲(chǔ)器卡的 整個(gè)操作。此外，存儲(chǔ)器控制器1220可以包括SRAM1222，SRAM 1222用作CPU 1222的操作 存儲(chǔ)器。另外，存儲(chǔ)器控制器1120還可以包括主機(jī)接口 1223和存儲(chǔ)器接口 1225。主機(jī)接 口 1223可以包括存儲(chǔ)器卡1200與主機(jī)之間的數(shù)據(jù)交換協(xié)議。存儲(chǔ)器接口 1225可以連接存 儲(chǔ)器控制器1220和存儲(chǔ)器器件1210。另外，存儲(chǔ)器控制器1220還可以包括糾錯(cuò)碼(ECC) 塊1224。ECC塊1224可以檢測(cè)和校正從存儲(chǔ)器器件1210讀的數(shù)據(jù)錯(cuò)誤。雖然沒有示出， 但是存儲(chǔ)器卡1200還可以包括只讀存儲(chǔ)器(ROM)，ROM存儲(chǔ)用于與主機(jī)接駁的碼數(shù)據(jù)。存 儲(chǔ)器卡1200可以用作便攜式數(shù)據(jù)儲(chǔ)存卡。與之不同的是，可以用可以替代計(jì)算機(jī)系統(tǒng)硬盤 的固態(tài)盤(SSD)來實(shí)現(xiàn)存儲(chǔ)器卡1200。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，下選擇柵控制第一溝道區(qū)和第二溝道區(qū)，所述第一溝 道區(qū)被限定在半導(dǎo)體襯底處并且第二溝道區(qū)被限定在有源圖案的下部處。第一溝道區(qū)的第 一閾值電壓與第二溝道區(qū)的第二閾值電壓不同。因此，包括下選擇柵的下選擇晶體管的特 性能夠得以優(yōu)化。此外，第一溝道區(qū)的第一閾值電壓的絕對(duì)值可以大于第二溝道區(qū)的第二 閾值電壓。因此，能夠使下選擇晶體管的泄漏電流最小化。結(jié)果，防止了半導(dǎo)體存儲(chǔ)器器件 的編程錯(cuò)誤和/或讀錯(cuò)誤，由此制造出高度可靠性的半導(dǎo)體存儲(chǔ)器器件。以上公開的主題將被認(rèn)為是示例性的和非限制性的，并且所附權(quán)利要求旨在覆蓋 落入本發(fā)明構(gòu)思的真實(shí)精神和范圍內(nèi)的所有這類更改、增強(qiáng)和其他實(shí)施例。因此，為了在法 律上獲得最大范圍的保護(hù)，本發(fā)明構(gòu)思的范圍將通過以下權(quán)利要求書及其等價(jià)物的最廣可 允許理解來確定，而不應(yīng)該受上述的詳細(xì)描述限定或限制。
權(quán)利要求
一種集成電路存儲(chǔ)器器件，包括晶體管，所述晶體管在內(nèi)部具有半導(dǎo)體溝道區(qū)和與所述半導(dǎo)體溝道區(qū)相對(duì)地延伸的柵電極，所述晶體管沿著所述半導(dǎo)體溝道區(qū)的長度具有非均勻閾值電壓特性。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)被非均勻地?fù)诫s。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)具有L形的橫截面。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)包括第一溝道區(qū)分段 和第二溝道區(qū)分段，所述第一溝道區(qū)分段與所述柵電極的側(cè)壁相對(duì)地延伸，所述第二溝道 區(qū)分段與所述柵電極的底部相對(duì)地延伸。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器器件，其中，相對(duì)于所述第二溝道區(qū)分段，所述第一溝 道區(qū)分段被非均勻地?fù)诫s。
6.一種非易失性存儲(chǔ)器器件，包括位于襯底上的非易失性存儲(chǔ)器單元的垂直NAND型串；以及下串選擇晶體管，所述下串選擇晶體管在所述非易失性存儲(chǔ)器單元的垂直NAND型串 與所述襯底之間延伸，所述下串選擇晶體管在內(nèi)部具有半導(dǎo)體溝道區(qū)和與所述半導(dǎo)體溝道 區(qū)相對(duì)地延伸的柵電極，所述下串選擇晶體管沿著所述半導(dǎo)體溝道區(qū)的長度具有非均勻閾 值電壓特性。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器器件，還包括所述襯底中的第一傳導(dǎo)類型的公共源 區(qū)，所述公共源區(qū)與所述半導(dǎo)體溝道區(qū)形成P-N整流結(jié)。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)與所述柵電極的側(cè)壁 相對(duì)地延伸。
9.根據(jù)權(quán)利要求6所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)被非均勻地?fù)诫s。
10.根據(jù)權(quán)利要求6所述的存儲(chǔ)器器件，其中，所述半導(dǎo)體溝道區(qū)具有L形的橫截面。
11.一種半導(dǎo)體存儲(chǔ)器器件，包括有源圖案，所述有源圖案設(shè)置在半導(dǎo)體襯底上并且朝向遠(yuǎn)離所述半導(dǎo)體襯底的方向延 伸；以及下選擇柵，所述下選擇柵控制被限定在所述半導(dǎo)體襯底處的第一溝道區(qū)和被限定在所 述有源圖案的下部處的第二溝道區(qū)，其中，所述第一溝道區(qū)的第一閾值電壓與所述第二溝道區(qū)的第二閾值電壓不同。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器器件，其中，所述第一閾值電壓的絕對(duì)值比 所述第二閾值電壓的絕對(duì)值大。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器器件，其中，所述第一溝道區(qū)的摻雜劑濃度 比所述第二溝道區(qū)的摻雜劑濃度高。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器器件，還包括公共源區(qū)，所述公共源區(qū)形成 在所述第一溝道區(qū)側(cè)的半導(dǎo)體襯底中。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器器件，其中，所述下選擇柵沿著一個(gè)方向與 所述公共源區(qū)平行地延伸。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器器件，還包括柵間電介質(zhì)圖案和單元柵，所述柵間電介質(zhì)圖案和所述單元柵交替堆疊在所述下選擇 柵上，所述柵間電介質(zhì)圖案和所述單元柵具有與所述有源圖案的側(cè)壁相鄰的相應(yīng)側(cè)壁；數(shù)據(jù)儲(chǔ)存層，所述數(shù)據(jù)儲(chǔ)存層設(shè)置在每個(gè)所述單元柵與所述有源圖案之間； 上選擇柵，所述上選擇柵設(shè)置在所述柵間電介質(zhì)圖案中最上面的柵間電介質(zhì)圖案上， 所述上選擇柵具有與所述有源圖案相鄰的一個(gè)側(cè)壁。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器器件，還包括在所述半導(dǎo)體襯底與所述下選擇柵之間的第一下選擇柵電介質(zhì)層； 在所述有源圖案與所述下選擇柵之間的第二下選擇柵電介質(zhì)層；以及 在所述有源圖案與所述上選擇柵之間的上選擇柵電介質(zhì)層，其中，至少所述第二下選擇柵電介質(zhì)層和所述上選擇柵電介質(zhì)層包括與所述數(shù)據(jù)儲(chǔ)存 層的材料相同的材料。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器器件，還包括 漏區(qū)，所述漏區(qū)形成在所述有源圖案的上部中；以及位線，所述位線電連接到所述漏區(qū)，其中，所述上選擇柵在與所述半導(dǎo)體襯底的上表面平行的一個(gè)方向上延伸，并且所述 位線與所述上選擇柵交叉。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器器件，其中，所述下選擇柵和所述單元柵具 有平行于所述上選擇柵延伸的線形狀。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器器件，其中 所述單元柵和所述柵間電介質(zhì)圖案具有平坦的形狀，以及所述有源圖案設(shè)置在穿過所述單元柵和所述柵間電介質(zhì)圖案的孔中。
全文摘要
本發(fā)明提供一種具有選擇晶體管的集成電路存儲(chǔ)器器件。在該半導(dǎo)體存儲(chǔ)器器件中，下選擇柵控制第一溝道區(qū)和第二溝道區(qū)，所述第一溝道區(qū)限定在半導(dǎo)體襯底處，所述第二溝道區(qū)限定在半導(dǎo)體襯底上設(shè)置的有源圖案的下部處。第一溝道區(qū)的第一閾值電壓與第二溝道區(qū)的第二閾值電壓不同。
文檔編號(hào)H01L27/115GK101814508SQ201010126199
公開日2010年8月25日 申請(qǐng)日期2010年2月25日 優(yōu)先權(quán)日2009年2月25日
發(fā)明者張?jiān)跓[, 李受妍, 沈善一, 許星會(huì), 鄭載勛, 金漢洙 申請(qǐng)人:三星電子株式會(huì)社