專利名稱：芯片電阻器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片電阻器和一種芯片電阻器的制造方法。
背景技術(shù)：
圖13示出了作為常規(guī)芯片電阻器的實(shí)例的芯片電阻器X2。芯片電阻器X2包括基 板91、一對(duì)電極92、電阻層93和保護(hù)層94。 基板91由絕緣材料制成。電極92彼此間隔開地設(shè)置在基板91上。每個(gè)電極92 具有沿著圖13所示的基板91的頂面的一部分、側(cè)面以及底面的一部分形成的鍍層921。鍍 層921的用途是提高芯片電阻器X2在安裝狀態(tài)下的可焊性。換言之，鍍層921是一種確保 芯片電阻器X2在安裝狀態(tài)下具有良好可焊性的手段。電阻層93形成在圖13所示的基板 91的頂面上并且電連接至所述一對(duì)電極92。保護(hù)層94覆蓋電阻層93。在圖13所示的基 板91的底面上，所述一對(duì)電極92的一部分分別布置在圖13所示的基板91在x方向上的端 部附近。因此，基板91的底面在所述一對(duì)電極92之間的區(qū)域處露出。結(jié)果，在圖13所示 的基板91的底面上，在每個(gè)電極92與基板91底面的露出區(qū)域之間形成有突出的水平差。 這種類型的芯片電阻器公開在例如JP-A-2008-270519中。 在安裝處理中，將具有上述配置的芯片電阻器X2載置在電路板上，并且圖13所示 的基板91的底面面向電路板。在芯片電阻器X2中，圖13所示的基板91的底面就是安裝 側(cè)表面。 在具有上述配置的芯片電阻器X2中，為了提高芯片電阻器X2作為其組成部分的 電氣回路的安裝效率，對(duì)更小的尺寸和更薄的外形存在著緊迫的需求。
然而，在芯片電阻器X2中，當(dāng)在獲得例如更薄的外形方面減小基板91的厚度時(shí)， 基板91會(huì)喪失機(jī)械強(qiáng)度。當(dāng)基板91的厚度被減小的芯片電阻器X2特別是在安裝處理中 被施加負(fù)荷時(shí)，基板91可能會(huì)在電極92之間的部分處裂開或者基板91可能會(huì)通過彎折等 而被損傷。這是因?yàn)槿缟纤霭惭b到電路板上的芯片電阻器X2的基板91在其兩端處由兩 個(gè)電極92支撐，然而在電路板與圖13所示的基板91的底面露出區(qū)域之間形成有相對(duì)大的 間隙。如前所述，在芯片電阻器X2中形成了每個(gè)電極92與圖13所示的基板91底面露出 區(qū)域之間的突出的水平差。 上述事故中的任何一種都可能會(huì)使芯片電阻器X2的電阻值產(chǎn)生顯著的錯(cuò)誤，或 者在其它問題當(dāng)中，可能會(huì)導(dǎo)致芯片電阻器X2作為其組成部分的電氣回路的規(guī)格出現(xiàn)偏差。

發(fā)明內(nèi)容
本發(fā)明是在上述情況下提出的。因此本發(fā)明的目的是提供一種設(shè)置有由絕緣材料 制成的基板的芯片電阻器，其中即使在將芯片電阻器制造得更小并且更薄時(shí)也能避免基板 損傷等問題。本發(fā)明的另一個(gè)目的是提供一種適合于制造這樣的芯片電阻器的制造方法。
根據(jù)本發(fā)明的第一方面，提供了一種芯片電阻器。本發(fā)明的芯片電阻器包括基板、
4一對(duì)電極元件、電阻層和保護(hù)層?；逵山^緣材料制成?；灏ǖ谝槐砻妗⑴c第一表面相 反的第二表面以及在第一表面與第二表面之間限定的厚度。所述一對(duì)電極元件形成在基板 的第一表面上。電極元件在第一表面上彼此間隔開。電阻層形成在基板的第一表面上并且 電連接至所述一對(duì)電極元件。保護(hù)層被設(shè)置成覆蓋電阻層?；宓牡谝槐砻媸敲嫦蛟谄渖?安裝芯片電阻器的安裝對(duì)象的安裝側(cè)表面。所述一對(duì)電極元件各自包括電極層和導(dǎo)電層。 電極層直接電連接至電阻層。導(dǎo)電層形成在電極層上。每個(gè)電極元件中的電極層與導(dǎo)電層 之間的邊界被布置成比保護(hù)層在基板的厚度方向上的端面更靠近基板。 優(yōu)選地，每個(gè)電極層包括第一電極層和第二電極層。第一電極層直接設(shè)置在基板 的第一表面上。第二電極層設(shè)置在第一電極層上。在此情況下，電阻層被設(shè)置成疊蓋每個(gè) 第一電極層的第一區(qū)域和第一表面上的一對(duì)第一電極層之間的區(qū)域。在此情況下，保護(hù)層 被設(shè)置成疊蓋每個(gè)第一電極層的第二區(qū)域同時(shí)覆蓋電阻層。第二區(qū)域包括第一區(qū)域。在此 情況下，每個(gè)第二電極層被設(shè)置在相應(yīng)的一個(gè)第一電極層的第三區(qū)域上。第三區(qū)域既沒有 被電阻層疊蓋也沒有被保護(hù)層疊蓋。 優(yōu)選地，每個(gè)導(dǎo)電層在基板的厚度方向上的端面與保護(hù)層在基板的厚度方向上的 端面齊平。 優(yōu)選地，導(dǎo)電層的至少最外表面由鍍膜構(gòu)成。
優(yōu)選地，在基板的第二表面上設(shè)置有附加保護(hù)層。 根據(jù)本發(fā)明的第二方面，提供了一種芯片電阻器的制造方法。本發(fā)明的方法包括
形成第一電極層、形成電阻層、形成保護(hù)層和形成第二電極層的步驟。在第一電極層形成步
驟中，在由絕緣材料制成的基板上形成第一電極層，該第一電極層形成一對(duì)并彼此間隔開。
基板包括第一表面、與第一表面相反的第二表面以及在第一表面與第二表面之間限定的厚
度。第一電極層形成在基板的第一表面上。在電阻層形成步驟中，將電阻層形成為疊蓋成
對(duì)的第一電極層中的每個(gè)的部分區(qū)域以及第一表面上的成對(duì)的第一電極層之間的區(qū)域。在
保護(hù)層形成步驟中，將保護(hù)層形成為覆蓋電阻層；在第二電極層形成步驟中，形成第二電極
層，使得每個(gè)第二電極層在基板的厚度方向上的端面比保護(hù)層在基板的厚度方向上的端面
更靠近基板，其中每個(gè)第二電極層形成在相應(yīng)的一個(gè)第一電極層的露出區(qū)域上。 優(yōu)選地，形成第二電極層的步驟通過厚膜印刷來進(jìn)行。 優(yōu)選地，該方法還包括在形成第二電極層的步驟之后形成導(dǎo)電層的步驟。在導(dǎo)電
層形成步驟中，每個(gè)導(dǎo)電層形成在相應(yīng)的一個(gè)第二電極層上，使得每個(gè)導(dǎo)電層在基板的厚
度方向上的端面與保護(hù)層在基板的厚度方向上的端面齊平。 優(yōu)選地，該方法還包括在基板的第二表面上形成附加保護(hù)層的步驟。 根據(jù)后面的詳細(xì)說明并參考附圖，本發(fā)明的上述及其他特征和優(yōu)點(diǎn)將變得更加明顯。


圖1是示出根據(jù)本發(fā)明的芯片電阻器的一實(shí)例的截面圖；
圖2是沿圖1中II-II線截取的截面圖； 圖3是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖；
圖4是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視 圖5是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖； 圖6是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖； 圖7是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖； 圖8是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖； 圖9是沿圖8中IX-IX線截取的示意性截面圖； 圖10是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性截面圖； 圖11是示出根據(jù)本發(fā)明的芯片電阻器制造方法中的部分處理的示意性俯視圖； 圖12是示出圖1中的芯片電阻器的安裝狀態(tài)的透視圖；并且 圖13是示出常規(guī)芯片電阻器的實(shí)例的截面圖。
具體實(shí)施例方式
下面參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說明。為了更易于說明，把圖1作 為參考來限定上/下方向。 圖l和圖2示出根據(jù)本發(fā)明的芯片電阻器(chip resistor)Xl。在該實(shí)施例中，芯 片電阻器XI包括基板1、一對(duì)電極元件2、電阻層3以及保護(hù)層4和5。 基板1由諸如A1203的絕緣材料制成并且成形為矩形芯片?；?具有表面la和 與表面la相反的表面lb?；?還具有在表面la和lb之間限定的厚度。基板1的厚度 在基板1的所有部分都是恒定的。 —對(duì)電極元件2以這樣的方式設(shè)置使得電極元件2沿著基板1的縱向(x方向) 彼此間隔開。每個(gè)電極元件2包括第一電極層21、第二電極層22和導(dǎo)電層23。
每個(gè)第一電極層21包括導(dǎo)體(該導(dǎo)體包括例如作為主要成分的銀)并直接形成 在基板l的表面la上。每個(gè)第二電極層22包括導(dǎo)體(該導(dǎo)體包括例如作為主要成分的 銀)并設(shè)置在第一電極層21的一部分上。具體地，每個(gè)第二電極層22在沒有形成下面描 述的電阻層3以及保護(hù)層4的區(qū)域處形成在第一電極層21中相應(yīng)的一個(gè)上。第一電極層 21和第二電極層22構(gòu)成本發(fā)明的電極層。 每個(gè)導(dǎo)電層23用來增強(qiáng)芯片電阻器X1在安裝狀態(tài)下的可焊性。至少導(dǎo)電層23 的最外層表面由鍍膜構(gòu)成。在該實(shí)施例中，導(dǎo)電層23是通過利用Ni(鎳)、Sn(錫)等的至 少一個(gè)鍍敷處理而產(chǎn)生的鍍層。每個(gè)導(dǎo)電層23被形成為覆蓋各個(gè)第二電極層22的頂面， 各個(gè)第一電極層21的側(cè)面，和各個(gè)第二電極層22的側(cè)面。 電阻層3由具有相對(duì)高的電阻率的材料(例如氧化釕等)制成。電阻層3設(shè)置成 疊蓋表面la的位于一對(duì)第一電極層21之間的區(qū)域，并且電阻層3疊蓋每個(gè)第一電極層21 的第一區(qū)域。第一區(qū)域是每個(gè)第一電極層21在x方向上的一個(gè)端部在y方向上的一部分 的區(qū)域。在本實(shí)施例中，電阻層3的電阻值通過激光微調(diào)(laser trimming)來調(diào)節(jié)。
保護(hù)層4由預(yù)定的絕緣材料制成。保護(hù)層4覆蓋電阻層3并疊蓋每個(gè)第一電極層 21的第二區(qū)域。在該實(shí)施例中，第二區(qū)域是每個(gè)第一電極層21在x方向上的一個(gè)端部的區(qū) 域，并且包括上述第一區(qū)域。每個(gè)上述電極層22設(shè)置在第一電極層21中相應(yīng)的一個(gè)的第 三區(qū)域上。第三區(qū)域既沒有被電阻層3疊蓋也沒有被保護(hù)層4疊蓋。在本實(shí)施例中，保護(hù) 層4是底涂層41和外涂層42的堆疊。底涂層41由例如鉛玻璃制成，而外涂層42由例如 環(huán)氧樹脂制成。如圖2所示，保護(hù)層4形成在基板1的y方向上的整個(gè)寬度上。
6
保護(hù)層5由例如環(huán)氧樹脂制成，并且被設(shè)置成完全覆蓋基板1的表面lb。
上述元件的尺寸的實(shí)例可以是例如，基板l沿縱向(x方向)的尺寸為大約0.4mm 至大約lmm，并且基板l沿寬度方向(y方向)的尺寸為大約O. 2mm至大約0. 5mm。各種元件 的厚度的實(shí)例可以是例如，基板l的厚度為大約O. 08mm至大約0. 3mm，第一電極層21的厚 度為大約10 y m，第二電極層22的厚度為大約10 ii m，導(dǎo)電層23的厚度為大約20 y m，電阻 層3的厚度為大約10 ii m，底涂層41的厚度為大約10 ii m，外涂層42的厚度為大約20 y m， 并且保護(hù)層5的厚度為大約10 ii m。 從上述尺寸關(guān)系可以看出，每個(gè)電極元件2中的第二電極層22與導(dǎo)電層23之間 的邊界被布置成比保護(hù)層4在基板1的厚度方向上的露出端面更靠近基板1或表面la。此 外，導(dǎo)電層23在基板1的厚度方向上的露出端面與保護(hù)層4在基板1的厚度方向上的露出 端面齊平。 接下來參考圖3至11說明芯片電阻器XI的制造方法的實(shí)施例。
如圖3所示，首先制備由諸如A1203等的絕緣材料制成的基板1'?；?'包括例 如圖3所示的表面la'和如圖10所示的與表面la'相反的表面lb'?；?'具有允許形 成多個(gè)構(gòu)成芯片電阻器X1的基板1的尺寸。 接下來，如圖4所示，在基板1'的表面la'上形成多個(gè)第一電極層21'。第一電 極層21'沿著x和y方向都彼此間隔開。沿x方向，第一電極層21'以這樣的方式彼此間 隔開第一電極層21'沿x方向彼此相鄰的相互面對(duì)的端部形成對(duì)。第一電極層21'還沿 著y方向成排布置。通過印刷包含銀等導(dǎo)體的導(dǎo)電漿料的預(yù)定圖案的厚膜，然后對(duì)漿料進(jìn) 行燒制來形成第一電極層21'。 接下來，如圖5所示，形成多個(gè)電阻層3。為了形成電阻層3，形成或印刷含有氧化 釕等電阻材料的電阻漿料的厚膜，然后對(duì)漿料進(jìn)行燒制。以沿x方向延伸的多條帶的形式， 將電阻漿料印刷成覆蓋表面la'的位于相鄰的第一電極層21'的形成對(duì)的端部之間的區(qū) 域。每條電阻漿料帶疊蓋相鄰的第一電極層21'的成對(duì)的端部。 接下來，如圖6所示，形成多個(gè)底涂層41。為了形成底涂層41，形成含有鉛玻璃等 絕緣材料的絕緣漿料的厚膜，然后對(duì)漿料進(jìn)行燒制。以沿x方向延伸的多條帶的形式，將絕 緣漿料印刷成完全覆蓋電阻層3。每條絕緣漿料帶疊蓋相鄰的第一電極層21'的成對(duì)的端 部。然后通過激光微調(diào)來對(duì)電阻層3和底涂層41進(jìn)行處理以形成槽(未示出)。
接下來，如圖7所示，形成多個(gè)外涂層42'。為了形成外涂層42'，印刷環(huán)氧樹脂等 熱硬化性樹脂漿料的厚膜，隨后進(jìn)行熱硬化。以沿y方向延伸的多條帶的形式，將熱硬化 性樹脂漿料印刷成疊蓋相鄰的第一電極層21'的成對(duì)的端部，并且完全覆蓋每一列底涂層 41。 接下來，如圖8和9所示，形成多個(gè)第二電極層22'。為了形成第二電極層22'，印 刷通過混煉(kneading)銀等導(dǎo)體和環(huán)氧樹脂等熱硬化性樹脂而產(chǎn)生的導(dǎo)電樹脂漿料的厚 膜，隨后進(jìn)行熱硬化。以沿y方向延伸的多條帶的形式將導(dǎo)電樹脂漿料印刷成覆蓋沒有形 成外涂層42'的區(qū)域，并且覆蓋第一電極層21'的整個(gè)露出表面。 接下來，如圖10所示，在基板1'的表面lb'上形成保護(hù)層5'。為了形成保護(hù)層 5'，印刷環(huán)氧樹脂等熱硬化性樹脂漿料，隨后進(jìn)行熱硬化。用于形成外涂層42'、第二電極層 22'和保護(hù)層5'的熱硬化處理可以在順序印刷各個(gè)層的材料之后進(jìn)行，或者也可以全部同時(shí)進(jìn)行。 接下來，如圖11所示，沿著切割線Cx和Cy切割基板l'。切割線Cy與第一電極 層21'的x方向上的中心基本一致。切割線Cx與沿y方向彼此相鄰的電阻層3之間的區(qū) 域的中心基本一致?？梢酝ㄟ^切割成片(dicing)來完成切割?？梢灶A(yù)先在基板l'上形成 多個(gè)槽(未示出)以便與切割線Cx和Cy—致，使得可以沿著槽彎折基板l'。通過上述切
割，將帶有元件的基板r分割成多個(gè)芯片。 然后利用例如Ni(鎳)禾PSn(錫)對(duì)芯片進(jìn)行無電電鍍處理，以形成導(dǎo)電層23。 結(jié)果，以覆蓋第一電極層21和第二電極層22的金屬露出表面(在圖1和2中，第二電極層 22在基板1的厚度方向上的端面以及第一電極層21和第二電極層22的側(cè)面)的方式形 成導(dǎo)電層23。以使得導(dǎo)電層23在基板1的厚度方向上的露出端面與外涂層42(保護(hù)層4) 的露出端面齊平(如圖l所示)的方式來調(diào)節(jié)鍍敷條件。通過上述一系列步驟可以高效地 制造圖1和2所示的芯片電阻器X1。 例如通過回流焊將芯片電阻器Xl表面安裝到具有安裝表面的期望的安裝對(duì)象或 物體(諸如電路板)上。在回流焊工序中，將芯片電阻器Xl翻轉(zhuǎn)，使得基板l的表面la成 為面向電路板等安裝對(duì)象的安裝側(cè)表面。然后，在載置芯片電阻器X1使得電極元件2位于 對(duì)象的安裝表面上所設(shè)置的各個(gè)端子上的狀態(tài)下，在回流焊爐中加熱芯片電阻器X1。結(jié)果， 在焊料填角(solder fillet)Hf在適當(dāng)位置形成的狀態(tài)下，芯片電阻器Xl被安裝在安裝對(duì) 象上，如圖12所示。 在安裝處理中，利用例如抽吸式保持架(suction holder)將芯片電阻器XI載置 在安裝對(duì)象上。當(dāng)載置于安裝對(duì)象上時(shí)，例如由于在載置操作過程中的慣性以及由于用于 使芯片電阻器X1與抽吸式保持架分離而供給的空氣，芯片電阻器X1可能會(huì)被施加負(fù)荷。
即使在這些情況下，具有上述結(jié)構(gòu)的芯片電阻器Xl仍然適合于避免問題的發(fā)生。 具體地，即使在將基板1制造得更薄以獲得薄型化的芯片電阻器X1時(shí)，芯片電阻器X1仍然 適合于避免基板1在電極元件2之間的部分處裂開或者基板1通過彎折等而損傷等問題的 發(fā)生。原因如下在芯片電阻器X1中，每個(gè)電極元件2中的第二電極層22與導(dǎo)電層23之 間的邊界被布置成比形成在基板1的表面la側(cè)上的外涂層42 (保護(hù)層4)的露出端面更靠 近基板l。因此，可以在外涂層42(保護(hù)層4)的露出端面與每個(gè)導(dǎo)電層23的露出端面之間 在基板1的厚度方向上不產(chǎn)生任何水平差地形成芯片電阻器X1，這可以從圖1中清楚地看 出。常規(guī)芯片電阻器X2中的上述問題是由于圖13中所示的每個(gè)電極92與基板91底面的 露出區(qū)域之間突出的水平差導(dǎo)致的。 在本實(shí)施例中，導(dǎo)電層23在基板1的厚度方向上的露出端面被形成為與外涂層 42(保護(hù)層4)在基板1的厚度方向上的露出端面齊平。因此，即使芯片電阻器X1在安裝過 程中被施加負(fù)荷，仍然能夠更充分地避免基板1在電極元件2之間的部分處發(fā)生破裂等問 題。 在本實(shí)施例中，設(shè)置保護(hù)層5以便完全覆蓋基板1的表面lb。因此通過緩和安裝 過程中對(duì)芯片電阻器X1的沖擊，可以更可靠地防止對(duì)基板1的損傷。 在本實(shí)施例中，電極層具有第一電極層21和第二電極層22的堆疊結(jié)構(gòu)。這允許 根據(jù)需要來調(diào)節(jié)在電阻層3、電極層(第一和第二電極層21、22)和保護(hù)層4的堆疊結(jié)構(gòu)中， 電極層(第二電極層22)的端面相對(duì)于保護(hù)層4在基板1的厚度方向上的露出端面的位置關(guān)系。允許對(duì)上述位置關(guān)系進(jìn)行調(diào)節(jié)的事實(shí)會(huì)導(dǎo)致即使每個(gè)導(dǎo)電層23在基板1的厚度方 向上的露出端面與外涂層42(保護(hù)層4)在基板1的厚度方向上的露出端面如上所述齊平 時(shí)，也能夠減小每個(gè)導(dǎo)電層23的厚度。薄導(dǎo)電層23有助于縮短通過無電電鍍處理形成的 導(dǎo)電層23的形成時(shí)間，該形成時(shí)間是通常的時(shí)間預(yù)算。薄導(dǎo)電層23還有助于減小芯片電 阻器X1的尺寸。 在上述制造方法中，通過厚膜印刷來進(jìn)行圖8和9中形成第二電極層22'(芯片電 阻器X1的第二電極層22)的步驟。這樣的制造方法允許容易地形成第二電極層22'。此 外，可以將第二電極層22'的厚度精確地精加工為期望的尺寸。以上所述適合于根據(jù)需要 來調(diào)節(jié)第二電極層22'(芯片電阻器X1的第二電極層22)的端面相對(duì)于外涂層42'(芯片 電阻器X1的外涂層42)在基板1的厚度方向上的露出端面的位置關(guān)系。
在本實(shí)施例中，每個(gè)導(dǎo)電層23是電極元件2中在基板1的厚度方向上的最頂層。 換言之，成對(duì)的電極元件2的表面露出部分由導(dǎo)電層23構(gòu)成。導(dǎo)電層23提供比下面的電 極層(第一和第二電極層21、22)的材料更大的焊點(diǎn)強(qiáng)度。因此，這種配置適合于增大安裝 的芯片電阻器X1的焊點(diǎn)強(qiáng)度。 在本實(shí)施例中，導(dǎo)電層23還形成在第一電極層21和第二電極層22的側(cè)面上。結(jié) 果，如圖12所示，在安裝處理中，在側(cè)面上形成適當(dāng)尺寸的焊料填角Hf。這種具有焊料填 角Hf的安裝結(jié)構(gòu)適合于增大焊點(diǎn)強(qiáng)度以及芯片電阻器X1和在其上安裝芯片電阻器X1的 對(duì)象之間的導(dǎo)電可靠性。 根據(jù)本發(fā)明的芯片電阻器X1及其制造方法并不局限于上述實(shí)施例。根據(jù)本發(fā)明 的芯片電阻器XI及其制造方法的具體特征可以包含各種設(shè)計(jì)改型。
權(quán)利要求
一種芯片電阻器，包括由絕緣材料制成的基板，該基板包括第一表面、與所述第一表面相反的第二表面以及在所述第一表面與所述第二表面之間限定的厚度；形成在所述基板的所述第一表面上并且在所述第一表面上彼此間隔開的一對(duì)電極元件；形成在所述基板的所述第一表面上并且電連接至所述一對(duì)電極元件的電阻層；以及設(shè)置成覆蓋所述電阻層的保護(hù)層；其中所述基板的所述第一表面是面向安裝對(duì)象的安裝側(cè)表面；所述一對(duì)電極元件各自包括電極層和導(dǎo)電層，所述電極層直接電連接至所述電阻層，所述導(dǎo)電層形成在所述電極層上；并且每個(gè)電極元件中的所述電極層與所述導(dǎo)電層之間的邊界被布置成比所述保護(hù)層在所述基板的厚度方向上的端面更靠近所述基板。
2. 如權(quán)利要求1所述的芯片電阻器，其中每個(gè)所述電極層包括第一電極層和第二電極 層，所述第一電極層直接設(shè)置在所述基板的所述第一表面上，所述第二電極層設(shè)置在所述 第一電極層上；所述電阻層被設(shè)置成疊蓋每個(gè)所述第一電極層的第一區(qū)域和所述第一表面上的一對(duì) 所述第一電極層之間的區(qū)域；所述保護(hù)層被設(shè)置成疊蓋每個(gè)所述第一電極層的第二區(qū)域同時(shí)覆蓋所述電阻層，所述 第二區(qū)域包括所述第一區(qū)域；并且每個(gè)所述第二電極層被設(shè)置在相應(yīng)的一個(gè)所述第一電極層的第三區(qū)域上，所述第三區(qū) 域既沒有被所述電阻層疊蓋也沒有被所述保護(hù)層疊蓋。
3. 如權(quán)利要求1所述的芯片電阻器，其中每個(gè)所述導(dǎo)電層在所述基板的厚度方向上的 端面與所述保護(hù)層在所述基板的厚度方向上的端面齊平。
4. 如權(quán)利要求1或3所述的芯片電阻器，其中所述導(dǎo)電層的至少最外表面由鍍膜構(gòu)成。
5. 如權(quán)利要求1或3所述的芯片電阻器，其中在所述基板的所述第二表面上設(shè)置有附 加保護(hù)層。
6. —種芯片電阻器的制造方法，包括以下步驟在由絕緣材料制成的基板上形成第一電極層，該第一電極層形成一對(duì)并彼此間隔開， 所述基板包括第一表面、與所述第一表面相反的第二表面以及在所述第一表面與所述第二 表面之間限定的厚度，所述第一電極層形成在所述基板的所述第一表面上；形成電阻層，使該電阻層疊蓋成對(duì)的第一電極層中的每個(gè)的部分區(qū)域以及所述第一表 面上的所述成對(duì)的第一電極層之間的區(qū)域；形成保護(hù)層，使該保護(hù)層覆蓋所述電阻層；以及形成第二電極層，每個(gè)所述第二電極層形成在相應(yīng)的一個(gè)所述第一電極層的露出區(qū)域 上，每個(gè)所述第二電極層在所述基板的厚度方向上的端面比所述保護(hù)層在所述基板的厚度 方向上的端面更靠近所述基板。
7. 如權(quán)利要求6所述的芯片電阻器的制造方法，其中形成所述第二電極層的步驟通過 厚膜印刷來進(jìn)行。
8. 如權(quán)利要求6所述的芯片電阻器的制造方法，還包括在形成所述第二電極層的步驟之后形成導(dǎo)電層的步驟，每個(gè)所述導(dǎo)電層形成在相應(yīng)的一個(gè)所述第二電極層上，每個(gè)所述 導(dǎo)電層在所述基板的厚度方向上的端面與所述保護(hù)層在所述基板的厚度方向上的端面齊 平。
9.如權(quán)利要求6或8所述的芯片電阻器的制造方法，還包括在所述基板的所述第二表 面上形成附加保護(hù)層的步驟。
全文摘要
本發(fā)明的芯片電阻器包括基板、一對(duì)電極元件、電阻層和保護(hù)層。基板由絕緣材料制成，并且包括第一表面、與第一表面相反的第二表面以及在第一表面與第二表面之間限定的厚度。電極元件形成在基板的第一表面上并且彼此間隔開。電阻層形成在基板的第一表面上并且電連接至電極元件。保護(hù)層被設(shè)置成覆蓋電阻層?；宓牡谝槐砻媸敲嫦蛟谄渖习惭b芯片電阻器的安裝對(duì)象的安裝側(cè)表面。每個(gè)電極元件包括電極層和導(dǎo)電層。電極層直接電連接至電阻層。導(dǎo)電層形成在電極層上。每個(gè)電極元件中的電極層與導(dǎo)電層之間的邊界被布置成比保護(hù)層在基板的厚度方向上的端面更靠近基板。
文檔編號(hào)H01C17/06GK101770842SQ20101000300
公開日2010年7月7日 申請(qǐng)日期2010年1月6日 優(yōu)先權(quán)日2009年1月7日
發(fā)明者米田將記 申請(qǐng)人:羅姆股份有限公司