專利名稱：用于改進(jìn)的間隙填充、可靠性以及減小的電容的雙金屬互連的制作方法
技術(shù)領(lǐng)域：
本發(fā)明領(lǐng)域一般涉及半導(dǎo)體集成電路制造領(lǐng)域，尤其但并不排他地涉及形成用于增強(qiáng)穩(wěn)定性并減小電容的雙金屬互連結(jié)構(gòu)。背景信息微電子設(shè)備的制造涉及在諸如硅晶片的微電子襯底上形成電子組件。這些電子組件可以包括晶體管、電阻、電容等等，具有在不同層上的由介電材料分隔的中間和覆蓋金屬化圖案。金屬化圖案將電學(xué)組件互相連接(即，術(shù)語“互連”)以形成集成電路。本文中將術(shù)語互連定義成包括所有互連組件，包括填充有導(dǎo)電材料的溝槽和開口或通孔。用于形成互連的一種工藝被稱為“大馬士革(damascene)工藝”。在典型的大馬士革工藝，在介電層上圖案化光刻材料，并且通過光刻材料圖案化來蝕刻介電層以形成孔或通孔(下文中統(tǒng)稱為“開口，，或“多個開口”)，從而在下層金屬與鄰近溝槽或其它互連結(jié)構(gòu)之間形成路徑。移除光刻材料，并且用隔層和籽層共同涂布開口和溝槽，然后用低電阻率金屬填充以形成通過開口和溝槽的導(dǎo)電路徑。使用公共隔層、籽層和溝槽材料的通過高縱橫比開口的導(dǎo)電路徑的形成可能損害籽層在高縱橫比開口表面上的連續(xù)性從而導(dǎo)致不完全的膜覆蓋，可能增大開口中的電遷移從而導(dǎo)致穩(wěn)定性失效，并且可能由于間隙填充約束而限制介電層厚度?，F(xiàn)在參照附圖，

圖1(現(xiàn)有技術(shù))示出鄰近溝槽120形成的開口 110的橫截面圖， 溝槽120在開口 110上形成并與之直接相鄰，開口 110具有開口寬度112和開口高度114。 使用物理氣相沉積(PVD)工藝在溝槽表面140、開口側(cè)壁150和下層金屬表面160上形成隔層130。由于沉積工藝的各向異性的特性，使用PVD工藝沉積130造成沿開口側(cè)壁150的非共形隔層130厚度。開口 110中的非共形隔層130可以在開口側(cè)壁150—部分上造成具有隔層130的薄或缺失部分的區(qū)域，使開口側(cè)壁150的至少一部分暴露。隔層130是多層膜，通常由用于最小化或基本上阻止污染物跨隔層130擴(kuò)散的氮化鉭(TaN)膜和鉭(Ta)膜疊層構(gòu)成。使用本領(lǐng)域技術(shù)人員公知的方法在介電區(qū)域180中形成銅(Cu)的下層金屬170。介電區(qū)域180可選擇地由介電材料形成以電隔離導(dǎo)體，減小電阻電容(RC)延遲并改進(jìn)設(shè)備性能，諸如二氧化硅(SiO2)。圖2(現(xiàn)有技術(shù))示出在隔層130上形成導(dǎo)電層210之后的圖1中設(shè)備。導(dǎo)電層 210是Cu的多層膜，通常由包括使用PVD工藝而沉積的Cu的籽層以及隨后使用電鍍工藝而沉積的較薄Cu層構(gòu)成，以在開口 110和溝槽120中形成導(dǎo)電層。當(dāng)形成導(dǎo)電層210時，PVD 籽層的沉積可能會加劇隔層130顯現(xiàn)的非共形，導(dǎo)致開口 110中的一個或多個空隙。導(dǎo)電層210的形成是富有挑戰(zhàn)的，因?yàn)楸仨毷褂幂^大的各向異性工藝沿開口側(cè)壁150連續(xù)形成籽層以沿垂直或近似垂直的開口側(cè)壁150沉積該層，這意味著在與表面垂直的方向上的方向速率遠(yuǎn)高于與表面平行的方向。當(dāng)導(dǎo)電層210從基本上橫向相對側(cè)壁填充開口 110時， 在形成有最少空隙(未示出)的情況下形成導(dǎo)電層210會在開口 110中心附近創(chuàng)建縫隙。開口側(cè)壁150可以逐漸變細(xì)(未示出)以提供更強(qiáng)健的籽層沉積工藝，但是通孔電阻和可靠性受到損害，因?yàn)闈u變輪廓隨著開口厚度112的收縮而增大開口 110底部的電流密度。結(jié)果，開口 110的縱橫比(或，開口高度114與開口寬度112的比值)被限制以允許使用傳統(tǒng)方法來填充開口 110。限制縱橫比會隨著開口寬度112的持續(xù)收縮而強(qiáng)制開口高度114減小，同時增大電容。此外，在下層金屬表面160上沉積隔層130創(chuàng)建了電學(xué)隔層， 該隔層也會增大導(dǎo)電層210與下層金屬170之間電學(xué)流動的電阻。附圖簡述通過示例而非限制，在附圖中示出本發(fā)明，其中圖1(現(xiàn)有技術(shù))示出鄰近于覆蓋溝槽而形成的開口的橫截面圖，其中在溝槽和開口上形成隔層。圖2(現(xiàn)有技術(shù))示出在隔層上形成籽層和導(dǎo)電層之后的圖1的設(shè)備。圖3示出在下層金屬層上填充耐熔互連的溝槽和開口的俯視圖。圖4是沿線A-A示出填充有耐熔互連的開口的圖3的橫截面圖。圖5示出在鄰近與耐熔互連并在其上的溝槽中沉積隔層、籽層和導(dǎo)電層之后圖4 的設(shè)備。圖6示出設(shè)備中雙金屬互連的橫截面圖。圖7示出具有包括雙金屬互連的中央處理單元的系統(tǒng)。圖8是描述用于形成雙金屬互連結(jié)構(gòu)的制造工藝的一個實(shí)施例的流程圖。詳細(xì)描述在各個實(shí)施例中描述了一種用于形成雙金屬互連結(jié)構(gòu)的裝置和方法。在以下描述中，陳述了許多具體細(xì)節(jié)，諸如描述了制造雙金屬互連結(jié)構(gòu)同時允許互連開口的持續(xù)小型化以及增大的互連層厚度的方法。但是本領(lǐng)域技術(shù)人員會意識到，可以在無需這些具體細(xì)節(jié)中一個或多個的情況下或者使用其它方法、組件、材料等來實(shí)踐本發(fā)明。在其它情況下， 沒有詳細(xì)示出或描述公知的結(jié)構(gòu)、材料或操作以避免混淆本發(fā)明的諸方面。使用常規(guī)雙大馬士革圖案化技術(shù)形成互連同時提供可靠性增強(qiáng)、電容減小的強(qiáng)健的間隙填充工藝，這是微電子設(shè)備制造領(lǐng)域的進(jìn)步。制造具有高縱橫比(即高度除以寬度) 的可靠通孔、接觸和其它特征對支持在單位襯底面積上增加電路密度而言是必要的。一種此類方法可以包括在圖案化金屬層上沉積介電層并蝕刻該介電層以形成溝槽和開口來暴露圖案化金屬層。對開口和暴露的圖案化金屬層進(jìn)行預(yù)處理，并且在預(yù)處理的開口中形成耐熔互連。在溝槽和耐熔互連上形成隔層和籽層。在籽層上形成低電阻率金屬以提供通過介電層從圖案化金屬層到低電阻率金屬的互連。隨著設(shè)備密度持續(xù)增加，急需減小微電子設(shè)備中的電容、功耗和相關(guān)發(fā)熱。具有增大縱橫比以及相對較厚的層間介電層的互連的形成需要用于在金屬層之間形成互連的開口持續(xù)縮小。隔層的去除以及在開口 110中形成連續(xù)導(dǎo)電塞的可靠方法的重要性不斷增大。圖3示出根據(jù)本發(fā)明的一個實(shí)施例的在介電區(qū)域180中在下層金屬170(其是圖案化金屬層的一部分)上填充耐熔互連310的溝槽120和開口 110的俯視圖。耐熔互連310可以是具有約等于或大于50nm的開口寬度112的接觸、線、通孔或另一導(dǎo)電元件，其中開口寬度112是開口 110的標(biāo)稱寬度。溝槽120可以被整形成在介電區(qū)域180中蝕刻或以其它方式形成的塊圖案、ν形圖案、半圓圖案、和/或不規(guī)則圖案。介電區(qū)域180可以使用氧化硅、輕摻雜氧化硅、含氟聚合物、多孔氧化硅、氮氧化硅、和/或氮化硅來形成。在該實(shí)施例中，溝槽120可以直接定位在耐熔互連310之上?；蛘?，溝槽120 可以定位在耐熔互連310的一側(cè)(未示出)并且與耐熔互連310直接相鄰以提供耐熔互連 310的暴露表面?？梢允褂脷?Ar)離子轟擊或用氫(H2)與氦(He)的混合物和/或H2與 Ar的混合物形成的等離子體工藝來預(yù)處理溝槽120。在一個示例中，進(jìn)行對溝槽120的預(yù)處理以減少在暴露的金屬表面上的氧化物層以促進(jìn)催化行為。預(yù)處理過程可以在范圍為基本在100至200攝氏度(V )之間(較佳地約150°C )的溫度下在等離子體腔中進(jìn)行?？梢允褂没旧显?00-1000瓦的施加功率應(yīng)用等離子體工藝約20至60秒?？梢允褂眠x擇性沉積工藝來在開口 110中形成耐熔互連310，該選擇性沉積工藝基本上填充源自特征底部的高縱橫比特征(尤其是3 1或以上)以避免在開口 110中創(chuàng)建空隙、縫隙和/或其它缺陷。例如，可以通過全部或至少部分使用無電鍍沉積工藝來沉積耐熔互連310，該無電鍍沉積工藝?yán)缭诖嬖诖呋瘎┗蛑T如下層金屬表面160的催化劑表面的情況下，從金屬的具有還原劑或類似電子源的鹽溶液的自發(fā)還原中進(jìn)行操作。在一個實(shí)施例中，耐熔互連310是被選擇性地設(shè)計成緩慢擴(kuò)散通過介電區(qū)域180同時提供電遷移電阻的金屬。在介電區(qū)域180與耐熔互連310之間不沉積居間隔層130(其會消耗開口 110 的一部分并增加工藝復(fù)雜度和制造成本)的情況下，耐熔互連310的形成減小了對耐熔互連310與下層金屬170之間電學(xué)流動的電阻。結(jié)果，耐熔互連310可以在下層金屬170和開口 110的一個或多個壁或側(cè)面上直接形成或與之鄰近地形成，而無需首先形成隔層130。 使用用于移除介電區(qū)域180的部分的蝕刻工藝或另一侵蝕工藝來形成溝槽120。圖4是沿線A-A示出填充有耐熔互連310的開口 110的圖3的橫截面圖。使用自底向上的形成工藝選擇性地形成耐熔互連310以防止會增加通過耐熔互連310的電流密度的空隙。用于形成耐熔互連310的工藝從下層金屬表面160填充開口 110，直到整個開口 110被基本上填充，如圖4所示。耐熔互連310可以用鈷(Co)、鎳(Ni)、鈀(Pd)、鉬(Pt)、鎢 (W)、釕(Ru)及其合金的無電鍍涂鍍來形成。在一個實(shí)施例中，耐熔互連310是自底向上形成的。在另一實(shí)施例中，耐熔互連310(特別是合金形式)可以摻雜有或含有少量硼和/或磷以獲得無定形特性。圖5示出在溝槽120中鄰近耐熔互連310并在其上沉積隔層410、溝槽互連420之后圖4的結(jié)構(gòu)。在一個實(shí)施例中，隔層410具有一般在50至200埃范圍內(nèi)的厚度。同樣在該示例中，包括籽層和互連層的溝槽互連420可以基本上在450至1800埃的范圍內(nèi)，造成多層疊層具有大致在500至2000埃之間的總膜厚。使用諸如物理氣相沉積(PVD)的工藝形成的籽層充當(dāng)互連層的成核表面。包括籽層和互連層或?qū)w的溝槽互連420可以由相同材料或由不同材料形成。溝槽互連420可以用諸如銀(Ag)、銅(Cu)、鋁(Al)及其合金的一個或多個低電阻率金屬形成。耐熔互連310和溝槽互連420可以由兩種不同材料形成，在本文中成為雙金屬互連。在該實(shí)施例中，溝槽互連420由厚度約等于開口高度114的介電區(qū)域180與下層金屬170分離。在開口寬度112持續(xù)縮小以允許更大的設(shè)備密度的同時，開口高度114比較而言保持相對厚度。本發(fā)明的實(shí)施例允許原本因間隙填充約束而受禁止的漸進(jìn)的較高縱橫比開口(即，開口高度114與開口寬度112的比值)，因此減小了電容并使微電子設(shè)備更高效。圖6示出根據(jù)一個實(shí)施例的在諸如中央處理器或存儲器單元的微電子設(shè)備600中
6的雙金屬互連的橫截面圖。微電子設(shè)備600包含襯底605，襯底605可以包括單晶形式的硅、砷化鎵(GaAs)或銻化銦(InSb)。襯底605可進(jìn)一步包括諸如一個或多個硅上絕緣體層的埋入層。在襯底605上形成一個或多個前端膜以形成金屬前電介質(zhì)610。金屬前電介質(zhì)610可以包括本領(lǐng)域技術(shù)人員公知的通常在當(dāng)前設(shè)備制造中使用的一個或多個膜，諸如氧化硅、氮化硅、摻雜或未摻雜多晶硅、氧化鑭、氧化鉭、氧化鈦、氧化鉿、氧化鋯、鋯鈦酸鉛 (lead-zirconate-titanate, PZT)、鐵酸,思鋇(barium-strontium-titanate，BST)、或氧化鋁。金屬前介電層610可以用諸如熱沉積、電離子增強(qiáng)化學(xué)氣相沉積(PECVD)、高密度化學(xué)氣相沉積(HDCVD)、和/或?yàn)R射的方法來沉積。包括耐熔互連410、溝槽隔層420和溝槽導(dǎo)體430的一系列層間介電層620在金屬前介電層610上形成。層間介電層620可以包括氧化硅、氮化硅、或諸如碳摻雜氧化物(CDO) 的低k電介質(zhì)(例如k < 3)?？梢允褂弥T如化學(xué)機(jī)械平面化(CMP)的處理來對層間介電層620進(jìn)行平面化或拋光。平面化工藝消蝕了介電材料的頂部部分以創(chuàng)建均勻表面，同時提高了后續(xù)光刻步驟的光學(xué)分辨率。在一個實(shí)施例中，用諸如鈷(Co)、鎳(Ni)、鈀(Pd)、鉬 (Pt)、鎢(W)、釕(Ru)及其合金的一種或多種耐熔金屬來填充耐熔互連310，同時使用電鍍工藝通過使用銅或銅合金的大馬士革或雙大馬士革工藝形成溝槽互連420和下層金屬170 以填充諸如層間介電層620中溝槽120的凹陷?？梢允褂肅MP工藝或本領(lǐng)域技術(shù)人員公知的另一平面化工藝來對溝槽互連420和層間介電層620進(jìn)行平面化。在層間介電層620、耐熔互連310和溝槽互連420上形成界面電介質(zhì)630。界面電介質(zhì)630由諸如氮化硅或氮氧化硅膜的具有阻擋特性的介電膜形成。在另一實(shí)施例中，在氮化硅或氮氧化硅的頂部施加旋涂聚合物“緩沖涂層”。使用本領(lǐng)域技術(shù)人員公知的方法來圖案化并蝕刻界面電介質(zhì)630以形成到下層溝槽互連420和耐熔互連310的路徑。圖7示出根據(jù)一個實(shí)施例的具有包括雙金屬互連的中央處理器(CPU) 710的通信系統(tǒng)700。通信系統(tǒng)700可以包括具有耦合到總線740的CPU 710和網(wǎng)絡(luò)接口 730的主板 720。具體而言，CPU 710可以包括上文所述的雙金屬互連結(jié)構(gòu)和/或其制造方法。取決于應(yīng)用，通信系統(tǒng)700可以附加地包括本文所述的其它組件，包括但不限于易失性和非易失性存儲器、圖形處理器、數(shù)字信號處理器、密碼處理器、芯片組、大容量存儲(諸如硬盤、壓縮盤(⑶)、數(shù)字多功能盤(DVD))等等。這些組件的一個或多個還可以包括上文所述的雙金屬互連結(jié)構(gòu)和/或其制造方法。在各個實(shí)施例中，通信系統(tǒng)700可以是個人數(shù)字助理(PDA)、 移動設(shè)備、平板計算設(shè)備、膝上型計算設(shè)備、臺式計算設(shè)備、機(jī)頂盒、娛樂控制單元、數(shù)字相機(jī)、數(shù)字?jǐn)z像機(jī)、CD播放器、DVD播放器或其它數(shù)字設(shè)備。圖8是描述用于形成雙金屬互連結(jié)構(gòu)的制造過程的一個實(shí)施例的流程圖。在部分 800中，在圖案化金屬層上沉積介電層。在部分810中，蝕刻介電層以形成具有溝槽和開口的大馬士革圖案來暴露圖案化金屬層。在部分820中，對開口進(jìn)行預(yù)處理，并且暴露圖案化金屬層。在部分830中，在開口中形成耐熔互連310以基本上填充開口。在部分840中，在溝槽和耐熔互連310上沉積隔層410并形成籽層。在部分850中，在籽層上形成低電阻率金屬以形成溝槽互連420。如圖8所述的工藝可以重復(fù)一次或多次以提供多個附加導(dǎo)體。已經(jīng)描述了用于形成雙金屬互連結(jié)構(gòu)的裝置和方法的多個實(shí)施例。出于說明和描述的目的已經(jīng)給出了本發(fā)明的實(shí)施例的上述描述。不打算窮舉或?qū)⒈景l(fā)明限于所公開的精確形式。本說明書和所附權(quán)利要求包括諸如左、右、頂、底、在......之上、在......之下、上部、下部、第一、第二等術(shù)語，這些僅用于描述的目的而不應(yīng)解釋為限制。例如，指示相對的垂直位置的術(shù)語指的是襯底或集成電路的器件側(cè)(或有效表面)是該襯底的“頂”面的情況；襯底可實(shí)際上處于任何方向，使得在標(biāo)準(zhǔn)陸地參考系中襯底的“頂”側(cè)可低于“底”側(cè)且
仍落在術(shù)語“頂”的含義內(nèi)。如在此所使用的術(shù)語“在......之上”(包括在權(quán)利要求中)
不指示第一層直接在第二層上且與第二層直接接觸，除非明確說明如此；在第一層和第一層上的第二層之間可以有第三層或其它結(jié)構(gòu)?？稍诙鄠€位置和方向上制造、使用或運(yùn)輸本文所述的器件或制品的實(shí)施例。然而，相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識到可在沒有一個或多個特定細(xì)節(jié)的情況下或者與其它替換和/或附加方法、材料或組件一起實(shí)施各實(shí)施例。在其它情形中，未示出或未詳細(xì)描述公知的結(jié)構(gòu)、材料或操作以免使本發(fā)明的各實(shí)施例的諸方面晦澀。類似地，為了解釋的目的，闡述了特定數(shù)量、材料和配置，以便提供對本發(fā)明的全面理解。然而，本發(fā)明可在沒有特定細(xì)節(jié)的情況下實(shí)施。此外，應(yīng)理解附圖中示出的各實(shí)施例是說明性表示且不一定按比例繪制。在本說明書全文中對“一個實(shí)施例”或“一實(shí)施例”的引述表示結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)、材料或特性包括在本發(fā)明的至少一個實(shí)施例中，但不表示它們出現(xiàn)在每個實(shí)施例中。因此，在本說明書全文中通篇出現(xiàn)的短語“在一個實(shí)施例中”或“在一實(shí)施例中”不一定全指本發(fā)明的同一實(shí)施例。此外，這些特定的特征、結(jié)構(gòu)、材料或特性可以按任何適當(dāng)?shù)姆绞皆谝粋€或更多個實(shí)施例中被組合?？砂ǜ鞣N附加層和/或結(jié)構(gòu)和/或在其它實(shí)施例中省略所描述的特征。將以最有助于理解本發(fā)明的方式將各種操作描述為多個依次的分立操作。然而， 描述的順序不應(yīng)被解釋為表示這些操作必須依賴于該順序。具體地，這些操作不必按所介紹的順序執(zhí)行。所述操作可以以與所述實(shí)施例不同的次序來執(zhí)行可執(zhí)行各種附加操作和/ 或可在附加實(shí)施例中省略所描述的操作。相關(guān)領(lǐng)域的技術(shù)人員可根據(jù)以上的教示領(lǐng)會到很多修改和變形是可能的。本領(lǐng)域的技術(shù)人員將認(rèn)識到附圖中所示的各組件的各種等價組合和替換。因此本發(fā)明的范圍不是由該詳細(xì)說明書限制而是由所附權(quán)利要求限定。
權(quán)利要求
1.一種形成互連的方法，包括在圖案化金屬層上沉積介電層，蝕刻所述介電層以形成溝槽和開口來暴露下層金屬表面，在經(jīng)預(yù)處理的開口中、與所述下層金屬表面直接相鄰地形成耐熔互連，在所述溝槽和耐熔互連上沉積隔層和籽層，以及在所述籽層上形成低電阻率金屬。
2.如權(quán)利要求1所述的方法，還包括通過無電鍍沉積形成所述耐熔互連。
3.如權(quán)利要求2所述的方法，其特征在于，無電鍍沉積所述耐熔互連包括無電鍍沉積從包括鈷(Co)、鎳(Ni)、鈀(Pd)、鉬(Pt)、鎢(W)、釕(Ru)及其合金的組中選擇的耐熔材料。
4.如權(quán)利要求1所述的方法，還包括預(yù)處理所述開口和所述下層金屬表面。
5.如權(quán)利要求4所述的方法，其特征在于，使用氬(Ar)離子轟擊或用氫(H2)與氦(He) 的混合物或吐與Ar的混合物所形成的等離子體工藝來預(yù)處理所述開口。
6.如權(quán)利要求1所述的方法，其特征在于，所述開口是高縱橫比特征，具有3 1或以上的縱橫比。
7.如權(quán)利要求6所述的方法，其特征在于，所述開口的開口寬度基本上等于或大于50 納米(nm)。
8.一種方法，包括提供其上形成有介電層、溝槽和開口以暴露下層金屬表面的襯底；在所述開口中與所述下層金屬表面直接相鄰地沉積耐熔互連，其中所述耐熔互連是通過自底向上的無電鍍涂鍍在所述下層金屬表面上沉積的；在所述溝槽中沉積包括籽層和導(dǎo)體的溝槽互連，其中所述籽層充當(dāng)所述導(dǎo)體的成核表面；以及對所述溝槽互連和所述介電層進(jìn)行平面化。
9.如權(quán)利要求2所述的方法，其特征在于，無電鍍沉積所述耐熔互連包括無電鍍沉積從包括鈷(Co)、鎳(Ni)、鈀(Pd)、鉬(Pt)、鎢(W)、釕(Ru)及其合金的組中選擇的耐熔材料。
10.如權(quán)利要求8所述的方法，還包括預(yù)處理所述開口和所述下層金屬表面。
11.如權(quán)利要求10所述的方法，其特征在于，使用氬(Ar)離子轟擊或用氫(H2)與氦 (He)的混合物或H2與Ar的混合物形成的等離子體工藝來預(yù)處理所述開口。
12.如權(quán)利要求8所述的方法，其特征在于，所述開口是高縱橫比特征，具有3 1或以上的縱橫比。
13.如權(quán)利要求12所述的方法，其特征在于，所述開口的開口寬度基本上等于或大于 50 納米(nm)。
14.如權(quán)利要求8所述的方法，其特征在于，所述介電層是由低k介電材料形成的。
15.一種微電子設(shè)備，包括襯底，其上形成低k電介質(zhì)以及在所述低k電介質(zhì)中形成的具有基本上等于或大于50 納米(nm)的開口寬度的開口 ；與所述開口直接相鄰的下層金屬；所述開口中的耐熔互連，其中所述耐熔互連與所述下層金屬和所述開口的壁直接相鄰并且所述耐熔互連基本上填充所述開口；所述耐熔互連上的隔層；以及所述隔層上的溝槽互連。
16.如權(quán)利要求15所述的微電子設(shè)備，其特征在于，所述耐熔互連是通過無電鍍沉積自底向上形成的。
17.如權(quán)利要求16所述的微電子設(shè)備，其特征在于，無電鍍沉積所述耐熔互連包括無電鍍沉積從包括鈷(Co)、鎳(Ni)、鈀(Pd)、鉬(Pt)、鎢(W)、釕(Ru)及其合金的組中選擇的耐熔材料。
18.如權(quán)利要求17所述的方法，還包括預(yù)處理所述開口和所述下層金屬。
19.如權(quán)利要求18所述的方法，其特征在于，使用氬(Ar)離子轟擊或用氫(H2)與氦 (He)的混合物或H2與Ar的混合物形成的等離子體工藝來預(yù)處理所述開口。
20.如權(quán)利要求15所述的方法，其特征在于，所述開口是高縱橫比特征，具有3 1或以上的縱橫比。
全文摘要
本文描述了用于形成雙金屬互連的裝置和方法的實(shí)施例?？梢悦枋霾⒁蟊Ｗo(hù)其它實(shí)施例。
文檔編號H01L21/28GK102171797SQ200980139971
公開日2011年8月31日 申請日期2009年12月1日 優(yōu)先權(quán)日2008年12月10日
發(fā)明者K·P·奧布賴恩, R·N·艾可爾卡, T·杜庫里 申請人:英特爾公司