專利名稱：薄膜以及使用該薄膜的半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體基板上形成薄膜并將該薄膜用于特定的功能后進行除去的 工序中使用的薄膜，以及使用該薄膜的半導(dǎo)體制造方法。
背景技術(shù)：
集成電路可以通過進行微細化而實現(xiàn)高集成化和高性能化。然而，圖案尺寸已進 入納米領(lǐng)域的現(xiàn)今已變成即使再進行微細化也難以提高晶體管性能。作為解決該問題、實現(xiàn)晶體管性能的提高的方法之一，在研究使載流子遷移率提 高的技術(shù)。作為使載流子遷移率提高的方法之一，有在晶體管正上方堆積具有拉伸應(yīng)力 (nMOS晶體管時)、或壓縮應(yīng)力(pMOS晶體管時)的氮化硅(SiN)膜，從而對溝道施加應(yīng)力 的方法(日本特開2007-19515號公報)。使用圖26對該技術(shù)進行簡單說明。在硅基板11上形成源極12、漏極13、柵絕緣 膜14、柵電極15、側(cè)壁隔離物16、硅化鎳17，在其上形成具有較大應(yīng)力的被稱為應(yīng)力襯墊的 氮化硅膜(SiN膜)18、19。nMOS晶體管上的SiN膜18具有拉伸應(yīng)力，由此對溝道區(qū)域20 施加拉伸應(yīng)力。另一方面，在PMOS晶體管上堆積的SiN膜19具有壓縮應(yīng)力，對溝道區(qū)域21 施加壓縮應(yīng)力。其結(jié)果，在nMOS晶體管中電子的遷移率增大，在pMOS晶體管中空穴的遷移 率增大。然而，在具有應(yīng)力的SiN膜之下堆積有側(cè)壁隔離物16，是介由該膜施加應(yīng)力，所以 實質(zhì)上施加于溝道的應(yīng)力并不那么大。為了更有效地施加應(yīng)力，已知優(yōu)選將側(cè)壁隔離物16除去、在柵極的周圍直接堆積 SiN膜18、19(日本特開2007-49166號公報)。然而，側(cè)壁隔離物16本來是作為離子注入的掩模使用的膜。將柵電極15蝕刻后， 進行離子注入，形成所謂的被稱為伸出部的區(qū)域，然后，形成該側(cè)壁隔離物。將側(cè)壁隔離物 作為掩模進行深層擴散層的離子注入，形成所謂的源極12和漏極13。如上所述，由于側(cè)壁隔離物作為離子注入的掩模被使用，所以要求在離子注入環(huán) 境中穩(wěn)定、在將離子注入所使用的抗蝕劑除去時所使用的硫酸/過氧化氫混合溶液中穩(wěn)定 等。因此，一般使用SiN膜。眾所周知SiN膜是穩(wěn)定的膜，其不溶解于硫酸/過氧化氫混合溶液，磷酸作為唯一 能溶解SiN膜的蝕刻溶液被使用。然而，即使使用磷酸，其蝕刻速度也很慢，在除去側(cè)壁隔 離物時需要非常長的時間。因此，存在除去側(cè)壁隔離物時硅化鎳17也被蝕刻，使擴散層(源 極12、漏極13)的電阻增大的問題。所以，需要一種能夠在短時間內(nèi)蝕刻側(cè)壁隔離物而不蝕 刻硅化鎳17的技術(shù)。

發(fā)明內(nèi)容
如上所述，為了對溝道部有效地施加應(yīng)力欲除去側(cè)壁隔離物時，存在源極12、以及 漏極13上的硅化鎳也被蝕刻而電阻增大的課題。
本發(fā)明的目的在于提供在不蝕刻以硅化鎳為首的其他膜的情況下能夠迅速地將 半導(dǎo)體裝置中利用的側(cè)壁隔離物等薄膜除去的薄膜，以及使用該薄膜的半導(dǎo)體裝置的制造 方法。為了解決上述課題，本發(fā)明的第1方式所述的薄膜是半導(dǎo)體裝置的制造過程中使 用的薄膜，所述薄膜含有鍺、硅、氮和氫。此外，本發(fā)明的第2方式所述的半導(dǎo)體裝置的制造方法包括形成上述第1方式所 述的薄膜；使所述薄膜蝕刻；以及在所述蝕刻后將殘留的薄膜除去。此外，本發(fā)明的第3方式所述的半導(dǎo)體裝置的制造方法具備在具有活性區(qū)域和 元件分離區(qū)域的半導(dǎo)體層的所述活性區(qū)域上形成柵電極；使用上述第1方式所述的薄膜， 在所述柵電極的側(cè)面上形成側(cè)壁隔離物；以所述元件分離區(qū)域、所述柵電極、和所述側(cè)壁隔 離物用作掩模，將雜質(zhì)導(dǎo)入所述活性區(qū)域內(nèi)，在所述活性區(qū)域內(nèi)形成一對源極和漏極區(qū)域； 在所述半導(dǎo)體層上、所述元件分離區(qū)域上、所述側(cè)壁隔離物上和所述柵電極上覆蓋金屬膜； 將所述金屬膜與所述半導(dǎo)體層和所述柵電極反應(yīng)，使所述源極和漏極區(qū)域、以及所述柵電 極局部低電阻化；使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述源 極和漏極區(qū)域被低電阻化的部分和所述側(cè)壁隔離物而容易蝕刻所述金屬膜的未反應(yīng)部分 的蝕刻劑，將所述金屬膜的未反應(yīng)部分除去；以及使用不易蝕刻所述元件分離區(qū)域、所述柵 電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分而容易蝕刻所述側(cè)壁隔離 物的蝕刻劑，將所述側(cè)壁隔離物除去。此外，本發(fā)明的第4方式所述的半導(dǎo)體裝置的制造方法具備在具有第1導(dǎo)電型 活性區(qū)域、第2導(dǎo)電型活性區(qū)域和元件分離區(qū)域的半導(dǎo)體層的、所述第1導(dǎo)電型活性區(qū)域上 和所述第2導(dǎo)電型活性區(qū)域上分別形成柵電極；使用上述第1方式所述的薄膜，在所述第1 導(dǎo)電型活性區(qū)域上形成的柵電極的側(cè)面上、和在所述第2導(dǎo)電型活性區(qū)域上形成的柵電極 的側(cè)面上，分別形成側(cè)壁隔離物；用第1掩模件覆蓋所述半導(dǎo)體層的形成第1導(dǎo)電型晶體 管的區(qū)域；以所述元件分離區(qū)域、在所述第1導(dǎo)電型活性區(qū)域上形成的柵電極、在該柵電極 的側(cè)面上形成的側(cè)壁隔離物、和所述第1掩模件用作掩模，將雜質(zhì)導(dǎo)入所述第1導(dǎo)電型活性 區(qū)域內(nèi)，在所述第1導(dǎo)電型活性區(qū)域內(nèi)形成第2導(dǎo)電型的一對源極和漏極區(qū)域；將所述第1 掩模件除去后，用第2掩模件覆蓋所述半導(dǎo)體層的形成第2導(dǎo)電型的晶體管的區(qū)域；以所述 元件分離區(qū)域、在所述第2導(dǎo)電型活性區(qū)域上形成的柵電極、在該柵電極的側(cè)面上形成的 側(cè)壁隔離物、和所述第2掩模件用作掩模，將雜質(zhì)導(dǎo)入所述第2導(dǎo)電型活性區(qū)域內(nèi)，在所述 第2導(dǎo)電型的半導(dǎo)體層內(nèi)形成第1導(dǎo)電型的一對源極和漏極區(qū)域；將所述第2掩模件除去 后，在所述半導(dǎo)體層上、所述元件分離區(qū)域上、所述側(cè)壁隔離物上和所述柵電極上覆蓋金屬 膜；使所述金屬膜與所述半導(dǎo)體層和所述柵電極反應(yīng)，將所述源極和漏極區(qū)域、以及所述柵 電極局部低電阻化；使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述 源極和漏極區(qū)域被低電阻化的部分和所述側(cè)壁隔離物而容易蝕刻所述金屬膜的未反應(yīng)部 分的蝕刻劑，將所述金屬膜的未反應(yīng)部分除去；以及使用不易蝕刻所述元件分離區(qū)域、所述 柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分而容易蝕刻所述側(cè)壁隔 離物的蝕刻劑，將所述側(cè)壁隔離物除去。


圖IA是表示第1實施方式的GeSiNH膜的蝕刻速率的圖。圖IB是表示將圖IA所示的數(shù)值曲線化的圖。圖2是表示參考例的GeSiCOH膜的在氧等離子體灰化前后DHF蝕刻速率的變化圖。圖3是表示對參考例的GeSiCOH膜的結(jié)構(gòu)進行分析的結(jié)果圖。圖4是表示第1實施方式的GeSiNH膜的在氧等離子體灰化前后DHF蝕刻速率的 變化圖。圖5是表示對第1實施方式的GeSiNH膜的結(jié)構(gòu)進行分析的結(jié)果圖。圖6是表示對第1實施方式的GeSiNH膜的組成進行分析的結(jié)果圖。圖7是表示第1實施方式的GeSiNH膜的在氧等離子體灰化后的蝕刻速率的圖。圖8A是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后的蝕刻速率的圖。圖8B是表示將圖8A所示的數(shù)值曲線化的圖。圖9A是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后的蝕刻速率的圖。圖9B是表示將圖9A所示的數(shù)值曲線化的圖。圖10是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后磷酸蝕刻速率的N2 流量依存性的圖。圖11是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后DHF蝕刻速率的N2 流量依存性的圖。圖12A是表示第3實施方式的GeSiCNH膜的氧等離子體灰化的蝕刻速率的圖。圖12B是表示將圖12A所示的數(shù)值曲線化的圖。圖13是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖14是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖15是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖16是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖17是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖18是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖19是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖20是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖21是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖22是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖23是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖24是表示本發(fā)明的第4實施方式 半導(dǎo)體裝置的制造方法的截面圖。圖25是表示本發(fā)明的第4實施方式的半導(dǎo)體裝置的制造方法的截面圖。圖26是表示現(xiàn)有技術(shù)的晶體管的截面圖。
具體實施例方式為了達成上述目的，考慮了二種方法。其一是提供不蝕刻硅化鎳但蝕刻SiN膜的 溶液的方法，另外一種是提供在磷酸中能高速且在短時間內(nèi)進行蝕刻的膜的方法。本實施方式以后者為目標，特別是，提供作為側(cè)壁隔離物發(fā)揮功能、且在磷酸中容易被蝕刻的膜。在此，再次總結(jié)側(cè)壁隔離物所需求的性質(zhì)，如下所述。1)由于側(cè)壁隔離物本來是作為離子注入的掩模被使用的，所以在離子注入工藝中 不變質(zhì)2)在除去離子注入時所使用的抗蝕劑的工藝(氧等離子體灰化、以及使用硫酸/ 過氧化氫混合溶液除去殘渣)、自然氧化膜的除去工藝(使用稀氫氟酸除去自然氧化膜)中 不被蝕刻3)在上述抗蝕劑的除去工藝、特別是氧等離子體灰化中不變質(zhì)特別是，側(cè)壁隔離物在稀氫氟酸、硫酸/過氧化氫混合溶液中不易被蝕刻，而在磷 酸中容易被蝕刻，而且在氧等離子體灰化中不變質(zhì)是非常重要的。本實施方式的目的在于提供在稀氫氟酸、硫酸/過氧化氫混合溶液中不溶解，而 在磷酸中容易被蝕刻，而且在氧等離子體灰化中不易變質(zhì)的膜。(第1實施方式)達成本目的時發(fā)明人反復(fù)進行了深入研究，結(jié)果明確以GeH4(鍺烷)+N2(氮)為 工藝氣體(process gas)而成膜的GeNH膜，具有磷酸蝕刻速率高這樣的特性。進而，通過在 上述工藝氣體中添加SiH4 (甲硅烷)且改變其添加量，能夠分別對磷酸蝕刻速率和SPM (硫 酸/過氧化氫混合溶液)蝕刻速率進行控制。圖IA和圖IB表示第1實施方式的GeSiNH膜的SPM蝕刻速率、和磷酸蝕刻速率的 與SiH4/GeH4比的依存性。圖IA是示出數(shù)值的圖，圖IB是表示將圖IA所示的數(shù)值曲線化 的圖。如圖IA和圖IB所示，在不添加SiH4的情況下成膜的膜時(SiH4/(GeH4+SiH4)= 0% ),磷酸蝕刻速率為 797A/min(79. 7nm/min)以上，SPM 蝕刻速率為 872A/min(87. 2nm/ min)以上。而在添加SiH4的情況下成膜的膜時，SiH4/ (GeH4+SiH4) = 25%時，磷酸蝕刻速率 上升到 1372A/min(137. 2nm/min)，相反 SPM 蝕刻速率降低到 98A/min(9. 8nm/min)。如此，可看出如下傾向通過在GeH4+N2的工藝氣體中添加SiH4,能夠形成容易被 磷酸蝕刻而不易被SPM蝕刻的膜。進而，增加SiH4的添加量，使SiH4/(GeH4+SiH4) = 50%時，磷酸蝕刻速率進一步上 升到 1403A/min(140. 3nm/min)，SPM 蝕刻速率進一步降低到 6A/min(0. 6nm/min)。如此，確認了 通過在GeH4+N2的工藝氣體中添加SiH4且增加SiH4的添加量，能夠 進一步強化容易被磷酸蝕刻而不易被SPM蝕刻的傾向。如上所述，以鍺的氫化合物和氮，在本例中是以GeH4和N2作為工藝氣體而成膜的 GeNH膜的磷酸蝕刻速率高。并且，在上述工藝氣體中添加SiH4而成膜的GeSiNH膜與GeNH 膜相比容易被磷酸蝕刻，而且與GeNH膜相比不易被SPM蝕刻。具有這種性質(zhì)的薄膜、在本 例中是GeSiNH膜，作為側(cè)壁隔離物的薄膜材料是有效的。并且還發(fā)現(xiàn)GeSiNH膜具有即使進行氧等離子體灰化也不易變質(zhì)這樣的特性。例如，作為與GeSiNH膜具有同樣性質(zhì)的膜，有GeSiCOH膜。GeSiCOH膜與GeSiNH 膜同樣，容易被磷酸蝕刻而不易被SPM蝕刻。而且，GeSiCOH膜還具有不易被DHF (稀氫氟 酸)蝕刻這樣的特性，因此是作為側(cè)壁隔離物的薄膜材料有效的膜之一。然而，GeSiCOH膜有時在氧等離子體灰化前后性質(zhì)發(fā)生變化。具體地說，GeSiCOH膜自身具有不易溶于DHF的性質(zhì)，但在氧等離子體灰化后變成 容易溶于DHF的性質(zhì)。作為參考例，圖2給出了 GeSiCOH膜的在氧等離子體灰化前后DHF 蝕刻速率的變化。另外，圖2所示的GeSiCOH膜的成膜條件如下。成膜裝置平行平板型等離子體CVD裝置氣體流量TMGe/SiH4/C02= 80/120/1500sccm上部RF:200W壓力267Pa間距18mm溫度(感受器溫度)300°C如圖2所示，氧等離子體灰化前(as cbpo)的GeSiCOH膜不溶于DHF。在本例 中，蝕刻速率為“0”，完全不被蝕刻。與此相對，氧等離子體灰化后(after O2-Ashing)的 GeSiCOH膜能很好地溶解于DHF中。在本例中，蝕刻速率為800A/min (80nm/min)。推測這是 GeSiCOH膜的結(jié)構(gòu)在氧等離子體灰化前后發(fā)生變化。圖3給出使用紅外光譜法(InfraRed Spectroscopy :IR)對GeSiCOH膜的結(jié)構(gòu)進行分析的結(jié)果。如圖3所示，在未進行氧等離子體灰化的GeSiCOH膜(as depo)、和進行了氧等離 子體灰化的GeSiCOH膜(with O2-Ashing)中，表示Si-O鍵的光譜強度特別顯著地上升。這 表示Si-O鍵的量顯著增加，可以推測GeSiCOH膜通過氧等離子體而被氧化。如此，GeSiCOH膜通過被氧等離子體灰化而被氧化，從不易溶于DHF的性質(zhì)變質(zhì)為 容易溶于DHF的性質(zhì)。與此相對，本實施方式的GeSiNH膜中，上述變質(zhì)將得到抑制。圖4中給出GeSiNH 膜的在氧等離子體灰化前后DHF蝕刻速率的變化。另外，圖4所示的GeSiNH膜的成膜條件 如下。成膜裝置平行平板型等離子體CVD裝置氣體流量GeH4/SiH4/N2= 40/20/500sccm上部RF/ 下部 RF :500/100ff壓力267Pa間距18mm溫度(感受器溫度)300°C如圖4所示，氧等離子體灰化前(as cbpo)的GeSiNH膜不易溶于DHF。在本例 中，蝕刻速率為6A/min(0. 6nm/min)。與此相對，氧等離子體灰化后(after O2-Ashing)的 GeSiNH膜與灰化前相比顯示出稍微容易溶于DHF的傾向，蝕刻速率變成55A/min(5. 5nm/ min)，DHF蝕刻速率與GeSiCOH膜相比得到改善，約1/14 約1/15。圖5給出使用紅外光 譜法對GeSiNH膜的結(jié)構(gòu)進行分析的結(jié)果。如圖5所示，GeSiNH膜在未進行氧等離子體灰化的方式(as d印ο)、和進行了氧等 離子體灰化的方式(with O2-Ashing)中，光譜幾乎看不到變化。這表示GeSiNH膜即使氧 等離子體也不易變質(zhì)、例如不易被氧化。圖6中給出將上述GeSiNH膜的組成用盧瑟福背散射分析法(Rutherford Backscattering Spectrometry :RBS)、禾口 M1 前向 散身寸分析 法(HydrogenForwardscattering Spectrometry :HFS)進行分析的結(jié)果。如圖6所示，構(gòu)成上述GeSiNH膜的元素主要是鍺(Ge)、硅(Si)、氮(N)和氫(H) 這4種，各自的存在比率為30. 7%U6. 9%,37. 2%、15. 2%。例如，具有上述組成的GeSiNH膜即使進行氧等離子體灰化也難以變質(zhì)，而且在氧 等離子體灰化后仍具有不易溶于DHF的性質(zhì)。如此，根據(jù)第1實施方式，能夠提供作為有時例如使用氧等離子體的抗蝕劑灰化 工序、和使用DHF的自然氧化膜除去工序等嚴酷環(huán)境中的側(cè)壁隔離物的材料有效的膜，在 本例中是GeSiNH膜。(第2實施方式)在第1實施方式中，提供了即使進行氧等離子體灰化也不易變質(zhì)、而且在氧等離 子體灰化后也能夠維持不易溶于DHF的性質(zhì)的GeSiNH膜。圖7給出各種蝕刻劑對進行了 氧等離子體灰化后的第1實施方式的GeSiNH膜的蝕刻速率。蝕刻速率均為晶片中心(at center)的蝕刻速率。如圖7所示，第1實施方式的GeSiNH膜與GeSiCOH膜相比，即使在氧等離子體灰化 后也維持不易溶于DHF的性質(zhì)，其蝕刻速率為55A/min(5. 5nm/min)。此外，氧等離子體灰化 后 SPM蝕刻速率為 17A/min(l. 7nm/min)。此外，磷酸(H3PO4)蝕刻速率為 666A/min(66. 6nm/ min)、純水(DIff)蝕刻速率為 1. 9A/min(0. 19nm/min)。本第2實施方式是為使例如氧等離子體灰化后的SPM蝕刻速率和DHF蝕刻速率進 一步降低。圖8A和圖9A中，給出各種蝕刻劑對氧等離子體灰化后的第2實施方式的GeSiNH 膜的蝕刻速率的與SiH4/N2比率依存性。圖8B是將圖8A所示的數(shù)值曲線化的圖，圖9B是 將圖9A所示的數(shù)值曲線化的圖。另外，為了方便參考，圖8B和圖9B中對第1實施方式的 GeSiNH膜的數(shù)值也作了繪圖。第2實施方式與第1實施方式特別不同的地方在于使SiH4的流量和N2的流量都 增加(第1實施方式中，SiH4/N2 = 20/500sccm)，以及作為工藝氣體新導(dǎo)入He。圖8A和圖8B表示如下情形作為工藝氣體使用GeH4、SiH4、N2、He，將GeH4的流量 固定在40sccm，將N2的流量固定在700sccm，將He的流量固定在lOOOsccm，使SiH4的流量 變換成 50sccm、60sccm、70sccm 的情形。同樣圖9A和圖9B表示如下情形將GeH4的流量固定在40sCCm，將N2的流量固定 在lOOOsccm，將He的流量固定在lOOOsccm，使SiH4的流量變換成50sccm、60sccm、70sccm 的情形。氣體流量以外的成膜條件與第1實施方式相同，如下所述。成膜裝置平行平板型等離子體CVD裝置上部RF/ 下部 RF :500/100ff壓力267Pa間距18mm溫度(感受器溫度)300°C(SPM蝕刻速率的與SiH4的流量依存性)首先，如圖8A和圖9A所示，與第1實施方式相比，若使SiH4的流量增加，則氧等離子體灰化后的SPM蝕刻速率降低。例如，第1實施方式中，氧等離子體灰化后的SPM蝕刻速 率為17A/min (1. 7nm/min)，然而通過使SiH4的流量增加，降低到了 0. 3 3. 4A/min (0. 03 0. 34nm/min)的范圍。如此，通過使SiH4的流量增力Π，可以使氧等離子體灰化后的SPM蝕刻速率降低。因此，考慮到SPM蝕刻速率時的SiH4的流量的優(yōu)選范圍，若換算成流量比SiH4/N2，
則如下所示。
SiH4,/N2=50,/700sccm 6. 67% (={50/(50+700)} X 100% )
SiH4,/N2=60,/700sccm 7. 89% (={60/(60+700)} X 100% )
SiH4,/N2=70,/700sccm 9. 09% (={70/(70+700)} X 100% )
SiH4,/N2=50,/lOOOsccm :4. 76% (=={50,/(50+1000)} X 100% )
SiH4,/N2=60,/lOOOsccm :5. 66% (=={60,/(60+1000)} X100% )
SiH4,/N2=70,/lOOOsccm :6. 54% (=={70,/(70+1000)} X 100% )
如此，通過以流量比SiH4/N2具體為ζL 76% 9. 09%、在實用上為4%
式控制流量，可以得到能使氧等離子體灰化后的SPM蝕刻速率降低的GeSiNH膜。(DHF蝕刻速率的與SiH4的流量依存性)此外，如圖8A和圖9A所示，與第1實施方式相比，使SiH4的流量增加，則氧等離 子體灰化后的DHF蝕刻速率也降低。例如，第1實施方式中，氧等離子體灰化后的DHF蝕刻 速率為55A/min(l. 7nm/min)，然而通過使SiH4的流量增加，降低到了 3 30A/min (0. 3 3nm/min)的范圍。也能看到部分增加到81A/min(8. lnm/min)的數(shù)值，例如，如圖8A和圖 8B所示，將N2的流量設(shè)定為700sccm，使SiH4的流量增加成50sccm、60sccm、70sccm時，確 認到了隨著SiH4的流量增加，氧等離子體灰化后的DHF蝕刻速率從30A/min(3nm/min)依 次降低到 7A/min(0. 7nm/min)、3A/min(0. 3nm/min)的傾向。如圖9A和圖9B所示，將N2的流量設(shè)定為lOOOsccm，使流量比SiH4/N2變換成 50/1000sccm、60/1000sccm、70/1000sccm的情況下，也同樣存在該傾向。在本例中，氧等離 子體灰化后的DHF蝕刻速率從81A/min(8. lnm/min)依次降低到18A/min(l. 8nm/min) UOA/ min (lnm/min)。由這樣的結(jié)果可知，若使SiH4W流量增加，則可以進一步降低氧等離子體灰化后 的DHF蝕刻速率。特別是作為DHF蝕刻速率，例如，從自然氧化膜的除去處理時想防止側(cè)壁隔離物 消失的觀點出發(fā)，想確保20A/min (2nm/min)以下。包括該觀點在內(nèi)地考慮DHF蝕刻速率時 的SiH4的流量的優(yōu)選范圍換算成流量比SiH4/N2，則如下所示。SiH4/N2 = 60/700sccm 7. 89%SiH4/N2 = 70/700sccm :9· 09 %SiH4/N2 = 60/1000sccm :5· 66%SiH4/N2 = 70/1000sccm :6· 54%如此，通過以流量比SiH4/N2具體為5. 66% 9. 09%、在實用上為5% 10%的方 式控制流量，可以得到能使氧等離子體灰化后的DHF蝕刻速率降低的GeSiNH膜。此外，對于氧等離子體灰化后的純水(DIW)蝕刻速率，如圖8A和圖9A所示，增SiH4 的流量也能看到能繼續(xù)抑制為低水平的情況。
如此，即使與第1實施方式相比增加SiH4的流量，也不會損害側(cè)壁隔離物所需求 的性質(zhì)。(磷酸蝕刻速率的與SiH4的流量依存性)然而，若使SiH4的流量過度增加，則磷酸蝕刻速率會過度下降。例如，若SiH4的流 量為70sccm，則N2的流量700sccm時的磷酸蝕刻速率為145A/min(14. 5nm/min),N2的流量 IOOOsccm 時的磷酸蝕刻速率為 304A/min(14. 5nm/min)。從提高生產(chǎn)量的觀點出發(fā)，想確保磷酸蝕刻速率為480A/min(48nm/min)以上。包 括該觀點在內(nèi)地考慮磷酸蝕刻速率時的SiH4的流量的優(yōu)選范圍換算成流量比SiH4/N2，則 如下所示。SiH4/N2 = 50/700sccm :6· 67%SiH4/N2 = 60/1000sccm :5· 66%SiH4/N2 = 50/1000sccm :4. 76%如此，通過以流量比SiH4/N2具體為4. 76% 6. 67%、在實用上為4% 7%的方 式控制流量，可以得到能將氧等離子體灰化后的磷酸蝕刻速率維持在高值的GeSiNH膜。(磷酸蝕刻速率的與N2流量依存性)接著，對使N2的流量增加的情況進行研究。圖10是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后磷酸蝕刻速率的與 N2流量依存性的圖。圖10是將圖8A和圖9A所示的磷酸(H3PO4)蝕刻速率的數(shù)值曲線化而 得的圖。另外，圖10中，為了便于參考，對第1實施方式的GeSiNH膜的磷酸蝕刻速率也作 了繪圖。如圖10所示，使N2的流量從700SCCm增加到lOOOsccm時，磷酸蝕刻速率將提高。如上所述，從提高生產(chǎn)量的觀點出發(fā)，想確保磷酸蝕刻速率為480A/min(48nm/ min)以上。包括該觀點，從N2的流量以lOOOsccm為宜的觀點出發(fā)，考慮磷酸蝕刻速率時， 優(yōu)選的流量比SiH4/N2的范圍如下所示。SiH4/N2 = 60/1000sccm :5· 66%SiH4/N2 = 50/1000sccm :4· 76%如此，通過以流量比SiH4/N2具體為4. 76% 5. 66%、在實用上為4% 6%的方 式控制流量，即使如將N2的流量設(shè)定為lOOOsccm的情況，也可以得到能使氧等離子體灰化 后的磷酸蝕刻速率變換成例如480A/min(48nm/min)以上的高值的GeSiNH膜。(DHF蝕刻速率的與N2流量依存性)圖11是表示第2實施方式的GeSiNH膜的在氧等離子體灰化后DHF蝕刻速率的與 N2流量依存性的圖。圖11是將圖8A和圖9A所示的DHF蝕刻速率的數(shù)值曲線化而得的圖。 另外，圖11中，為了便于參考，對第1實施方式的GeSiNH膜的DHF蝕刻速率也作了繪圖。圖11所示，使N2的流量從700sccm增加到lOOOsccm時，DHF蝕刻速率將提高。如上所述，從防止側(cè)壁隔離物消失的觀點出發(fā)，想要將DHF蝕刻速率抑制到20A/ min (2nm/min)以下?？紤]到該觀點，N2的流量較lOOOsccm更優(yōu)選700sccm。然而，從提高 生產(chǎn)量的觀點考慮就出現(xiàn)N2的流量優(yōu)選lOOOsccm這種權(quán)衡關(guān)系?？紤]到這種權(quán)衡關(guān)系，設(shè)定優(yōu)選的流量比SiH4/N2則成為如下所示。SiH4/N2 = 60/1000sccm :5· 66%
如此，通過以流量比SiH4/N2具體為5. 66%、在實用上為5% 6%的方式控制流 量，即使在例如將N2的流量設(shè)定為lOOOsccm的情況下，也可以得到能使氧等離子體灰化后 的磷酸蝕刻速率變換成如480A/min(48nm/min)以上的高值，且能使氧等離子體灰化后的 DHF蝕刻速率變換成如20A/min (2nm/min)以下的低值的GeSiNH膜。另外，該GeSiNH膜的成膜條件具體如下。成膜裝置平行平板型等離子體CVD裝置氣體流量GeH4/SiH4/N2/He= 40/60/1000/1000sccm上部RF/下部 RF :500/100W壓力267Pa間距18mm溫度(感受器溫度)300°C(第3實施方式)第3實施方式也如同第2實施方式，是為了進一步降低例如氧等離子體灰化后的 SPM和DHF蝕刻速率。第3實施方式為例如在第1實施方式中說明的GeSiNH膜的成膜工藝中進一步添 加含有碳的氣體、例如CH4 (甲烷)。圖12A中示出第3實施方式的GeSiCNH膜的氧等離子體 灰化后的DHF、SPM和磷酸蝕刻速率。圖12B是表示將圖12A所示的數(shù)值曲線化而得的圖。圖12A和圖12B表示如下情形作為工藝氣體使用GeH4、SiH4、CH4、N2，將GeH4的流 量固定在40sccm，將SiH4的流量固定在20sccm，將N2的流量固定在500sccm，使CH4的流量 變化的情形。氣體流量以外的成膜條件如下所述。成膜裝置平行平板型等離子體CVD裝置上部RF/下部 RF :500/100W壓力267Pa間距18mm溫度(感受器溫度)300°C如圖12A和圖12B所示，通過添加含有碳的氣體、在本例中是CH4,DHF蝕刻速率和 SPM蝕刻速率都發(fā)生了降低。如此，在第1實施方式中說明的GeSiNH膜的成膜工藝中進一步添加含有碳的氣 體，則能使DHF蝕刻速率和SPM蝕刻速率都降低。此外，使CH4大量流通時，磷酸蝕刻速率也會降低。在本例中，CH4/N2的流量比為 20%以上時，蝕刻速率降低到lOOA/mimdOnm/min)的程度。若要與DHF和SPM相比，使磷 酸中的蝕刻選擇比增大，則優(yōu)選使CH4/N2的流量比小于20%。(第4實施方式)第4實施方式涉及將第1 第3實施方式中說明的GeSiNH膜、或GeSiCNH膜應(yīng)用 于半導(dǎo)體裝置的制造時的一例。本例是將上述GeSiNH膜、或GeSiCNH膜應(yīng)用于尤其是側(cè)壁 隔離物的實例。圖13 圖25是表示本發(fā)明第4實施方式的半導(dǎo)體裝置的制造方法的一例的截面 圖。首先，如圖13所示，例如，在由硅形成的半導(dǎo)體基板31上，使用公知技術(shù)形成用于形成η溝道型絕緣柵場效應(yīng)晶體管、例如η溝道型MOSFET(nMOS晶體管)的ρ型半導(dǎo) 體區(qū)域(在本例中是P型阱)，和用于形成P溝道型絕緣柵場效應(yīng)晶體管、例如P溝道型 MOSFET (pMOS晶體管)的η型半導(dǎo)體區(qū)域(在本例中是η型阱)。接著，在半導(dǎo)體基板31 上使用例如STI (Shallow Trench Isolation)技術(shù)形成元件分離區(qū)域33，在半導(dǎo)體基板31 的表面區(qū)域劃分活性區(qū)域AA。元件分離區(qū)域33材料的一例是氧化硅。接著，在半導(dǎo)體基板 31的活性區(qū)域AA上使用例如熱氧化法形成由氧化硅形成的柵絕緣膜32。接著，如圖14所示，在柵絕緣膜32和元件分離區(qū)域33上形成導(dǎo)電性膜，使用光刻 法將該導(dǎo)電性膜圖案化，由此分別在η型阱的活性區(qū)域上和ρ型阱的活性區(qū)域上各自形成 柵電極34。作為柵電極34的材料，為nMOS晶體管時，使用例如作為η型雜質(zhì)含有砷(As) 或磷(P)的聚硅膜或聚硅鍺膜即可。此外，為PMOS晶體管時，使用例如作為ρ型雜質(zhì)含有 硼(B)的聚硅膜或聚硅鍺膜即可?；蛘撸部梢孕纬刹缓s質(zhì)的聚硅膜，通過使用光刻法的 圖案化將該聚硅膜加工成柵電極34后，在ρ型阱上形成的柵電極34以及ρ型阱中將η型 雜質(zhì)離子注入，同樣地在η型阱上形成的柵電極34以及η型阱中將ρ型雜質(zhì)離子注入。接著，如圖15所示，然后在形成有pMOS晶體管的η型阱上覆蓋光致抗蝕劑40。接 著，對于露出的P型阱，將元件分離區(qū)域33、柵電極34和光致抗蝕劑40用作掩模，將如砷的 η型雜質(zhì)例離子注入，形成nMOS晶體管的伸出部35η。接著，如圖16所示，采用例如氧等離子體灰化將光致抗蝕劑40除去后，這次相反 地在形成有nMOS晶體管的ρ型阱上覆蓋光致抗蝕劑41。接著，對于露出的η型阱，將元件 分離區(qū)域33、柵電極34和光致抗蝕劑41用作掩模，將如硼的ρ型雜質(zhì)離子注入，形成pMOS 晶體管的伸出部35p。接著，如圖17所示，采用例如氧等離子體灰化而將光致抗蝕劑41除去后，以 覆蓋柵電極34的側(cè)面和上面的方式，在半導(dǎo)體基板31的整個面上采用CVD法、例如 PECVD(Plasma-Enhanced CVD)法形成作為側(cè)壁隔離物的薄膜36。在本例中，薄膜36是第 1或第2實施方式中說明的含有鍺、硅、氮和氫的膜，例如是GeSiNH膜。當然，也可以是第3 實施方式中說明的GeSiCNH膜。接著，如圖18所示，采用各向異性蝕刻將薄膜36回蝕。各向異性蝕刻的一例是反 應(yīng)性離子蝕刻(Reactive Ion Etching :RIE)。通過將薄膜36回蝕，在柵電極34的側(cè)面上 形成由GeSiNH膜形成的側(cè)壁隔離物36'。接著，如圖19所示，在η型阱上覆蓋光致抗蝕劑42。接著，對于露出的ρ型阱，將 元件分離區(qū)域33、柵電極34、側(cè)壁隔離物36'和光致抗蝕劑42用作掩模，將如砷的η型雜 質(zhì)離子注入，形成nMOS晶體管的源極-漏極區(qū)域37η。接著，如圖20所示，將光致抗蝕劑42除去后，在ρ型阱上覆蓋光致抗蝕劑43。接 著，對于露出的η型阱，將元件分離區(qū)域33、柵電極34、側(cè)壁隔離物36'和光致抗蝕劑43用 作掩模，將如硼的P型雜質(zhì)離子注入，形成PMOS晶體管的源極-漏極區(qū)域37p。另外，在本 例中，氧等離子體灰化后通過使用硫酸/過氧化氫混合溶液(SPM)的濕蝕刻將光致抗蝕劑 42除去。GeSiNH膜在氧等離子體灰化中不易變質(zhì)，此外，在硫酸/過氧化氫混合溶液中是 穩(wěn)定的。因此，在除去光致抗蝕劑42時的濕蝕刻中，不慎除去側(cè)壁隔離物36'的情況將受 到抑制。接著，如圖21所示，將光 抗蝕劑43除去后，在本例中是采用氧等離子體灰化、和使用硫酸/過氧化氫混合溶液的濕蝕刻除去后，為了將源極_漏極區(qū)域37n、37p活化，通過 SPIKE RTA(快速熱退火，Rapid Thermal Anneal)在1000°C左右的高溫下進行熱處理。接 著，使用DHF，進行自然氧化膜的除去。如上所述，GeSiNH膜在氧等離子體灰化后仍不易溶 于DHF。接著，以覆蓋柵電極34的側(cè)面和上面的方式，在半導(dǎo)體基板31的整個面上采用例 如濺射法形成金屬膜44。在本例中，金屬膜44是鎳(Ni)，是采用濺射法以例如30nm的厚 度形成的。接著，如圖22所示，將圖21所示的形成有金屬膜44的結(jié)構(gòu)體在氮環(huán)境中在500°C 熱處理30秒。由此，金屬膜44中的金屬、在本例中是鎳與柵電極以及構(gòu)成半導(dǎo)體基板31的 導(dǎo)電物、在本例中是硅發(fā)生反應(yīng)，在金屬膜44與柵電極34接觸的部分、以及金屬膜44與半 導(dǎo)體基板31接觸的部分(在本例中，是半導(dǎo)體基板31中的源極-漏極區(qū)域37n、37p的部 分)形成反應(yīng)層、在本例中是硅化鎳(NiSi)38。通過形成硅化鎳38，柵電極34、和源極-漏 極區(qū)域37n、37p局部低電阻化。接著，如圖23所示，使用不易蝕刻元件分離區(qū)域33、柵電極34被低電阻化的部分 (硅化鎳38)、源極-漏極區(qū)域被低電阻化的部分(硅化鎳38)和側(cè)壁隔離物36'而容易蝕 刻金屬膜44的未反應(yīng)部分的蝕刻劑，將金屬膜44的未反應(yīng)部分除去。這樣的蝕刻劑的例 子是硫酸/過氧化氫混合溶液。在本例中，通過使用硫酸/過氧化氫混合溶液進行濕蝕刻， 將金屬膜44的未反應(yīng)部分、即鎳除去。由此，在柵電極34上、以及在源極-漏極區(qū)域37η、 37ρ上殘留硅化鎳38。由GeSiNH膜形成的側(cè)壁隔離物36'由于在硫酸/過氧化氫混合溶 液中不被蝕刻，所以側(cè)壁隔離物36'將殘留在柵電極34的側(cè)面上。接著，如圖24所示，使用不易蝕刻元件分離區(qū)域33、柵電極34被低電阻化的部分 (硅化鎳38)、源極和漏極區(qū)域被低電阻化的部分(硅化鎳38)而容易蝕刻側(cè)壁隔離物36' 的蝕刻劑，將側(cè)壁隔離物36'除去。在本例中，將除去了圖16所示的金屬膜44的未反應(yīng) 部分的結(jié)構(gòu)體浸漬于磷酸(H3PO4)中。側(cè)壁隔離物36'的、從柵電極34的側(cè)面上沿水平方 向的厚度t約為30nm，且由于是各向同性地被蝕刻，所以即使考慮過蝕刻也能在30秒內(nèi)除 去。如此操作，可以得到如圖25所示的、從柵電極34的側(cè)面上除去了側(cè)壁隔離物的成 為半導(dǎo)體裝置的結(jié)構(gòu)體。如圖25所示，根據(jù)本實施例形成的上述結(jié)構(gòu)體在不蝕刻硅化鎳38的情況下將側(cè) 壁隔離物除去，然后，通過例如在柵極周圍直接堆積SiN膜而能夠更有效地對溝道區(qū)域施 加應(yīng)力，能夠提高晶體管的載流子遷移率。以上，通過幾個實施方式對本發(fā)明進行了說明，但本發(fā)明不限于這些實施方式，可 以進行各種變形。例如，在上述的第4實施方式中，說明了將第1 第3實施方式的薄膜應(yīng)用于在半 導(dǎo)體裝置的制造過程中使用并在該制造過程中被除去的側(cè)壁隔離物的例子，但在半導(dǎo)體裝 置的制造過程中被除去的薄膜不限于側(cè)壁隔離物。第1 第3實施方式的薄膜還能夠應(yīng)用 于例如通孔和接觸孔形成時的硬掩模。此外，特別是在第4實施方式中，作為具有η型和ρ型半導(dǎo)體區(qū)域的半導(dǎo)體層，例 示了具有η型阱和ρ型阱的半導(dǎo)體基板31，但半導(dǎo)體層不限于半導(dǎo)體基板31，例如，可以是 在絕緣膜之上具有P型半導(dǎo)體層和η型半導(dǎo)體層的所謂的SOI基板、或用于形成薄膜晶體管的半導(dǎo)體薄膜。此外，在第4實施方式中，示出了形成nMOS晶體管和pMOS晶體管雙方的例子，但 也可以僅形成nMOS晶體管、或pMOS晶體管中的任一方。這種情況下，省略圖15、圖16、圖 19和圖20所示的形成光致抗蝕劑40、41、42、43的工序，且僅將η型雜質(zhì)、或ρ型雜質(zhì)中的 任一方導(dǎo)入活性區(qū)域即可。此外，在第4實施方式中，形成了伸出部35η、35ρ，但在形成側(cè)壁隔離物36'時不 一定需要形成伸出部。例如，在將溝道長度微細化的晶體管中，為了活化而進行熱處理時， 有時伸出部35η之間、或35ρ之間相互接觸，發(fā)生源極 漏極間的短路不良。因此，根據(jù)需 要形成伸出部35η、35ρ即可。此外，在第1 第4實施方式中，采用平行平板型等離子體CVD形成了 GeSiNH膜、 或GeSiCNH膜，但也可以采用其他的等離子體CVD法形成。并且，GeSiNH膜、或GeSiCNH膜 不限于采用等離子體CVD，也可以采用熱CVD，除了 CVD以外，還能夠采用ALD、PVD這樣的成 膜方法來形成。除此之外，上述實施方式在不脫離本發(fā)明主旨的范圍內(nèi)能夠進行各種變形。根據(jù)本發(fā)明，可以提供能夠在不蝕刻以硅化鎳為首的其他膜的情況下快速地除去 在半導(dǎo)體裝置中使用的側(cè)壁隔離物等薄膜的薄膜、以及使用該薄膜的半導(dǎo)體裝置的制造方 法。
權(quán)利要求
一種薄膜，是在半導(dǎo)體裝置的制造過程中使用的薄膜，所述薄膜含有鍺、硅、氮和氫。
2.如權(quán)利要求1所述的薄膜，除了所述4種元素之外，還含有碳。
3.如權(quán)利要求1所述的薄膜，所述薄膜是以含有鍺的氣體和氮氣作為工藝氣體，并向 該工藝氣體中添加含有硅的氣體而形成的。
4.如權(quán)利要求3所述的薄膜，所述薄膜是以所述含有硅的氣體與所述氮氣的流量比為 4% 10%的方式控制氣體流量而形成的。
5.如權(quán)利要求3所述的薄膜，所述薄膜是以所述含有硅的氣體與所述氮氣的流量比為 5% 10%的方式控制氣體流量而形成的。
6.如權(quán)利要求3所述的薄膜，所述薄膜是以所述含有硅的氣體與所述氮氣的流量比為 4% 7%的方式控制氣體流量而形成的。
7.如權(quán)利要求3所述的薄膜，所述薄膜是以所述含有硅的氣體與所述氮氣的流量比為 4% 6%的方式控制氣體流量而形成的。
8.如權(quán)利要求3所述的薄膜，所述薄膜是以所述含有硅的氣體與所述氮氣的流量比為 5 % 6 %的方式控制氣體流量而形成的。
9.如權(quán)利要求2所述的薄膜，所述薄膜是以含有鍺的氣體和氮氣為工藝氣體，并向該 工藝氣體中添加含有硅的氣體和含有碳的氣體而形成的。
10.如權(quán)利要求3所述的薄膜，所述含有鍺的氣體是鍺烷。
11.如權(quán)利要求9所述的薄膜，所述含有鍺的氣體是鍺烷。
12.如權(quán)利要求3所述的薄膜，所述含有硅的氣體是硅烷。
13.如權(quán)利要求9所述的薄膜，所述含有硅的氣體是硅烷。
14.如權(quán)利要求9所述的薄膜，所述含有碳的氣體是甲烷。
15.一種半導(dǎo)體裝置的制造方法，包括 形成權(quán)利要求1所述的薄膜，對所述薄膜進行蝕刻，以及 在所述蝕刻后將殘留的薄膜除去。
16.一種半導(dǎo)體裝置的制造方法，具備在具有活性區(qū)域和元件分離區(qū)域的半導(dǎo)體層的所述活性區(qū)域上形成柵電極， 使用權(quán)利要求1所述的薄膜，在所述柵電極的側(cè)面上形成側(cè)壁隔離物， 以所述元件分離區(qū)域、所述柵電極和所述側(cè)壁隔離物用作掩模，將雜質(zhì)導(dǎo)入所述活性 區(qū)域內(nèi)，在所述活性區(qū)域內(nèi)形成一對源極和漏極區(qū)域，在所述半導(dǎo)體層上、所述元件分離區(qū)域上、所述側(cè)壁隔離物上和所述柵電極上覆蓋金 屬膜，使所述金屬膜與所述半導(dǎo)體層和所述柵電極反應(yīng)，將所述源極和漏極區(qū)域、以及所述 柵電極局部低電阻化，使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述源極和漏極區(qū) 域被低電阻化的部分和所述側(cè)壁隔離物而容易蝕刻所述金屬膜的未反應(yīng)部分的蝕刻劑，將 所述金屬膜的未反應(yīng)部分除去，以及使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分而容易蝕刻所述側(cè)壁隔離物的蝕刻劑將所述側(cè)壁隔離物除去。
17.一種半導(dǎo)體裝置的制造方法，具備在具有第1導(dǎo)電型活性區(qū)域、第2導(dǎo)電型活性區(qū)域和元件分離區(qū)域的半導(dǎo)體層的、所述 第1導(dǎo)電型活性區(qū)域上和所述第2導(dǎo)電型活性區(qū)域上分別形成柵電極，使用權(quán)利要求1所述的薄膜，在形成于所述第1導(dǎo)電型活性區(qū)域上的柵電極的側(cè)面上、 和形成于所述第2導(dǎo)電型活性區(qū)域上的柵電極的側(cè)面上，分別形成側(cè)壁隔離物， 用第1掩模件覆蓋所述半導(dǎo)體層的形成第1導(dǎo)電型的晶體管的區(qū)域， 以所述元件分離區(qū)域、在所述第1導(dǎo)電型活性區(qū)域上形成的柵電極、在該柵電極的側(cè) 面上形成的側(cè)壁隔離物、和所述第1掩模件用作掩模，將雜質(zhì)導(dǎo)入所述第1導(dǎo)電型活性區(qū)域 內(nèi)，在所述第1導(dǎo)電型活性區(qū)域內(nèi)形成第2導(dǎo)電型的一對源極和漏極區(qū)域，將所述第1掩模件除去后，用第2掩模件覆蓋所述半導(dǎo)體層的形成第2導(dǎo)電型的晶體 管的區(qū)域，以所述元件分離區(qū)域、在所述第2導(dǎo)電型活性區(qū)域上形成的柵電極、在該柵電極的側(cè) 面上形成的側(cè)壁隔離物、和所述第2掩模件用作掩模，將雜質(zhì)導(dǎo)入所述第2導(dǎo)電型活性區(qū)域 內(nèi)，在所述第2導(dǎo)電型的半導(dǎo)體層內(nèi)形成第1導(dǎo)電型的一對源極和漏極區(qū)域，將所述第2掩模件除去后，在所述半導(dǎo)體層上、所述元件分離區(qū)域上、所述側(cè)壁隔離物 上和所述柵電極上覆蓋金屬膜，使所述金屬膜與所述半導(dǎo)體層和所述柵電極反應(yīng)，將所述源極和漏極區(qū)域、以及所述 柵電極局部低電阻化，使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述源極和漏極區(qū) 域被低電阻化的部分和所述側(cè)壁隔離物而容易蝕刻所述金屬膜的未反應(yīng)部分的蝕刻劑，將 所述金屬膜的未反應(yīng)部分除去，以及使用不易蝕刻所述元件分離區(qū)域、所述柵電極被低電阻化的部分、所述源極和漏極區(qū) 域被低電阻化的部分而容易蝕刻所述側(cè)壁隔離物的蝕刻劑將所述側(cè)壁隔離物除去。
18.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，不易蝕刻所述元件分離區(qū)域、所述 柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分和所述側(cè)壁隔離物而容 易蝕刻所述金屬膜的未反應(yīng)部分的蝕刻劑是含有硫酸和過氧化氫的混合液。
19.如權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，不易蝕刻所述元件分離區(qū)域、所述 柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分和所述側(cè)壁隔離物而容 易蝕刻所述金屬膜的未反應(yīng)部分的蝕刻劑是含有硫酸和過氧化氫的混合液。
20.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，不易蝕刻所述元件分離區(qū)域、所述 柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分而容易蝕刻所述側(cè)壁隔 離物的蝕刻劑是磷酸。
21.如權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，不易蝕刻所述元件分離區(qū)域、所述 柵電極被低電阻化的部分、所述源極和漏極區(qū)域被低電阻化的部分而容易蝕刻所述側(cè)壁隔 離物的蝕刻劑是磷酸。
22.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，所述金屬膜含有鎳。
23.如權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，所述金屬膜含有鎳。
全文摘要
本發(fā)明涉及一種在半導(dǎo)體裝置的制造過程中使用的薄膜，該薄膜含有鍺、硅、氮和氫。
文檔編號H01L29/786GK101946311SQ20098010545
公開日2011年1月12日 申請日期2009年2月12日 優(yōu)先權(quán)日2008年2月19日
發(fā)明者加藤良裕, 吹上紀明 申請人:東京毅力科創(chuàng)株式會社