專利名稱：自對準金屬互連線的制造方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種自對準金屬互連線的制造方法。
技術背景
隨著超大規(guī)模集成電路(ULSI，Ultra Large Scale htegration)的飛速發(fā)展，元 件的特征尺寸(Feature Size)不斷變小，密度不斷增大，集成電路制造工藝變得越來越復 雜和精細，對各步工藝，尤其是光刻工藝，提出了更高的要求。在此情況下，自對準技術因其 可以降低對光刻精度的要求，進而減少形成晶體管所需要的面積而受到廣泛的關注。例如 在半導體工藝制造中，常利用一種自對準接觸(SAC，self alignment contact)技術形成自 對準接觸孔。圖1 圖4為現(xiàn)有的一種自對準接觸孔的制造方法各步驟相應的結構的剖面 示意圖。
如圖1所示，首先提供一具有不同器件結構如場和阱以及源極和漏極(未示出) 的半導體基板100，在所述半導體基板100上形成有多個柵極結構，其中所述柵極結構通過 堆疊的柵極層101、柵導電層102和第一硬掩膜層103形成，所述柵極層101包括依次位于 半導體基板上的柵氧化層和多晶硅柵極，所述柵導電層102材料為與鎢、氮化鎢和硅化鎢 中的一種或者幾種的組合。所述第一硬掩膜層103為氮化硅或者氮氧化硅。所述的柵極結 構之間的間距為CD2。
隨后，在所述形成有柵極結構的半導體基板100上形成側墻104，所述側墻104材 料為氮化硅。接著，在所述半導體基板上形成覆蓋所述柵極結構以及側墻的層間介質層 105，所述層間介質層105材料的主要成分是氧化硅。
如圖2所示，在所述層間介質層105上形成光刻膠層106并通過曝光，顯影所述光 刻膠層形成開口，所述的光刻膠開口的寬度為CDljn圖2所示，所述的CDl大于所述CD2， 這是由于CD2的尺寸過小，按照現(xiàn)有的技術無法很好的控制曝光，顯影的工藝形成CD2尺寸 的光刻膠開口，但是，通過隨后的自對準工藝，利用光刻膠層106為掩膜，依然可以在柵極 結構之間形成間距為⑶2的接觸孔。
如圖3所示，以光刻膠層106為掩膜，采用各向異性刻蝕所述層間介質層105形成 接觸孔107，隨后，如圖4所示，在所述接觸孔107中填充金屬層108，形成金屬互連線，用于 電連接源極或者漏極。所述的刻蝕工藝的關鍵在于刻蝕劑對層間介質層和第一硬掩膜層以 及側墻的刻蝕選擇比，選擇對層間介質層的刻蝕速率遠大于對第一掩膜層和側墻的刻蝕速 率的刻蝕劑，就可以在柵極結構之間形成間距為CD2的接觸孔，然而，所述的刻蝕劑對第一 掩膜層和側墻終歸會有一定的刻蝕速率，因此，會有部分第一掩膜層和側墻作為犧牲層，因 此，形成的接觸孔的形狀如附圖2所示。由于部分側墻和部分第一掩膜層被刻蝕掉，導致第 一掩膜層和柵導電層的界面位置側墻的厚度最小，形成金屬互連線層之后，金屬互連線層 和柵導電層之間的間隙的厚度過小，就會導致金屬互連線與柵導電層之間發(fā)生擊穿，從而 導致半導體器件在使用過程中產生漏電流。發(fā)明內容
因此，本發(fā)明提供一種自對準金屬互連線的制造方法，以解決現(xiàn)有自對準金屬互 連線的制造方法中形成的金屬互連線與柵導電層和柵極層之間的最小距巨離過小的問題。
本發(fā)明提供的一種自對準金屬互連線的制造方法，包括
提供具有一個以上柵極結構的半導體基底，所述柵極結構由依次位于半導體基底 上的柵極層、柵導電層和第一硬掩膜層構成；
在所述半導體基底以及柵極結構上形成表面高度高于柵極結構的第一光刻膠 層；
等離子體刻蝕所述第一光刻膠層，暴露第一掩膜層以及部分柵導電層；
刻蝕暴露出的部分柵導電層，使其產生凹陷；
去除所述第一光刻膠層；
在柵極結構兩側形成側墻，所述側墻填充所述凹陷；
在半導體基底以及柵極結構上形成層間介質層；
在所述層間介質層上形成光刻膠圖案層，所述光刻膠圖案層的開口與柵極結構之 間欲形成金屬互連線的位置對應，并且開口的寬度大于柵極結構之間的間距；
以所述光刻膠圖案層為掩膜刻蝕所述層間介質層至半導體基底，形成接觸孔
在所述接觸孔填充金屬層，形成金屬互連線。
可選的，所述柵極層包括依次位于半導體基板上的柵氧化層和多晶硅柵，所述多 晶硅柵的厚度為600埃至1000埃。
可選的，暴露出的部分柵導電層的厚度為150埃至400埃。
可選的，所述柵導電層為鎢、氮化鎢和硅化鎢中的一種或者幾種的組合，厚度為 800埃至1200埃。
可選的，所述第一硬掩膜層為氮化硅或者氮氧化硅，厚度為1800埃至2200埃。
可選的，刻蝕暴露出的部分柵導電層的工藝中選用的刻蝕劑對第一光刻膠層和第 一掩膜層的刻蝕速率為0。
可選的，刻蝕暴露出的部分柵導電層的工藝包括采用含有HF的溶液清洗所述柵 導電層；采用含有氨水，雙氧水和去離子水的刻蝕劑刻蝕所述柵導電層。
可選的，第一光刻膠層的表面比柵極結構的表面高500至1000埃。
本發(fā)明所述的方法在第一掩膜層和柵導電層界面處產生凹陷，并在隨后的工藝中 用側墻填充所述凹陷，增大了柵導電層和金屬互連線之間絕緣層的厚度，避免了在柵導電 層和金屬互連線之間發(fā)生擊穿的現(xiàn)象。而且，由于所述的凹陷面積比較小，也不會對所述柵 導電層的導電性能產生影響。


圖1至圖4為現(xiàn)有自對準金屬互連線的制造方法相應結構的剖面示意圖5至圖11為本發(fā)明自對準金屬互連線的制造方法相應結構的剖面示意圖12為刻蝕所述柵導電層產生凹陷的掃描電子顯微鏡圖。
具體實施方式
本實施例自對準金屬互連線的制造方法首先提供具有一個以上柵極結構的半導 體基底，所述柵極結構由依次位于半導體基底上的柵極層、柵導電層和第一硬掩膜層構成， 之后在所述半導體基底以及柵極結構上形成表面高度高于柵極結構的第一光刻膠層；再 等離子體刻蝕所述第一光刻膠層，暴露第一掩膜層以及部分柵導電層；刻蝕暴露出的部分 柵導電層，使其產生凹陷；去除所述第一光刻膠層；在柵極結構兩側形成側墻；通過上述工 藝，在第一掩膜層和柵導電層的界面位置，側墻會填充刻蝕柵導電層產生的凹陷，因此，第 一掩膜層和柵導電層的界面位置側墻的厚度大于其它位置的厚度，這就使形成接觸孔之 后，第一掩膜層和柵導電層的界面位置，柵導電層與金屬層之間的間距增大，從而避免在柵 導電層和金屬層之間發(fā)生擊穿現(xiàn)象，避免漏電流的產生。
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明 的具體實施方式
做詳細的說明。
如圖5所示，首先提供一具有不同器件結構如場和阱以及源極和漏極(未示出) 的半導體基板200，在所述半導體基板200上形成有多個柵極結構，其中所述柵極結構由堆 疊的柵極層201、柵導電層202和第一硬掩膜層203構成，所述柵極層201包括依次位于半 導體基板200上的柵氧化層和多晶硅柵，所述的多晶硅柵的厚度例如為600埃至1000埃， 所述柵導電層202材料為與鎢、氮化鎢和硅化鎢中的一種或者幾種的組合，厚度例如為800 埃至1200埃，所述第一硬掩膜層203為氮化硅，厚度例如為1800埃至2200埃。
所述的柵極結構之間的間距為⑶2。
參考附圖6所示，在所述半導體基底200以及柵極結構上形成表面高度高于柵極結構 的第一光刻膠層210，形成所述第一光刻膠層的工藝例如為旋涂工藝，所書述第一光刻膠層210 完全覆蓋半導體基底200以及柵極結構和柵極結構之間的空隙，優(yōu)選的，所述第一光刻膠層的 表面高于柵極結構的上表面500至1000埃，主要為了保證第一光刻膠層表面的平坦性。
參考附圖7所示，采用各向同性的刻蝕工藝，等離子體刻蝕所述第一光刻膠層 210，直至暴露第一掩膜層203以及部分柵導電層202，形成第一光刻膠層210a，所述刻蝕 工藝之后，所述第一光刻膠層210a的上表面位于第一掩膜層和柵導電層的交界面之下，并 且位于柵導電層202和柵極層201的交界面之上一定的距離，優(yōu)選的，所述第一光刻膠層 210a的上表面與第一掩膜層和柵導電層的交界面之間的垂直距離H為150至400埃。所 述H值不能過小，這是由于暴露出的部分柵導電層的目的在于隨后刻蝕暴露的部分形成凹 陷，以在凹陷中填充與層間介質層的刻蝕選擇比大的絕緣材料(本實施例中為側壁材料氮 化硅)，從而避免第一掩膜層和柵導電層的交界面位置由于被部分刻蝕，導致形成金屬互連 線之后金屬互連線和柵導電層之間的絕緣層厚度過小，導致被擊穿的現(xiàn)象，如果H值過小， 則刻蝕中產生凹陷的面積和范圍過小，無法完全避免現(xiàn)有技術的缺陷。然而，H值也不能過 大，如果H值過大，刻蝕暴露部分形成的凹陷過大，會使留下的柵導電層的面積太小，導致 柵導電層的電阻值升高，導電能力下降。
參考附圖8所示，刻蝕暴露出的部分柵導電層203，使其產生凹陷，如圖中所示，由 于不同位置的刻蝕程度不同，所述的凹陷在第一掩膜層和柵導電層的交界面凹陷的程度最 大，正好彌補現(xiàn)有技術在第一掩膜層和柵導電層的交界面處更容易發(fā)生擊穿的缺陷。所述 的刻蝕劑對第一光刻膠層和第一掩膜層的刻蝕速率為0。5
—般來說，所述的刻蝕工藝采用濕法刻蝕，例如先采用含有HF的溶液清洗所述柵 導電層，以去除柵導電層表面存在的氧化物，隨后，采用主要成份包含氨水，雙氧水和去離 子水的刻蝕試劑，在50至150攝氏度左右的溫度條件下，刻蝕所述的柵導電層203，刻蝕時 間例如為80至120秒，得到的凹陷在水平方向和豎直方向的最大尺寸為300埃，最小尺寸 為100埃。由于所述的刻蝕試劑對第一掩膜層和第一光刻膠層不具有刻蝕作用，因此，只有 在暴露出的柵導電層203的側壁產生凹陷。
參考附圖12所示，為本實施例所述的工藝方法制作的金屬互連線結構的掃描電 子顯微鏡圖，圖中圓圈圈出的部分即為柵導電層的凹陷位置。
參考附圖9，去除所述第一光刻膠層210a，去除所述第一光刻膠層210a的工藝例 如為等離子體刻蝕工藝。
參考附圖10，在所述柵極結構的側壁形成側墻204，所述側墻204材料為氮化硅。 如圖所示，所述的側墻材料204會填充柵極結構中柵導電層中的凹陷。
接著，在所述半導體基板200上形成覆蓋半導體基板，所述柵極結構以及側墻的 層間介質層205，所述層間介質層205材料的主要成分是氧化硅。之后，在所述層間介質層 205上形成第二光刻膠層206并通過曝光，顯影所述第二光刻膠層形成開口，所述的第二光 刻膠開口的寬度為⑶1，如圖10所示，所述的⑶1大于所述⑶2，這是由于⑶2的尺寸過小， 按照現(xiàn)有的技術無法很好的控制曝光，顯影的工藝形成CD2尺寸的第二光刻膠層開口，但 是，通過隨后的自對準工藝，利用第二光刻膠層206為掩膜，依然可以在柵極結構之間形成 間距為⑶2的接觸孔。
如圖11所示，以第二光刻膠層206為掩膜，采用各向異性刻蝕所述層間介質層205 形成接觸孔207，隨后，在所述接觸孔207中填充金屬層，形成金屬互連線，用于電連接源極 或者漏極，最后去除所述第二光刻膠層206。
從圖11中可以看出，第一掩膜層和柵導電層界面處存在的凹陷被側墻材料填充 (本實施例中可以認為是側墻的一部分)，因此，在第一掩膜層和柵導電層界面處，克服了 現(xiàn)有技術產生的柵導電層和金屬互連線之間絕緣層厚度過小，發(fā)生擊穿的現(xiàn)象。而且，由于 所述的凹陷面積比較小，也不會對所述柵導電層的導電性能產生影響。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
1.一種自對準金屬互連線的制造方法，其特征在于，包括提供具有一個以上柵極結構的半導體基底，所述柵極結構由依次位于半導體基底上的 柵極層、柵導電層和第一硬掩膜層構成；在所述半導體基底以及柵極結構上形成表面高度高于柵極結構的第一光刻膠層； 等離子體刻蝕所述第一光刻膠層，暴露第一掩膜層以及部分柵導電層； 刻蝕暴露出的部分柵導電層，使其產生凹陷； 去除所述第一光刻膠層；在柵極結構兩側形成側墻，所述側墻填充所述凹陷； 在半導體基底以及柵極結構上形成層間介質層；在所述層間介質層上形成光刻膠圖案層，所述光刻膠圖案層的開口與柵極結構之間欲 形成金屬互連線的位置對應，并且開口的寬度大于柵極結構之間的間距；以所述光刻膠圖案層為掩膜刻蝕所述層間介質層至半導體基底，形成接觸孔； 在所述接觸孔填充金屬層，形成金屬互連線。
2.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，所述柵極層包 括依次位于半導體基板上的柵氧化層和多晶硅柵，所述多晶硅柵的厚度為600埃至1000埃。
3.根據(jù)權利要求2所述的自對準金屬互連線的制造方法，其特征在于，暴露出的部分 柵導電層的厚度為150埃至400埃。
4.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，所述柵導電層 為鎢、氮化鎢和硅化鎢中的一種或者幾種的組合，厚度為800埃至1200埃。
5.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，所述第一硬掩 膜層為氮化硅或者氮氧化硅，厚度為1800埃至2200埃。
6.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，刻蝕暴露出的 部分柵導電層的工藝中選用的刻蝕劑對第一光刻膠層和第一掩膜層的刻蝕速率為0。
7.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，刻蝕暴露出的 部分柵導電層的工藝包括采用含有HF的溶液清洗所述柵導電層；采用含有氨水，雙氧水 和去離子水的刻蝕劑刻蝕所述柵導電層。
8.根據(jù)權利要求1所述的自對準金屬互連線的制造方法，其特征在于，第一光刻膠層 的表面比柵極結構的表面高500至1000埃。
全文摘要
一種自對準金屬互連線的制造方法，包括提供具有一個以上柵極結構的半導體基底，所述柵極結構由依次位于半導體基底上的柵極層、柵導電層和第一硬掩膜層構成；形成表面高度高于柵極結構的第一光刻膠層；等離子體刻蝕所述第一光刻膠層，暴露第一掩膜層以及部分柵導電層；刻蝕暴露出的部分柵導電層，使其產生凹陷；去除所述第一光刻膠層；在柵極結構兩側形成填充所述凹陷的側墻；在半導體基底以及柵極結構上形成層間介質層；刻蝕所述層間介質層至半導體基底，在設定位置形成接觸孔；在所述接觸孔填充金屬層，形成金屬互連線。所述的方法增大了柵導電層和金屬互連線之間絕緣層的厚度，避免了在柵導電層和金屬互連線之間發(fā)生擊穿的現(xiàn)象。
文檔編號H01L21/768GK102034734SQ20091019646
公開日2011年4月27日 申請日期2009年9月25日 優(yōu)先權日2009年9月25日
發(fā)明者羅飛, 鄒立 申請人:中芯國際集成電路制造(上海)有限公司