專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別涉及間隙子于應(yīng)變硅中的半導(dǎo)體裝置 及其制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)歷快速成長(zhǎng)。集成電路材料與設(shè)計(jì)的技術(shù)進(jìn)步已 造就數(shù)個(gè)IC世代，相較于前一世代，各世代具有更小且更復(fù)雜的電路。然而，這些進(jìn)步也增 加了 IC的工藝和制造的復(fù)雜度，并且為了實(shí)現(xiàn)這些技術(shù)進(jìn)步，需要相似的研發(fā)于IC工藝和 制造。在集成電路演化的方向上，功能性的密度(也即每芯片區(qū)域中內(nèi)連線元件的數(shù)目) 已逐漸地增加，隨著幾何尺寸(也即使用制造技術(shù)所能創(chuàng)造的最小元件(或線))降低。此 微縮化一般所提供的益處為增加制造效率及降低相關(guān)的成本。此微縮化也造成相對(duì)地高功 率散失值，可通過使用低高功率散失裝置例如互補(bǔ)式金屬-氧化物-半導(dǎo)體(CMOS)裝置解 決。在半導(dǎo)體制造工藝中，間隙子可形成于一柵極堆疊的側(cè)壁上。上述間隙子可通過 以下的方法形成，包括沉積一適當(dāng)?shù)拈g隙子材料，及蝕刻該材料以形成所欲的間隙子輪廓。 然而，傳統(tǒng)的形成間隙子的方法會(huì)留下不想要的間隙子材料殘留。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)存在的上述問題，本發(fā)明的實(shí)施例提供一種半導(dǎo)體裝置的制造 方法。上述方法包括提供一硅基底具有一淺溝槽隔離物形成于其上；形成一柵極堆疊于 該硅基底之上；形成虛置間隙子于該柵極堆疊的側(cè)壁上；形成一凹陷區(qū)于該硅基底中，其 中該凹陷區(qū)為夾置于該柵極堆疊與該淺溝槽隔離物之間；外延成長(zhǎng)一半導(dǎo)體材料于該凹陷 區(qū)之內(nèi)，其中該半導(dǎo)體材料相異于該硅基底；移除該虛置間隙子；形成一第一氧化硅層于 該柵極堆疊和該半導(dǎo)體材料之上；形成一氮化硅層于該第一氧化硅層之上；形成一第二氧 化硅層于該氮化硅層之上；實(shí)施一第一干蝕刻工藝以移除一部分的該第二氧化硅層；實(shí)施 一第二干蝕刻工藝以移除一部分的該氮化硅層；以及實(shí)施一第三干蝕刻工藝以移除一部分 的該第一氧化硅層，借此形成柵極間隙子于該柵極堆疊的側(cè)壁上，其中各柵極間隙子包括 一殘留部分的該第一氧化硅層、該氮化硅層、及該第二氧化硅層。本發(fā)明的實(shí)施例另提供一種半導(dǎo)體裝置的制造方法。上述方法包括形成一柵極 堆疊于一硅基底之上；形成虛置間隙子于該柵極堆疊的側(cè)壁上；各向同性地蝕刻該硅基底 以形成凹陷區(qū)于該柵極堆疊的一側(cè)；形成一半導(dǎo)體材料于所述凹陷區(qū)之內(nèi)，其中該半導(dǎo)體 材料相異于該硅基底；移除所述虛置間隙子；形成多個(gè)柵極間隙子層，其具有氧化物-氮化 物_氧化物配置于該柵極堆疊與該半導(dǎo)體材料上；以及蝕刻所述間隙子層以形成柵極間隙 子于該柵極堆疊的側(cè)壁上。本發(fā)明的實(shí)施例又提供一半導(dǎo)體裝置。上述半導(dǎo)體裝置包括一硅基底具有一硅 區(qū)域、多個(gè)應(yīng)變半導(dǎo)體材料區(qū)域、及一淺溝槽隔離物區(qū)域，其中所述應(yīng)變半導(dǎo)體材料區(qū)域之一夾置于該硅區(qū)域和該淺溝槽隔離物區(qū)域之間，以及其中所述應(yīng)變半導(dǎo)體材料區(qū)域包括一 各向同性輪廓；以及一晶體管包括一柵極堆疊于該硅區(qū)域上；多個(gè)間隙子形成于該柵極 堆疊的側(cè)壁上，其中各間隙子包括一氮化層夾置于一第一氧化層和一第二氧化層之間；以 及輕摻雜源極/漏極(LDD)區(qū)各形成于該硅區(qū)域的一部分位于該間隙子下方以及形成于應(yīng) 變半導(dǎo)體材料區(qū)域的一部分。綜上所述，所揭示的方法和裝置的優(yōu)點(diǎn)為在一半導(dǎo)體裝置的硅基底中形成多個(gè)凹 陷區(qū)域，以及以應(yīng)變半導(dǎo)體材料填入凹陷區(qū)域中，以創(chuàng)造出應(yīng)變界面于該基地和半導(dǎo)體材 料之間。上述所揭示的也包括間隙子具有多層的配置且通過實(shí)施最佳化的干蝕刻工藝形 成。本發(fā)明優(yōu)點(diǎn)之一在于該應(yīng)變界面，其位于該凹陷區(qū)域中的半導(dǎo)體材料與該硅基底之間， 可提升半導(dǎo)體裝置的載流子遷移率。該載流子遷移率允許較大的溝道電流而無須增加?xùn)艠O 電壓；另一優(yōu)點(diǎn)在于多層配置的間隙子以及最佳化的蝕刻步驟以克服間隙子殘留問題；再 一優(yōu)點(diǎn)在于所揭示的方法可相容于CMOS工藝流程且可容易地實(shí)行。為使本發(fā)明能更明顯易懂，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1為一制造流程圖顯示根據(jù)本發(fā)明揭示的各種型態(tài)形成間隙子的方法；以及圖2A-圖2J為根據(jù)圖1所揭示的方法，半導(dǎo)體元件于各制造階段的剖面示意圖。上述附圖中的附圖標(biāo)記說明如下100 制造方法；110-190 步驟區(qū)塊；200 半導(dǎo)體元件；202 基底；204 絕緣結(jié)構(gòu)；206和208 有源區(qū)域；210 柵極堆疊；212 高介電常數(shù)介電層；213 金屬層；214 有源材料層；216 硬掩模層；218 虛置間隙子；220和222 凹陷區(qū)域；230和232 半導(dǎo)體材料；235 輕摻雜源極/漏極區(qū)域；240 第一間隙子層；250 第二間隙子層；260 第三間隙子層；265 結(jié)構(gòu)；275 間隙子；310 蝕刻工藝；
315 選擇性外延成長(zhǎng)工藝；320 第一蝕刻工藝；330 第二蝕刻工藝；340 第三蝕刻工藝。
具體實(shí)施例方式以下以各實(shí)施例詳細(xì)說明并伴隨著

的范例，做為本發(fā)明的參考依據(jù)。在 附圖或說明書描述中，相似或相同的部分皆使用相同的附圖標(biāo)記。且在附圖中，實(shí)施例的 形狀或是厚度可擴(kuò)大，并以簡(jiǎn)化或是方便標(biāo)示。再者，附圖中各元件的部分將以分別描述 說明，值得注意的是，圖中未示出或描述的元件，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形 式，另外，特定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。圖1為一制造流程圖，其顯示形成間隙子的方法100根據(jù)本發(fā)明揭示的各種型態(tài)。 圖2A-圖2J為根據(jù)圖1的方法100，半導(dǎo)體元件200于各制造階段的剖面示意圖。該半導(dǎo) 體元件200可為一體集成電路，或其中的一部分，此集成電路包括存儲(chǔ)器電路和/或邏輯電 路例如P-溝道場(chǎng)效應(yīng)晶體管(PFET)，N-溝道場(chǎng)效應(yīng)晶體管(nFET)，金屬-氧化物-半導(dǎo) 體場(chǎng)效應(yīng)晶體管(M0SFET)，或互補(bǔ)式金屬-氧化物-半導(dǎo)體(CMOS)晶體管。應(yīng)注意的是部 分的半導(dǎo)體元件200的結(jié)構(gòu)可通過CMOS工藝流程制造。有鑒于此，可了解的是，在圖1的 方法之前、當(dāng)時(shí)、或之后可提供額外的工藝，以及許多其他的工藝僅會(huì)在此作簡(jiǎn)略的描述。請(qǐng)參閱圖1，制造方法100始于步驟區(qū)塊110在其中一柵極堆疊形成于一硅基底之 上，此硅基底具有一淺溝槽隔離物。請(qǐng)參閱圖2A，其顯示一半導(dǎo)體元件200處于制造過程的 中間階段。該半導(dǎo)體元件200可包括一基底202，例如一硅基底。該基底202可包括各種摻 雜型態(tài)，根據(jù)公知的設(shè)計(jì)需求而定。該基底202也可包括其他的基本的半導(dǎo)體，例如鍺和鉆 石。另擇一地，該基底202可包括一化合物半導(dǎo)體和/或一合金半導(dǎo)體。在本實(shí)施例中，該 基底202包括一硅材料。該半導(dǎo)體元件200還可包括一絕緣結(jié)構(gòu)204供基底中的有源區(qū)域206和208間絕 緣。絕緣結(jié)構(gòu)204包括一介電材料及可由氧化硅、氮化硅、氮氧化硅、氟摻雜硅酸鹽(FSG) 和/或公知的介電材料而形成。上述有源區(qū)域206和208可配置一 N-型金屬-氧化物-半 導(dǎo)體晶體管裝置(簡(jiǎn)稱為NM0S)，或一 P-型金屬-氧化物-半導(dǎo)體晶體管裝置(簡(jiǎn)稱為 PM0S)。該半導(dǎo)體元件200可包括一柵極堆疊210形成于有源區(qū)域208之上。該柵極堆疊 210可包括一界面層(未示出)形成于該基底202之上。該界面層可包括氧化硅(Si02)或 氮氧化硅(SiON)具有厚度約5到10埃(人)。柵極堆疊210還可包括一高介電常數(shù)介電層 212形成于該基底202之上。該高介電常數(shù)介電層212可包括氧化鉿(HfOx)。另擇一地，該 高介電常數(shù)介電層212可選擇性地包括其他高介電常數(shù)介電材料，例如La0、A10、&0、Ti0、 Ta205、SrT i 03 (ST0)、BaT i 03 (BT0)、Ba&O、HfZrO、HfLaO、HfS i 0、LaS i 0、A1S i 0、HfTaO、HfT i 0、 (Ba，Sr)Ti03(BST)、Al203、Si3N4、氮氧化硅、或其他適合的材料。該高介電常數(shù)介電層212可 包含一厚度范圍介于約10到40 ±矣(人)。高介電常數(shù)介電層212可由原子層沉積法(ALD)或 其他適合的技術(shù)形成。柵極堆疊210還可包括一金屬層213形成于高介電常數(shù)介電層212之上。該柵極堆疊210可包括任一金屬材料適用于形成金屬柵極或其一部分，包括低功函數(shù)層、襯墊層、 界面層、晶種層、黏結(jié)層、阻擋層等。例如，該金屬層可包括TiN、TaN、ZrN、HfN、VN、NbN、CrN、 MoN、WN、TiAl、TiAlN、或其任意組合。該金屬層213可通過ALD、物理氣相沉積法(PVD或?yàn)R 鍍)、化氣相沉積法(CVD)，或其他適合的技術(shù)形成。該柵極堆疊210還可包括一有源材料 層214形成于該金屬層213之上。該有源材料層214可為一金屬層或者可包括Al、Cu、W、 Ti、Ta、Cr、V、Nb、Zr、Hf、Mo、Ni、Co、或其任意組合。另擇一地，該有源材料層214可通過各 種沉積技術(shù)形成，例如PVD、CVD、ALD、電鍍、或其他適合的技術(shù)。該柵極堆疊210也可包括一硬掩模層216形成于該有源材料層214之上。該硬掩 模層216可使用于圖案化底下層，且可包括一介電材料例如氧化硅、氮化硅、氮氧化硅、或 碳化硅。在本實(shí)施例中，該硬掩模層216包括氮化硅。虛置間隙子218也可形成于柵極堆 疊210的任一側(cè)上。該虛置間隙子218可包括介電材料例如氮化硅或氧化硅。在本實(shí)施例 中，該虛置間隙子218包括氧化硅。該虛置間隙子218可被形成，通過沉積虛置間隙子層于 該柵極堆疊210與硅基底202上，接著施以一干蝕刻工藝于該虛置間隙子層。繼續(xù)進(jìn)行該方法100的步驟區(qū)塊120在其中形成一凹陷區(qū)域于該基底中，其中該 凹陷區(qū)域夾置于該柵極堆疊與該淺溝槽隔離物之間。請(qǐng)參閱圖2B，可實(shí)施一蝕刻工藝310 于該基底202以形成凹陷區(qū)域220和222。在本實(shí)施例中，該蝕刻工藝310可包括一蝕刻 工藝其形成一等方向性的輪廓。該蝕刻工藝310可包括一干蝕刻工藝使用等離子體氣體或 一濕蝕刻工藝使用酸。例如，該蝕刻工藝310可使用HBr等離子體氣體做為蝕刻劑。再者， 在本實(shí)施例中，該蝕刻工藝310可調(diào)整一偏壓于該等離子體氣體以達(dá)到所望的輪廓于凹陷 區(qū)域220和222中，其包括一等方向性的輪廓如本實(shí)施例的圖2B所示。在其他的實(shí)施例 中，可使用一濕蝕刻工藝，其包括HF酸做為蝕刻劑，以形成等方向性的輪廓于凹陷區(qū)域220 和222中。在其他的實(shí)施例中，可實(shí)行結(jié)合干式及濕式的蝕刻工藝以形成等方向性的輪廓。 如同先前所述，該淺溝槽隔離物(STI) 204可包括介電材料而該基底202包括硅材料，STI 204的介電材料和基底202的硅材料之間可具有蝕刻選擇率，使得蝕刻工藝310不會(huì)將STI 204蝕刻掉。因此，當(dāng)該柵極204位于次鄰于STI 204蝕，蝕刻工藝310可停止或中斷于STI 204，使得STI 204形成該于凹陷區(qū)域222的邊界。當(dāng)后續(xù)地形成側(cè)壁或柵極間隙子時(shí)，此 可能導(dǎo)致發(fā)生殘留物移除的問題，此后將進(jìn)一步討論。繼續(xù)進(jìn)行方法100的步驟區(qū)塊130在其中外延成長(zhǎng)半導(dǎo)體材料于該凹陷區(qū)域中。 請(qǐng)參閱圖2C，可將半導(dǎo)體材料230和232相對(duì)地形成于凹陷區(qū)域220和222中，通過一選 擇性外延成長(zhǎng)(SEG)工藝315或其他適合的外延技術(shù)工藝。該選擇性外延成長(zhǎng)工藝315可 使用一特殊的CVD工藝。例如，該特殊的CVD工藝可實(shí)行于低的沉積速率或低的基底溫度。 另擇一地，可使用ALD工藝做為選擇性外延成長(zhǎng)工藝315。半導(dǎo)體材料230和232可為相異 于硅基底202的材料。通過完成此創(chuàng)造應(yīng)變于半導(dǎo)體材料230和232與硅基底202，使得可 提升有源區(qū)域208中的載流子遷移率，其可允許較大的溝道電流而不增加?xùn)艠O電壓。因此， 該半導(dǎo)體材料230和232可被稱為“應(yīng)變”半導(dǎo)體材料，以及凹陷區(qū)域222中硅基底202與 半導(dǎo)體材料232之間的界面可被稱為“應(yīng)變”界面。本實(shí)施例的先進(jìn)之處在于因應(yīng)變結(jié)構(gòu) 而提升載流子遷移率。額外地，該應(yīng)變結(jié)構(gòu)升起于該硅基底202上方。在一實(shí)施例中，該有 源區(qū)域208可為一 PM0S元件，以及該半導(dǎo)體材料230和232可包括硅鍺(SiGe)。在另一 實(shí)施例中，該有源區(qū)域208可為一 NM0S元件，以及該半導(dǎo)體材料230和232可包括碳化硅(SiC)。然而，已觀察到該SEG工藝315可能無法成長(zhǎng)半導(dǎo)體材料232于介電材料例如STI 204上，當(dāng)半導(dǎo)體材料232典型地使用SEG工藝315成長(zhǎng)于一晶體面例如硅基底202。其結(jié) 果為，形成于該凹陷區(qū)域222中的半導(dǎo)體材料232可具有一傾斜的表面，如圖2C所示。請(qǐng)參閱圖2D，可通過蝕刻工藝移除該虛置間隙子218。在蝕刻完該虛置間隙子218 之后，可形成輕摻雜源極/漏極(簡(jiǎn)稱為L(zhǎng)DD)區(qū)域235于硅基底202位于柵極堆疊210的 一側(cè)，通過本技術(shù)領(lǐng)域所公知的離子注入法或擴(kuò)散工藝。在一實(shí)施例中，該有源區(qū)域208可 為一 PM0S元件，且P-型摻雜物例如硼可注入于該P(yáng)M0S元件208中。在另一實(shí)施例中，該 有源區(qū)域208可為一 NM0S元件，且N-型摻雜物例如磷或砷可注入于該NM0S元件208中。 如圖2D所示，一部分的LDD區(qū)域235可形成于硅基底202，另一部分的LDD區(qū)域235可形成 于半導(dǎo)體材料230和232相對(duì)于凹陷區(qū)域220和222中。繼續(xù)進(jìn)行方法100的步驟區(qū)塊140在其中形成第一氧化硅層于該柵極堆疊和該半 導(dǎo)體材料之上。請(qǐng)參閱圖2E，可通過CVD、ALD、或其他適當(dāng)?shù)募夹g(shù)，形成一間隙子層240于 硅基底202和柵極堆疊210之上。該間隙子層240可包括一氧化物材料例如氧化硅。該間 隙子層240可包含一厚度范圍大抵介于30埃至200埃。繼續(xù)進(jìn)行方法100的步驟區(qū)塊150在其中形成一氮化硅層于該第一氧化硅層之 上。請(qǐng)參閱圖2F，可通過CVD、ALD、或其他適當(dāng)?shù)募夹g(shù)，形成一間隙子層250于間隙子層240 之上。該間隙子層250可包括一氮化物材料例如氮化硅。該間隙子層250可包含一厚度范 圍大抵介于30埃至200埃。繼續(xù)進(jìn)行方法100的步驟區(qū)塊160在其中形成一第二氧化硅層于該氮化硅間隙層 之上。請(qǐng)參閱圖2G，可通過本技術(shù)領(lǐng)域所公知的技術(shù)，例如CVD或ALD，形成一間隙子層260 于間隙子層250之上。該間隙子層260可包括一氧化物材料例如氧化硅。該間隙子層260 可包含一厚度范圍大抵介于100埃至1000埃。應(yīng)注意的是，間隙子層260的厚度可分別地 大于間隙子層240和250的厚度。有鑒于此，間隙子層260愈厚，可使其愈容易受控制且于 后續(xù)的蝕刻工藝中最佳化該側(cè)壁/柵極間隙子的臨界維度(critical dimension)，將于以 下內(nèi)容中討論。繼續(xù)進(jìn)行方法100的步驟區(qū)塊170在其中實(shí)施一第一干蝕刻工藝以移除一部分的 第二氧化硅層。請(qǐng)參閱圖2H，可實(shí)施蝕刻工藝320于間隙子層260。該蝕刻工藝320可為 一干蝕刻工藝且可包含一碳氟基等離子體氣體做為一蝕刻劑。該蝕刻工藝320可移除位于 該柵極堆疊210上方的一部分的該間隙子層260。該蝕刻工藝320也可移除位于覆蓋半導(dǎo) 體材料230和232分別于凹陷區(qū)域220和222中的一部分的該間隙子層260。因此，在蝕刻 工藝320之后，一殘留部分的間隙子層260可構(gòu)成位于柵極堆疊210側(cè)壁上結(jié)構(gòu)265。該結(jié) 構(gòu)265的厚度可通過控制蝕刻工藝320的蝕刻速率，并且以可通過控制間隙子層260的初 始地沉積步驟(于步驟區(qū)塊160中)。該結(jié)構(gòu)265可用于保護(hù)位于其下方的間隙子層240 和250的部分，以避免于之后的蝕刻工藝中被蝕刻。該結(jié)構(gòu)265也可用于避免橋接效應(yīng)。再 者，由于在本實(shí)施例中，間隙子層260包括氧化物材料及間隙子層250包括氮化物材料，因 此在間隙子層250和260之間可具有充分的蝕刻選擇率。因此，間隙子層250可作用為蝕 刻工藝320的蝕刻終止層。繼續(xù)進(jìn)行方法100的步驟區(qū)塊180在其中實(shí)施一第二干蝕刻工藝以移除一部分的 氮化硅層。請(qǐng)參閱圖21，可實(shí)施蝕刻工藝330于間隙子層250。該蝕刻工藝330可為一干蝕刻工藝，移除掉未被結(jié)構(gòu)265保護(hù)的間隙子層250的部分。因此，蝕刻工藝330可移除位 于柵極堆疊210上方的間隙子層250的部分。該蝕刻工藝330也可移除位于覆蓋半導(dǎo)體材 料230和232分別于凹陷區(qū)域220和222中的一部分的該間隙子層250。在本實(shí)施例中，該 蝕刻工藝330可為一干蝕刻工藝且可包含一氫_氟基等離子體氣體做為一蝕刻劑。再者， 由于在本實(shí)施例中，間隙子層240包括氧化物材料及間隙子層250包括氮化物材料，因此在 間隙子層240和250之間可具有充分的蝕刻選擇率。因此，間隙子層240可作用為蝕刻工 藝330的蝕刻終止層。繼續(xù)進(jìn)行方法100的步驟區(qū)塊190在其中實(shí)施一第三干蝕刻工藝以移除一部分的 第一氧化硅層，由此形成柵極間隙子于柵極堆疊的側(cè)壁上。請(qǐng)參閱圖2J，可實(shí)施蝕刻工藝 340于間隙子層240。該蝕刻工藝340可為一干蝕刻工藝，移除掉未被結(jié)構(gòu)265保護(hù)的間隙 子層240的部分。因此，蝕刻工藝340可移除位于柵極堆疊210上方的間隙子層240的部 分。該蝕刻工藝340也可移除位覆蓋半導(dǎo)體材料230和232分別于凹陷區(qū)域220和222中 的一部分的該間隙子層240。在本實(shí)施例中，該蝕刻工藝340可為一干蝕刻工藝且可包含一 碳氟基等離子體氣體做為一蝕刻劑。該蝕刻工藝340可實(shí)質(zhì)地移除完位于凹陷區(qū)域222中 的半導(dǎo)體材料232上的間隙子層240，使得在凹陷區(qū)域222中的半導(dǎo)體材料232的上面并無 殘留。在實(shí)施蝕刻工藝340之后，可形成間隙子275于柵極堆疊210的側(cè)壁上。該間隙子 275可包括一殘留的部分的間隙子層250夾置于該結(jié)構(gòu)265與殘留的部分的間隙子層240 之間。由此可觀察到，若側(cè)壁間隙子已經(jīng)形成，通過形成一主要的間隙子材料于該基底 和該柵極堆疊上，并通過實(shí)施干蝕刻工藝于該間隙子材料，可導(dǎo)致間隙子殘留的問題。以 傳統(tǒng)的方法，形成一主要間隙子材料層于基底上，僅以一部分的間隙子材料填入該凹陷區(qū) 域中。該蝕刻工藝，實(shí)施用以形成間隙子且移除位于該凹陷區(qū)域中間隙子材料，并非有效率 的，因此導(dǎo)致留下間隙子材料殘留于該凹陷區(qū)域中的應(yīng)變結(jié)構(gòu)上。該材料殘留對(duì)于后續(xù)的 工藝具有不利的效果，例如一離子注入工藝以形成源極/漏極區(qū)以及一硅化工藝以形成硅 結(jié)構(gòu)于源極/漏極區(qū)域及其他有源區(qū)域上。相較之下，本實(shí)施例可通過數(shù)種蝕刻工藝完全 地移除位于該凹陷區(qū)域222中半導(dǎo)體材料232上的各種間隙子層。因此，本實(shí)施例的一優(yōu) 點(diǎn)為不會(huì)有不想要的間隙子材料殘留存在于半導(dǎo)體裝置200中。應(yīng)注意的是，可通過額外的步驟繼續(xù)進(jìn)行方法100，以完成制造該半導(dǎo)體裝置 200。例如，通過離子注入法或擴(kuò)散適當(dāng)?shù)腘-型或P-型摻雜物，形成重?fù)诫s源極/漏極區(qū) 于該基底202中，于該柵極堆疊210的一側(cè)。該重?fù)诫s源極/漏極區(qū)可實(shí)質(zhì)地對(duì)準(zhǔn)于結(jié)構(gòu) 265的外側(cè)側(cè)邊。通過硅化工藝形成硅化物結(jié)構(gòu)于源極/漏極區(qū)域及多晶硅層上。一接觸 蝕刻終止層(CESL)可形成于該基底上。一層間介電(ILD)層可形成于CESL上。此外，多 個(gè)接觸與內(nèi)連線可形成以建構(gòu)半導(dǎo)體裝置200的電性連接。綜上所述，在此所揭示的方法和裝置的優(yōu)點(diǎn)為在一半導(dǎo)體裝置的硅基底中形成多 個(gè)凹陷區(qū)域，以及以應(yīng)變半導(dǎo)體材料填入所述凹陷區(qū)域中，以創(chuàng)造出應(yīng)變界面于該基地和 半導(dǎo)體材料之間。上述所揭示的也包括間隙子具有多層的配置且通過實(shí)施最佳化的干蝕刻 工藝形成。通過這么做，本實(shí)施例提供多個(gè)優(yōu)于公知技術(shù)的優(yōu)點(diǎn)。本實(shí)施例的優(yōu)點(diǎn)之一在 于該應(yīng)變界面，其位于該凹陷區(qū)域中的半導(dǎo)體材料與該硅基底之間，可提升半導(dǎo)體裝置的 載流子遷移率。該載流子遷移率允許較大的溝道電流而無須增加?xùn)艠O電壓。本實(shí)施例的另
9一優(yōu)點(diǎn)在于多層配置的間隙子以及最佳化的蝕刻步驟以克服間隙子殘留問題，其可能出現(xiàn) 在公知技術(shù)中。本實(shí)施例的再一優(yōu)點(diǎn)在于此處所揭示的方法可相容于CMOS工藝流程且可 容易地實(shí)行。應(yīng)注意的是，此處所揭示的各不同的實(shí)施例提供不同的優(yōu)點(diǎn)，并且無特定的優(yōu) 點(diǎn)是必需被所有實(shí)施例所要求。 本發(fā)明雖以各種實(shí)施例揭示如上，然其并非用以限定本發(fā)明的范圍，任何所屬技 術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此 本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體裝置的制造方法，包括提供一硅基底具有一淺溝槽隔離物形成于其上；形成一柵極堆疊于該硅基底之上；形成虛置間隙子于該柵極堆疊的側(cè)壁上；形成一凹陷區(qū)于該硅基底中，其中該凹陷區(qū)為夾置于該柵極堆疊與該淺溝槽隔離物之間；外延成長(zhǎng)一半導(dǎo)體材料于該凹陷區(qū)之內(nèi)，其中該半導(dǎo)體材料相異于該硅基底；移除該虛置間隙子；形成一第一氧化硅層于該柵極堆疊和該半導(dǎo)體材料之上；形成一氮化硅層于該第一氧化硅層之上；形成一第二氧化硅層于該氮化硅層之上；實(shí)施一第一干蝕刻工藝以移除一部分的該第二氧化硅層；實(shí)施一第二干蝕刻工藝以移除一部分的該氮化硅層；以及實(shí)施一第三干蝕刻工藝以移除一部分的該第一氧化硅層，借此形成柵極間隙子于該柵極堆疊的側(cè)壁上，其中各柵極間隙子包括一殘留部分的該第一氧化硅層、該氮化硅層、及該第二氧化硅層。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中形成該凹陷區(qū)的步驟包括通過一 各向同性蝕刻工藝形成一凹陷區(qū)。
3.如權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其中該各向同性蝕刻工藝包括一干蝕 刻工藝，其利用一 HBr等離子體氣體；以及其中該干蝕刻工藝包括調(diào)整一偏壓功率以定義 出該凹陷區(qū)的一各向同性輪廓。
4.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中該第一和第三干蝕刻工藝各利用 一碳氟等離子體氣體；以及其中該第二干蝕刻工藝?yán)靡惶細(xì)鋉氟等離子體氣體。
5.一種半導(dǎo)體裝置的制造方法，包括 形成一柵極堆疊于一硅基底之上；形成虛置間隙子于該柵極堆疊的側(cè)壁上； 各向同性地蝕刻該硅基底以形成凹陷區(qū)于該柵極堆疊的一側(cè)； 形成一半導(dǎo)體材料于所述凹陷區(qū)之內(nèi)，其中該半導(dǎo)體材料相異于該硅基底； 移除所述虛置間隙子；形成多個(gè)柵極間隙子層，其具有氧化物-氮化物_氧化物配置于該柵極堆疊與該半導(dǎo) 體材料上；以及蝕刻所述間隙子層以形成柵極間隙子于該柵極堆疊的側(cè)壁上。
6.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中各向同性地蝕刻該硅基底的步驟 包括實(shí)施一干蝕刻工藝使用一氫-硼等離子體氣體和調(diào)整該干蝕刻工藝的一偏壓功率以 定義出所述凹陷區(qū)的一各向同性輪廓。
7.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中形成多個(gè)柵極間隙子層的步驟包括形成一第一氧化層于該柵極堆疊和該半導(dǎo)體材料之上，其中該第一氧化層包含一厚度 范圍大抵介于30埃至200埃；形成一氮化層于該第一氧化層之上，其中該氮化層包含一厚度范圍大抵介于30埃至 200埃；及形成一第二氧化層于該氮化層之上，其中該第二氧化層包含一厚度范圍大抵介于100 埃至1000埃。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其中蝕刻所述間隙子層的步驟包括蝕刻該第二氧化層，以一第一干蝕刻工藝使用一碳氟等離子體氣體；蝕刻該氮化層，以一第二干蝕刻工藝使用一碳?xì)?氟等離子體氣體；以及蝕刻該第一氧化層，以一第三干蝕刻工藝使用一碳氟等離子體氣體。
9.一半導(dǎo)體裝置，包括一硅基底具有一硅區(qū)域、多個(gè)應(yīng)變半導(dǎo)體材料區(qū)域、及一淺溝槽隔離物區(qū)域，其中所述 多個(gè)應(yīng)變半導(dǎo)體材料區(qū)域之一夾置于該硅區(qū)域和該淺溝槽隔離物區(qū)域之間，以及其中所述 多個(gè)應(yīng)變半導(dǎo)體材料區(qū)域包括一各向同性輪廓；以及一晶體管，包括一柵極堆疊于該硅區(qū)域上；多個(gè)間隙子形成于該柵極堆疊的側(cè)壁上，其中各間隙子包括一氮化層夾置于一第一氧 化層和一第二氧化層之間；以及輕摻雜源極/漏極區(qū)各形成于該硅區(qū)域的一部分位于該間隙子下方以及形成于應(yīng)變 半導(dǎo)體材料區(qū)域的一部分。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其中該應(yīng)變半導(dǎo)體材料區(qū)域包括硅鍺或碳化硅。
11.如權(quán)利要求9所述的半導(dǎo)體裝置，其中所述多個(gè)應(yīng)變半導(dǎo)體材料區(qū)域之一被該淺 溝槽隔離物區(qū)域截?cái)嗍沟盟龆鄠€(gè)應(yīng)變半導(dǎo)體材料區(qū)域之一具有一斜的表面。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。上述半導(dǎo)體裝置的制造方法包括形成一柵極堆疊于一硅基底之上，形成虛置間隙子于該柵極堆疊的側(cè)壁上，各向同性地蝕刻該硅基底以形成凹陷區(qū)于該柵極堆疊的一側(cè)，形成一半導(dǎo)體材料于所述凹陷區(qū)之內(nèi)，該半導(dǎo)體材料相異于該硅基底；移除所述虛置間隙子，形成多個(gè)柵極間隙子層，其具有氧化物-氮化物-氧化物配置于該柵極堆疊與該半導(dǎo)體材料上，以及蝕刻所述間隙子層以形成柵極間隙子于該柵極堆疊的側(cè)壁上。本發(fā)明優(yōu)點(diǎn)在于該應(yīng)變界面可提升半導(dǎo)體裝置的載流子遷移率；另一優(yōu)點(diǎn)在于多層配置的間隙子以及最佳化的蝕刻步驟以克服間隙子殘留問題；再一優(yōu)點(diǎn)在于所述方法可相容于CMOS工藝流程且可容易地實(shí)行。
文檔編號(hào)H01L21/8234GK101853813SQ200910165189
公開日2010年10月6日 申請(qǐng)日期2009年7月27日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者莊學(xué)理, 徐振斌, 鄭光茗 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司