專利名稱：一種存儲裝置及其制造方法
技術(shù)領域：
本發(fā)明是關于基于以相變化為基礎的存儲器材料的高密度存儲裝置， 包含以硫?qū)倩餅榛A的材料及其它可編程電阻材料，及此裝置的制造方 法。
背景技術(shù)：
例如硫?qū)倩锊牧霞跋嗨撇牧系南嘧兓牧希芡ㄟ^適用于集成電路 實施程度的電流的施加，引起非晶態(tài)與結(jié)晶態(tài)之間的相變化。 一般非晶態(tài) 的特征為具有較一般結(jié)晶態(tài)高的電阻，其可輕易感知以指示數(shù)據(jù)。該多個 特性有益于使用可編程電阻材料以形成非易失性存儲器電路，其可隨機存 取及寫入。
自非晶態(tài)變化至結(jié)晶態(tài)通常是一較低電流操作。此處稱為復位的自結(jié) 晶態(tài)變化至非晶態(tài)一般是一較高電流操作，其包含一短高電流密度脈沖以 熔化或崩潰結(jié)晶結(jié)構(gòu)，其后該相變化材料快速冷卻，冷卻相變化程序及使 至少一部份相變化材料在非晶態(tài)中穩(wěn)定化。期望可以最小化用于引起相變 化材料自結(jié)晶態(tài)至非晶態(tài)的轉(zhuǎn)變的復位電流的大小。
復位所需的電流大小可通過降低存儲單元中相變化材料的尺寸及/或 在電極與相變化材料之間的接觸面積而降低，如此較高電流密度是以通過 相變化材料元件的小的絕對電流值而達成。
控制相變化存儲單元中主動區(qū)域尺寸的一方法，是設計用以傳遞電流 至相變化材料體的非常小的電極。此小電極結(jié)構(gòu)誘發(fā)接觸位置如傘狀頭部
的一小面積的相變化材料中的相變化。請參見2002年8月6日頒給Wicker， 名稱為「側(cè)壁導體的減小接觸面積」的美國專利第6,429,064號；2002年 10月8日頒給Gilgen,名稱為「電極間的小接觸面積的制造方法」的美國 專利第6,462，353號；2002年12月31日頒給Lowrey，名稱為「三維(3D) 可編程裝置」的美國專利第6，501,ni號；2003年7月1日頒給Harshfield，
6名稱為「存儲器元件及其制造方法」的美國專利第6，563，156號。
于制造非常小尺寸的裝置時所引起的問題，包含制造大型高密度存儲
裝置時的對準的議題。
因此，期望能提供一種具有小尺寸及低復位電流的完全自我對準的存
儲單元結(jié)構(gòu)，及此種用于大型高密度存儲裝置的結(jié)構(gòu)的制造方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種存儲裝置及其制造方法。 此處所描述的存儲裝置包含多個存儲單元。該多個存儲單元中每一存 儲單元包含一二極管，該二極管包含摻雜半導體材料、及一介電間隔物， 在該二極管上，且定義一開口，該介電間隔物具有與該二極管側(cè)邊自我對 準的側(cè)邊。該多個存儲單元中每一存儲單元更包含一存儲器元件，在該介 電間隔物上以及包含在該開口內(nèi)與該二極管的一頂表面接觸的一部份。
此處所描述的存儲裝置的制造方法，包含形成一包含字線材料、字線 材料上的二極管材料、二極管材料上的介電間隔物材料、及介電間隔物材 料層上的第一犧牲材料的結(jié)構(gòu)。多個介電填充的第一溝道被形成在該結(jié)構(gòu) 中，延伸于第一方向以定義多個條狀物，每一條狀物包含一字線，該字線 包含字線材料。第二犧牲材料被形成在條狀物及介電填充的第一溝道上。 多個介電填充的第二溝道被形成下至字線，且延伸于第二方向以定義多個 包含第二犧牲材料的犧牲條狀物。移除該第一犧牲材料以定義介層，及移 除犧牲條狀物以定義介層上方的溝道且延伸至第二方向。多個介電間隔物 是以介電間隔物材料形成。之后多個存儲器元件及多個位線形成在介層及 溝道內(nèi)。
此處所描述的存儲單元可導致位于存儲器元件內(nèi)的主動區(qū)域能制作 得極小，因而可降低誘發(fā)相變化所需的電流大小。位于開口內(nèi)為介電間隔 物定義的存儲器元件的第一部份的寬度是較二極管者及位線小，且較佳為 小于一般用于形成存儲器陣列的二極管及字線的光刻工藝的最小特征尺 寸，該小的存儲器元件的第一部份集中該存儲器元件的第一部份的電流密 度，藉以降低誘發(fā)主動區(qū)域中相變化所需的電流大小。另外，該介電間隔 物較佳包含可以提供一些熱隔絕的材料，其亦有助于降低誘發(fā)相變化所需的電流量。再者，在實施例中，存儲器元件的第二部份能自主動區(qū)域中的 對應位線提供一些熱隔絕。
此處所描述具有完全自我對準存儲單元的存儲器陣列可導致高密度 存儲器。在實施例中，陣列的存儲單元的剖面積是整個由字線及位線的尺 寸決定，此允許陣列具有高存儲器密度。字線具有字線寬度，且相鄰字線 是以一字線分離距離分開，及位線具有位線寬度，且相鄰位線是以一位線 分離距離分開。于較佳實施例中，字線寬度與字線分離距離的總和等于用 于形成陣列的特征尺寸F的兩倍，及位線寬度與位線分離距離的總和等于 用于特征尺寸F的兩倍。
本發(fā)明的其它態(tài)樣及優(yōu)點，能由閱讀下面的附圖、詳細說明及權(quán)利要 求看出。


圖1是表示此處所描述使用具有二極管存取裝置的完全自我對準多孔 型存儲單元的一部份交點陣列實施的簡示圖。
圖2A至圖2B是表示配置在交點陣列中的存儲單元的剖面視圖。
圖3至圖16是表示制造如圖2A至圖2B所示的存儲單元的交點陣列
的制造順序的步驟。
圖17是包含此處所描述具有二極管存取裝置的完全自我對準存儲單
元的交點存儲器陣列的集成電路的簡化方塊圖。
主要元件符號說明
10 集成電路
14 驅(qū)動器
16 字線
18 位線譯碼器
20 位線
22 總線
24 感測放大器
26 數(shù)據(jù)總線24 數(shù)據(jù)輸入結(jié)構(gòu)
28 數(shù)據(jù)輸入線
30 電路
32 數(shù)據(jù)輸出線
34 控制器
36 偏壓調(diào)整供應電壓
100 陣列
115 存儲單元
116a 第一側(cè)邊
116b 第二側(cè)邊
116c 第一側(cè)邊
116d 第二側(cè)邊
120 位線 120a 位線 120b 位線 120c 位線
121 二極管
122 第一摻雜半導體區(qū)域
123a 側(cè)邊
123b 側(cè)邊
124 第二摻雜半導體區(qū)域
125 分離距離
126 pn結(jié)
127 側(cè)邊 130 字線 130a 字線 130b 字線 130c 字線 132 分離距離 133a 側(cè)邊
9133b側(cè)邊
134*存 莧反
140介電間隔物
141側(cè)邊
150主動區(qū)域
155主動區(qū)域
160存儲器元件
162第一部份
163寬度
164第二部份
170介電質(zhì)
180導電覆蓋層
300多層結(jié)構(gòu)
310字線材料
312二極管材料
315總厚度
320第一摻雜半導體材料層
330第二摻雜半導體材料層
340導電覆蓋材料層
345厚度
350介電間隔物材料
355厚度
360犧牲元件材料
365厚度
400多層條狀物
410第一溝道
420間距
500介電填充材料
600犧牲條狀物材料
700第二溝道710疊層
712寬度
714寬度
716分離距離
718分離距離
720犧牲條狀物
725間距
730介電元件
740犧牲元件
900介層孔
902高度
920溝道
922咼度
1000側(cè)壁間隔物
1010開口
1100開口
1110寬度
1400氧化層
1500整體字線
1510導電栓塞
1600周邊電路
具體實施例方式
下面有關本發(fā)明的描述，將典型地參考特定結(jié)構(gòu)的實施例及方法。應 了解的是，未意圖去限制本發(fā)明至特定揭示的實施例及方法，而是本發(fā)明 可使用其它特征、元件、方法及實施例而實施。描述較佳實施例以說明本 發(fā)明，但不是用來限制其由專利權(quán)利要求所定義的范圍。熟悉本技術(shù)領域 的通常人士將可基于以下的描述而知悉各種不同的均等變化。各種不同的 實施例中的相同元件通常是以相同元件符號表示。
圖1是表示此處所描述使用具有二極管存取裝置的完全自我對準多孔型存儲單元的一部份交點存儲器陣列100實施的簡示圖。
如圖1的簡示圖所示，該陣列100的每一存儲單元包含二極管存取裝 置及存儲器元件(以圖1中的可變電阻器表示)，存儲器元件可設定至多 個電阻狀態(tài)之一，及因而可儲存一或多個位的數(shù)據(jù)。
該陣列100包含多條字線130及位線120，該多個字線130包含與第一 方向平行延伸的字線130a、 130b及130c，及該多個位線120包含與第二 方向平行延伸的位線120a、 120b及120c。該陣列100是表示為一交點陣 列，因為字線130及位線120是以一給定字線130及一給定位線120彼此 橫跨而非實際上交叉的方式配置，及存儲單元位于字線130及位線120的 交點位置處。
存儲單元115是代表陣列100的存儲單元，及被配置在位線120b與 字線130b的交點處，該存儲單元115包含一二極管121及串聯(lián)配置的存 儲器元件160，該二極管121電性耦接至字線130b，及存儲器元件160電 性耦接至位線120b。
陣列100的存儲單元115的讀取與寫入，可通過施加適當電壓及/或電 流至對應字線130b與位線120b以誘發(fā)通過選擇的存儲單元115的電流而 達成。所施加電壓與電流的大小階級及持續(xù)時間視進行的操作而定，該操 作例如是讀取操作或?qū)懭氩僮鳌?br> 于具有包含相變化材料的存儲器元件160的存儲單元115的復位(或 擦除)操作中，施加一復位脈沖至對應字線130b及位線120b，以引起相 變化材料的主動區(qū)域轉(zhuǎn)變成非晶態(tài)，藉以設定與復位狀態(tài)相關的電阻值范 圍內(nèi)的電阻。復位脈沖是一相當高的能量脈沖，足以使至少存儲器元件160 的主動區(qū)域溫度升高至相變化材料的轉(zhuǎn)變(結(jié)晶)溫度之上，及至熔化溫 度之上以使至少主動區(qū)域為液態(tài)。接著，復位脈沖快速終止，導致一相當 快的冷卻時間，使主動區(qū)域快速冷卻至轉(zhuǎn)變溫度以下，以致于主動區(qū)域可 穩(wěn)定化至一非晶態(tài)。
于具有包含相變化材料的存儲器元件160的存儲單元115的設定(或 編程)操作中，施加一適當大小階級及持續(xù)時間的編程脈沖至對應字線 130b及位線120b，足以使至少一部份主動區(qū)域的溫度升高至轉(zhuǎn)變溫度之 上，及引起一部份主動區(qū)域自非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)的轉(zhuǎn)換，此轉(zhuǎn)換可降低
12存儲器元件160的電阻，及設定存儲單元115至一所欲的狀態(tài)。
于儲存在具有包含相變化材料的存儲器元件160的存儲單元115中的 數(shù)據(jù)值的一讀取(或感測)操作中，施加一適當大小階級及持續(xù)時間的讀 取脈沖至對應字線130b及位線120b，以誘發(fā)電流流過，其不會使存儲器 元件160進行電阻狀態(tài)的變化。該流過存儲單元115的電流是視存儲器元 件的電阻而定，及因而該數(shù)據(jù)值儲存在存儲單元115中。
圖2A及圖2B是表示配置在交點陣列100中的一部份存儲單元(包 含代表的存儲單元115)的剖面視圖，圖2A是沿著位線120剖面而成及 圖2B是沿著字線130剖面而成。
參考圖2A及圖2B，存儲單元115包含一具有第一導電型態(tài)的第一摻 雜半導體區(qū)域122，以及于第一摻雜半導體區(qū)域122上的第二摻雜半導體 區(qū)域124，該第二摻雜半導體區(qū)域124具有相反于第一導電型態(tài)的第二導 電型態(tài)。該第一摻雜半導體區(qū)域122及該第二慘雜半導體區(qū)域124于其間 定義一 pn結(jié)126。
存儲單元115包含位于第二摻雜半導體區(qū)域124的導電覆蓋層180。 該第一及第二該摻雜半導體區(qū)域122、 124與導電覆蓋層180包含一多層 結(jié)構(gòu)以定義二極管121。于一例示實施例中，該導電覆蓋層180包含一金 屬硅化物，其包含鈦、鎢、鈷、鎳或鉭。該導電覆蓋層180于操作期間通 過提供一導電性較該第一及第二該摻雜半導體區(qū)域122、 124高的接觸表 面，有助于維持橫跨于該第一及第二摻雜半導體區(qū)域122、 124的電場的 均勻性。另外，該導電覆蓋層180于存儲單元100制造期間可用于作為該 第二摻雜半導體區(qū)域124的保護刻蝕停止層。
該第一摻雜半導體區(qū)域122位于字線130b上，字線130b延伸進出圖 2A所示的剖面。于一例示實施例中，該字線130b包含摻雜W (高摻雜N 型)半導體材料，該第一摻雜半導體區(qū)域122包含摻雜N—(輕摻雜N型) 半導體材料，以及該第二摻雜半導體區(qū)域124包含慘雜？+ (高摻雜P型) 半導體材料。可看出二極管121的擊穿電壓包含可通過增加P+摻雜區(qū)域與 N^參雜區(qū)域之間的距離，及/或減少N—區(qū)域中的摻雜濃度而增加。
于另一實施例中，字線130可包含其它導電材料，諸如鉤、氮化鈦、 氮化鉭、鋁。于又一實施例中，該第一摻雜半導體區(qū)域122可被省略，及
13二極管121可由該第二摻雜半導體區(qū)域124、導電覆蓋層180及一部份字 線130b形成。
存儲器元件160位于一介電間隔物140上，及電性耦接二極管121至 對應位線120b。存儲器元件160包含存儲器材料，例如選自由鍺、銻、碲、 硒、銦、鈦、鎵、鉍、錫、銅、鈀、鉛、銀、硫、硅、氧、磷、砷、氮及 金組成的群組的一或多種材料。存儲器元件160包含一第一部份162，其 位于由該二極管121上的介電間隔物140所定義的開口內(nèi)，以接觸該二極 管121的頂表面，該第一部份162被介電間隔物140包圍。存儲器元件160 亦包含該第一部份162上的第二部份164。
介電間隔物140較佳包含可阻擋存儲器元件160的存儲器材料的擴散 的材料。在一些實施例中，因為以下詳細討論的理由，介電間隔物140的 材料可選擇熱傳導性低者。介電間隔物140具有與二極管121的側(cè)邊127 自我對準的側(cè)邊141。于一參考圖3至圖16詳細說明的下面的制造實施例 中，介電間隔物140的材料是于二極管121的材料圖案化期間被圖案化。
包含作為存儲單元115的頂電極的位線120b的位線120是延伸進出 圖2B所示的剖面。位線120可包含一或多層導電材料。位線120可包含， 例如氮化鈦或氮化鉭。于其中包含有GST(如下討論)的存儲器元件160的 實施例中，氮化鈦是較佳，因為其與GST具有良好接觸，其是用于半導 體制造的普通材料，及其提供一良好的擴散勢壘層?；蛘?，位線120可為 氮化鋁鈦或氮化鋁鉭，或更包含例如一個以上選自下列群組的元素鈦、 鎢、鉬、鋁、鉭、銅、鉬、銥、鑭、鎳、氮、氧和釕及其組合。
包含一或多層介電材料的介電質(zhì)170包圍該存儲單元，且分開相鄰的 字線130及相鄰的位線120。
在操作時，字線130b及位線120b上的電壓能誘發(fā)通過存儲器元件160 及二極管121的電流。
主動區(qū)域155是存儲器元件160的區(qū)域，其中存儲器材料被誘發(fā)而于 至少二固態(tài)相之間變化?？刹熘氖牵诶镜慕Y(jié)構(gòu)中，主動區(qū)域155可 以制作得極小，因而能降低誘發(fā)相變化所需的電流的大小。該存儲器元件 160的第一部份162的寬度163是低于該二極管121及存儲器元件160的 第二部份164者，及較佳低于一般用于形成存儲器陣列100的二極管121及字線130的光刻工藝的最小特征尺寸。該小的存儲器元件160的第一部 份162可集中該存儲器元件160的第一部份162中的電流密度，藉以降低 誘發(fā)主動區(qū)域155中的相變化所需的電流的大小。另外，介電間隔物140 較佳包含可提供熱隔絕至主動區(qū)域155的材料，其亦有助于降低誘發(fā)相變 化所需的電流量。再者，存儲器元件160的第二部份164能自主動區(qū)域155 中的對應位線120提供一些熱隔絕。
由圖2A及圖2B所示的剖面可看出，陣列100的存儲單元是排列在 字線130與位線120的交點位置處。存儲單元115作為代表，且排列在字 線130b與位線120b的交點位置處。二極管121、介電間隔物140及存儲 器元件160形成存儲單元115的結(jié)構(gòu)，該結(jié)構(gòu)具有實質(zhì)上相同于字線130 的寬度134的第一寬度(參見圖2A)。再者，該結(jié)構(gòu)具有實質(zhì)上相同于位 線120的寬度的第二寬度(參見圖2B)。此處所使用的術(shù)語「實質(zhì)上」是 意圖適應制造容許值。因此，陣列100的存儲單元的剖面積完全由字線130 及位線120的大小決定，以允許陣列100具有較高的存儲器密度。
字線130具有字線寬度134，且相鄰字線130是以一字線分離距離132 分開(參見圖2A)，及位線120具有位線寬度124，且相鄰位線120是以 一位線分離距離125分開(參見圖2B)。于較佳實施例中，字線寬度134 與字線分離距離132的總和等于用于形成陣列100的特征尺寸F的兩倍， 及位線寬度與位線分離距離125的總和等于用于特征尺寸F的兩倍。另外， F較佳為用于形成位線120及字線130的工藝(通常為光刻工藝)的最小 特征尺寸，使得陣列100的存儲單元具有存儲單元面積4F2。
于圖2A至圖2B所示的存儲器陣列100中，由二極管121、介電間隔 物140、及存儲器元件160形成的存儲單元115結(jié)構(gòu)，具有與對應字線130b 的側(cè)邊133a、 133b自我對準的第一及第二側(cè)邊116a、 116b,以及具有與 對應位線120b的側(cè)邊123a、 123b自我對準的第一及第二側(cè)邊116c、 116d。 于一參考圖3至圖16詳細說明的下面的制造實施例中，二極管121是于 字線130形成及定義介電間隔物140位置的材料圖案化期間形成。因此， 圖2A至圖2B的剖面視圖所示的陣列100的存儲單元是完全自我對準的。
圖3至圖16是表示制造如圖2A至圖2B所示的存儲單元的交點陣列 100的制造順序的步驟。圖3A至圖3B表示形成一結(jié)構(gòu)300在P阱上的頂視圖及剖面視圖的 第一步驟。該多層結(jié)構(gòu)300包含一字線材料310及該字線材料310上的二 極管材料312。
二極管材料312包含一第一摻雜半導體材料層320、 一第二摻雜半導 體材料層330、及在該第二摻雜半導體材料層330上的導電覆蓋材料層 340。
于該例示實施例中，該字線材料310包含摻雜N"(高摻雜N型)半 導體材料，該第一慘雜半導體材料層320包含摻雜N—(輕摻雜N型)半 導體材料，以及該第二摻雜半導體材料層330包含摻雜？+ (高摻雜P型) 半導體材料。層310、 320、 330可通過已知技術(shù)例如注入及活化回火工藝 形成。
于該例示實施例中，導電覆蓋材料層340包含一金屬硅化物，其包含 鈦、鎢、鈷、鎳或鉭。于一實施例中，該導電覆蓋材料層340包含硅化鈷 (CoSi)且通過沉積一層鈷及進行一快速熱工藝(RTP)形成，使鈷與層 330的硅反應而形成層340。應了解的是，其它金屬硅化物也可通過沉積 鈦、砷、摻雜鎳、或其合金以此方式(以相似于此處描述使用鈷的范例) 形成。
一介電間隔物材料350位于二極管材料312上,及一犧牲元件材料360 位于介電間隔物材料350上。層350、 360較佳包含相對于另一者可被選 擇性處理(例如選擇性刻蝕)的材料。于該例示實施例中，介電間隔物材 料350包含氮化硅，及犧牲元件材料360包含非晶硅。
于該例示實施例 中，層310、 320、 330具有約400納米的總厚度315， 層340具有約50納米的厚度345，層350具有約40納米的厚度355，以 及層360具有約90納米的厚度365。
接著，圖案化該結(jié)構(gòu)300以形成延伸于第一方向的多個第一溝道410， 以定義多個條狀物400，每一條狀物400包含含有字線材料層310的字線 130，分別得到圖4A和圖4B的頂視圖及剖面視圖所示的結(jié)構(gòu)。字線130 具有寬度134及分離距離132，每一較佳等于用于形成第一溝道410的工 藝(諸如光刻工藝)的最小特征尺寸。于該例示實施例中，多層條狀物400 具有約250納米的間距420。接著，圖4A至圖4B所示結(jié)構(gòu)的溝道410被填充一介電填充材料500， 分別得到圖5A和圖5B的頂視圖及剖面視圖所示的結(jié)構(gòu)。介電填充材料 500可包含例如二氧化硅，及可通過沉積該材料500于溝道410內(nèi)而形成， 及然后進行一諸如化學機械拋光(CMP)的平坦化工藝。
接著， 一犧牲條狀物材料600形成在圖5A至圖5B所示結(jié)構(gòu)上，分 別得到圖6A和圖6B的頂視圖及剖面視圖所示的結(jié)構(gòu)。于該例示實施例 中，犧牲條狀物材料600包含具有厚度約90納米的非晶硅沉積層。
接著，圖案化圖6A至圖6B所示的結(jié)構(gòu)以形成平行延伸于第二方向 的多個第二溝道700，以定義多個疊層710及包含有犧牲條狀物材料層600 的犧牲條狀物720，分別得到圖7A的頂視圖及圖7B至圖7D的剖面視圖 所示的結(jié)構(gòu)。于該例示實施例中，條狀物720具有厚度約250納米的間距 725。
溝道700可通過圖案化圖6A至圖6B所示結(jié)構(gòu)上的光刻膠層形成， 及使用該圖案化光刻膠做為刻蝕掩模刻蝕下至字線130。
如圖7B至圖7C的剖面視圖所示，每一疊層710包含二極管121，其 包含對應字線130上的二極管材料312、 一介電元件730，其包含二極管 121上的材料層350、及一犧牲元件740，其包含介電元件730上的材料層 360。
二極管121包含一第一摻雜半導體區(qū)域122，其包含材料層320、 一 第二摻雜半導體區(qū)域124，其包含材料層330，以及一導電覆蓋層180，其 包含材料層340。第一摻雜半導體區(qū)域122與第二摻雜半導體區(qū)域124定 義其間的pn結(jié)126。
由于形成包含字線130的條狀物400的圖4A至圖4B的第一溝道410 的形成及圖7A至圖7D的第二溝道700的后續(xù)的形成，多層疊層710具 有較佳等于用于形成溝道410及700的工藝(通常為光刻工藝)的最小特 征尺寸寬度712、 714及分離距離716、 718。
接著，圖7A至圖7D所示結(jié)構(gòu)的溝道700被填充另外的介電填充材 料500，分別得到圖8A的頂視圖及圖8B至圖8D的剖面視圖所示的結(jié)構(gòu)。 于該例示實施例中，溝道700被填充如用以填充如參考圖5A至圖5B的 上述溝道410的介電質(zhì)500者的相同材料。介電填充材料500可通過沉積
17溝道700內(nèi)的材料而形成，及之后進行諸如化學機械拋光CMP的平坦化 工藝以暴露犧牲條狀物720的頂表面。
接著，移除犧牲條狀物720及犧牲元件730，于元件730位置處形成 介層孔900，及于條狀物720位置處形成溝道920，得到圖9A的頂視圖及 圖9B至圖9D的剖面視圖所示的結(jié)構(gòu)。于該例示實施例中，犧牲條狀物 720及犧牲元件730均包含非晶硅，且可通過使用例如KOH或氫氧化四 甲基銨(THMA)刻蝕移除。于該例示實施例中，介層孔900具有約為90 納米的高度902，及溝道920具有約為90納米的高度922。
接著，側(cè)壁間隔物1000被形成于圖9A至圖9 D所示的介層孔900內(nèi)， 得到圖10A的頂視圖及圖10B至圖10D的剖面視圖所示的結(jié)構(gòu)。側(cè)壁間 隔物1000定義介層孔900內(nèi)的開口 1010，及于該例示實施例中，側(cè)壁間 隔物1000包含硅。
側(cè)壁間隔物1000可通過于圖9A至圖9D所示的結(jié)構(gòu)上形成一側(cè)壁間 隔物材料層而形成，及非等向式刻蝕側(cè)壁間隔物材料層，以暴露出一部份 介電元件730。于此一實施例中，側(cè)壁間隔物1000的開口 1010于側(cè)壁間 隔物1000內(nèi)是自我中心的。
在示范的實施例中，該側(cè)壁間隔物1000定義出具有一似方形截面的 開口 1010。然而，在實施例中，該開口 IOIO可以為圓形、橢圓形、長方 形或其它不規(guī)則的形狀，取決于用來形成該側(cè)壁間隔物1000的制造技術(shù)。
接著，使用該側(cè)壁間隔物1000做為刻蝕掩模來刻蝕該介電元件730 以形成介電間隔物140，并得到圖IIA頂視圖及圖IIB至圖IID的剖面視 圖所繪示的結(jié)構(gòu)。該刻蝕可使用例如反應式離子刻蝕RIE進行。
參考所繪示的圖llA至圖IID，該介電間隔物140具有開口 1100延 伸至該導電覆蓋層180，該導電覆蓋層180做為在該介電間隔物140形成 時的一刻蝕停止層。開口 1100具有一可以是亞光刻寬度1110，且在該例 示實施例中，該寬度1110約40納米。如上述，該側(cè)壁間隔物1000的開 口 1010可以是自我中心的，以及因而應了解的是，介電間隔物140的開 口 1100的形成也可以是自我中心的。
接著，自繪示在圖11A至圖11D的結(jié)構(gòu)移除該側(cè)壁間隔物1000，得 到圖12A的頂視圖及圖12B至圖12D的剖面視圖所繪示的結(jié)構(gòu)。在例示的實施例中，該側(cè)壁間隔物1000包含硅及可使用例如KOH或THMA刻 蝕移除。
接著，存儲器元件160被形成在介層孔900，該介層孔包含由介電間 隔物140定義的開口 1100內(nèi)的第一部份，及位線被形成在存儲器元件160 上且延伸于第二方向，得到圖13A的頂視圖及圖13B至圖13D的剖面視 圖所繪示的結(jié)構(gòu)。存儲器元件160及位線120可通過沉積一相變化材料層 于圖12A至圖12D所繪示的結(jié)構(gòu)而形成，使用反應式離子刻蝕回刻蝕相 變化材料以形成元件160，及形成位線材料且進行諸如CMP的平坦化工 藝以形成位線120。或者，存儲器元件160及位線120可通過形成一相變 化材料層(例如具有約90納米的厚度)于圖12A至圖12D所繪示的結(jié)構(gòu)、 形成一位線材料層(例如具有約90納米的厚度)在相變化材料層上、及 進行諸如CMP的平坦化工藝而形成。
如上述，二極管121是由溝道410及700的形成而形成，其也定義字 線130、犧牲元件730、及犧牲條狀物720。由于犧牲元件730及犧牲條狀 物720定義后續(xù)形成的存儲器元件260及位線120的位置，應了解的是， 繪示在圖13A至圖13D的存儲單元是完全自我對準的。
接著， 一氧化層MOO被形成在繪示于圖13A至圖13D的結(jié)構(gòu)上，得 到圖14A的頂視圖及圖14B至圖14D的剖面視圖所繪示的結(jié)構(gòu)。
接著，導電栓塞1510的陣列是通過氧化層1400而形成，以接觸對應 的字線130，及整體字線1500被形成在氧化層1400上且接觸相對導電栓 塞1510，得到繪示于圖15A至圖15D的結(jié)構(gòu)。
整體字線1500延伸至包含如圖16A的頂視圖及圖16B的剖面視圖所 繪示的CMOS裝置的周邊電路1600。
圖17是一實施例中的集成電路10的簡化方塊圖。該集成電路10包 含如此處所述具有二極管存取裝置的完全自我對準存儲單元的一交點存 儲器陣列100。 一字線譯碼器14被耦接及電性連接至多條字線16。 一位 線(行)譯碼器18被電性連接至多條位線20，以由存儲器陣列100中的 該相變化存儲單元(未示)讀取數(shù)據(jù)及寫入數(shù)據(jù)。地址是經(jīng)由總線22而 供應至字線譯碼器及驅(qū)動器14與位線譯碼器18。在方塊24中的感測放大 器與數(shù)據(jù)輸入結(jié)構(gòu)，是經(jīng)由數(shù)據(jù)總線26而耦接至位線譯碼器18。數(shù)據(jù)是
19從集成電路10的輸入/輸出端、或在集成電路10內(nèi)部或外部的其它數(shù)據(jù)源，
經(jīng)由數(shù)據(jù)輸入線28而傳送至方塊24的數(shù)據(jù)輸入結(jié)構(gòu)。其它電路30是包 含于集成電路10之上，諸如泛用目的處理器或特殊目的應用電路，或可 以提供由陣列100所支持的系統(tǒng)單芯片功能的模塊組合。數(shù)據(jù)是從方塊24 中的感測放大器，經(jīng)由數(shù)據(jù)輸出線32而輸出至集成電路10上的輸入/輸出 端，或者傳輸至集成電路10內(nèi)部或外部的其它數(shù)據(jù)目的地。
在本實施例中所使用的控制器34，使用了偏壓調(diào)整狀態(tài)機構(gòu)，并控制 了偏壓調(diào)整供應電壓36的施加，例如讀取、編程、擦除、擦除確認以及 編程確認電壓。該控制器34可利用如熟習該項技藝者所熟知的特殊目的 邏輯電路而實施。在替代實施例中，該控制器34包括了通用目的處理器， 其可實施于同一集成電路上，以執(zhí)行一計算機程序而控制裝置的操作。在 又一實施例中，該控制器34是由特殊目的邏輯電路與通用目的處理器組 合而成。
此處所述的存儲單元實施例包括相變化存儲材料，包括硫?qū)倩锊牧?與其它材料。硫?qū)倩锇ㄏ铝兴脑氐娜我徽哐?0)、硫(S)、硒(Se)、 以及碲(Te)，形成元素周期表上第VIA族的部分。硫?qū)倩锇▽⒁涣?屬元素與一更為正電性的元素或自由基結(jié)合而得。硫?qū)倩锖辖鸢▽⒘?br> 屬化合物與其它物質(zhì)如過渡金屬等結(jié)合。 一硫?qū)倩锖辖鹜ǔ０ㄒ粋€以 上選自元素周期表第IVA族的元素，例如鍺(Ge)及錫(Sn)。通常，硫 屬化物合金包括下列元素中一個以上的復合物銻(Sb)、鎵(Ga)、銦(In)、 及銀(Ag)。許多以相變化為基礎的存儲材料已經(jīng)被描述于技術(shù)文件中， 包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、 鎵/硒/碲、錫/銻/碲、銦/銻溜、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以 及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。此 成分可以下列特征式表示TeaGebSb1()(Ka+b)。 一位研究員描述了最有用的 合金系為，在沉積材料中所包含的平均碲濃度是遠低于70%，典型地是低 于60%，并在一般型態(tài)合金中的碲含量范圍從最低23%至最高58%，且最 佳是介于48%至58%的碲含量。鍺的濃度是高于約5%，且其在材料中的 平均范圍是從最低8%至最高30%， 一般是低于50%。最佳地，鍺的濃度 范圍是介于8%至40%。在此成分中所剩下的主要成分則為銻。該多個百分比是代表所組成元素的原子總數(shù)為100%時，各原子的百分比(Ovshinky 5,687,112專利，欄10 11)。由另一研究者所評估的特殊合金包括 Ge2Sb2Te5、 GeSb2Te4、以及GeSb4Te7 (Noboru Yamada， 「 Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording」，SPIE v.3109, pp. 28-37(1997))。更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、 鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以 形成一相變化合金其包括有可編程的電阻性質(zhì)。可使用的存儲材料的特殊 范例，是如Ovshinsky '112專利中欄11-13所述，其范例在此被列入?yún)⒖肌?br> 在一些實施例中，硫?qū)倩锛捌渌嘧兓牧蠐诫s雜質(zhì)來修飾導電 性、轉(zhuǎn)換溫度、熔點及使用在摻雜硫?qū)倩锎鎯ζ髟钠渌匦?。使?在摻雜硫?qū)倩锎硇缘碾s質(zhì)包含氮、硅、氧、二氧化硅、氮化硅、銅、 銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦、氧化鈦?？蓞⒁娒绹鴮?利第6，800，504號專利及美國專利申請案第2005/0029502號。
相變化合金能在此單元主動通道區(qū)域內(nèi)依其位置順序于材料為一般 非晶態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切換。 這些合金至少為雙穩(wěn)定態(tài)。此詞匯「非晶」是用以指稱一相對較無次序的 結(jié)構(gòu)，其較一單晶更無次序性，而帶有可檢測的特征如較之結(jié)晶態(tài)更高的 電阻值。此詞匯「結(jié)晶」是用以指稱一相對較有次序的結(jié)構(gòu)，其較之非晶 態(tài)更有次序，因此包括有可檢測的特征例如比非晶態(tài)更低的電阻值。典型 地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測的不 同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特性中包括，原子 次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可 切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的 灰階部分。此材料中的電性質(zhì)亦可能隨之改變。
相變化合金可通過施加一電脈沖而從一種相態(tài)切換至另一相態(tài)。先前 觀察指出， 一較短、較大幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成大 體為非晶態(tài)。 一較長、較低幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成 大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量，夠大因此足以破壞結(jié)晶 結(jié)構(gòu)的鍵能，同時時間夠短，因此可以防止原子再次排列成結(jié)晶態(tài)。合適 的曲線是取決于經(jīng)驗或模擬，特別是針對一特定的相變化合金。在本文中所揭露的該相變化材料并通常被稱為GST，可理解的是亦可以使用其它類 型的相變化材料。在本發(fā)明中用來所實施的相變化隨機存取存儲器
(PCRAM)是Ge2Sb2Te5。
可用于本發(fā)明其它實施例中的其它可編程的存儲材料包括，摻雜N2 的GST、 GexSby、或其它以不同結(jié)晶態(tài)轉(zhuǎn)換來決定電阻的物質(zhì)； PrxCayMn03、 PrxSryMn03、 ZrOx或其它利用電脈沖以改變電阻狀態(tài)的材料； 或其它使用一電脈沖以改變電阻狀態(tài)的物質(zhì)； TCNQ(7,7,8,8-tetracyanoquinodimethane) 、 PCBM (methanoflillerene 6,6-phenyl C61-butyric acid methyl ester) 、 TCNQ-PCBM、 Cu陽TCNQ、 Ag-TCNQ、 C60-TCNQ、以其它物質(zhì)摻雜的TCNQ、或任何其它聚合物材 料其包括有以一電脈沖而控制的雙穩(wěn)定或多穩(wěn)定電阻態(tài)。
形成硫?qū)倩锏囊环N示范的方法可以利用PVD濺射或磁控 (Magnetron)濺射方式，其反應氣體為氬氣、氮氣、及/或氦氣等、壓力為1 mTorr至100 mTorr。此沉積步驟一般是于室溫下進行。 一長寬比為1~5 的準直器(collimater)可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可 使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時合并使用直流偏壓以及 準直器亦是可行的。
有時需要在真空中或氮氣環(huán)境中進行一沉積后退火處理，以改良硫?qū)?化物材料的結(jié)晶態(tài)。此退火處理的溫度典型地是介于10(TC至40(TC，而 退火時間則少于30分鐘。
硫?qū)倩锊牧系暮穸仁请S著單元結(jié)構(gòu)的設計而定。 一般而言，硫?qū)倩?物的厚度大于8納米者可以具有相變化特性，使得此材料展現(xiàn)至少雙穩(wěn)定 的電阻態(tài)。可預期某些材料亦合適于更薄的厚度。
本發(fā)明已參照較佳實施例來加以描述，將為吾人所了解的是，本發(fā)明 創(chuàng)作并未受限于其詳細描述內(nèi)容。替換方式及修改樣式系已于先前描述中 所建議，并且其它替換方式及修改樣式將為熟習此項技藝之人士所思及。 本發(fā)明的構(gòu)件結(jié)合而達成與本發(fā)明實質(zhì)上相同結(jié)果者均不脫離本發(fā)明權(quán) 利要求所定義的范圍。
權(quán)利要求
1、一種存儲裝置，其特征在于，包含多個存儲單元，該多個存儲單元中的每一存儲單元，包含一二極管，包含摻雜半導體材料；一介電間隔物，在該二極管上，且定義一開口，該介電間隔物具有與該二極管側(cè)邊自我對準的側(cè)邊；及一存儲器元件，在該介電間隔物上以及包含在該開口內(nèi)與該二極管的一頂表面接觸的一部份。
2、 根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，該多個存儲單元 中的每一存儲單元的該二極管，包含一第一摻雜半導體區(qū)域，具有第一導電型態(tài)；一第二摻雜半導體區(qū)域，位于該第一摻雜半導體區(qū)域上，且具有與該 第一導電型態(tài)相反的第二導電型態(tài)；及一導電覆蓋層，位于該第二摻雜半導體區(qū)域上。
3、 根據(jù)權(quán)利要求2所述的存儲裝置，其特征在于 該第一摻雜半導體區(qū)域包含n型摻雜半導體材料； 該第二摻雜半導體區(qū)域包含p型摻雜半導體材料；及 該導電覆蓋層包含一金屬硅化物。
4、 根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，該多個存儲單元 中的每一存儲單元的開口是自我向中安置的。
5、 根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，更包含 延伸于一第一方向的多條字線；位于該多個字線上且延伸于一第二方向的多條位線，該位線與該字線 交叉于交點位置；及位于該多個交點位置上的多個存儲單元，該多個存儲單元中的每一存 儲單元電性連結(jié)于該多個字線中的對應字線及該多個位線中的對應位線。
6、 根據(jù)權(quán)利要求5所述的存儲裝置，其特征在于該多個存儲單元中的每一存儲單元的該二極管、該介電間隔物、及該 存儲器元件形成一具有第一、第二、第三及第四側(cè)邊的結(jié)構(gòu)；該多個存儲單元中的每一存儲單元的該結(jié)構(gòu)的第一及第二側(cè)邊與對 應字線的側(cè)邊自我對準；及該多個存儲單元中的每一存儲單元的該結(jié)構(gòu)的第三及第四側(cè)邊與對 應位線的側(cè)邊自我對準。
7、 根據(jù)權(quán)利要求5所述的存儲裝置，其特征在于 該多個字線具有字線寬度且相鄰的字線是由一字線分離距離所分開； 該多個位線具有位線寬度且相鄰的位線是由一位線分離距離所分開；及該多個存儲單元中的每一存儲單元具有一存儲單元面積，該存儲單元 面積具有一沿著第一方向的第一側(cè)邊及一沿著第二方向的第二側(cè)邊，該第 一側(cè)邊具有等于該位線寬度與該位線分離距離總和的一長度，該第二側(cè)邊 具有等于該字線寬度與該字線分離距離總和的另一長度。
8、 根據(jù)權(quán)利要求7所述的存儲裝置，其特征在于，第一側(cè)邊的該長 度等于一特征尺寸F的兩倍，及第二側(cè)邊的該長度等于該特征尺寸F的兩 倍，如此該存儲單元面積等于4F2。
9、 一種存儲裝置的制造方法，該方法包含形成多個存儲單元，該多 個存儲單元中的每一存儲單元，其特征在于，包含一二極管，包含摻雜半導體材料；一介電間隔物，在該二極管上，且定義一開口，該介電間隔物具有與 該二極管側(cè)邊自我對準的側(cè)邊；及一存儲器元件，在該介電間隔物上以及包含在該開口內(nèi)與該二極管的 一頂表面接觸的一部份。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該多個存儲單元中的 每一存儲單元的該二極管，包含一第一摻雜半導體區(qū)域，具有一第一導電型態(tài)；一第二摻雜半導體區(qū)域，位于該第一摻雜半導體區(qū)域上及具有與該第 一導電型態(tài)相反的第二導電型態(tài)；一導電覆蓋層，位于第二摻雜半導體區(qū)域上。
11、 根據(jù)權(quán)利要求10所述的方法，其特征在于-該第一摻雜半導體區(qū)域包含n型摻雜半導體材料；該第二摻雜半導體區(qū)域包含p型摻雜半導體材料；及該導電覆蓋層包含金屬硅化物。
12、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該多個存儲單元中的每一存儲單元的開口是自我向中安置的。
13、 根據(jù)權(quán)利要求9所述的方法，其特征在于，更包含 延伸于一第一方向的多條字線；位于該多個字線上且延伸于一第二方向的多條位線，位線與字線交叉 于交點位置；及位于該多個交點位置上的多個存儲單元，該多個存儲單元中的每一存 儲單元電性連結(jié)于該多個字線中的對應字線及該多個位線中的對應位線。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于該多個存儲單元中的每一存儲單元的該二極管、該介電間隔物、及該 存儲器元件形成一具有第一、第二、第三及第四側(cè)邊的結(jié)構(gòu)；該多個存儲單元中的每一存儲單元的該結(jié)構(gòu)的第一及第二側(cè)邊與對 應字線的側(cè)邊自我對準；及該多個存儲單元中的每一存儲單元的該結(jié)構(gòu)的第三及第四側(cè)邊與對 應位線的側(cè)邊自我對準。
15、 根據(jù)權(quán)利要求13所述的方法，其特征在于該多個字線具有字線寬度且相鄰的字線是由一字線分離距離所分開； 該多個位線具有位線寬度且相鄰的位線是由一位線分離距離所分開；及該多個存儲單元中的每一存儲單元具有一存儲單元面積，該存儲單元 面積具有一沿著第一方向的第一側(cè)邊及一沿著第二方向的第二側(cè)邊，該第 一側(cè)邊具有等于該位線寬度與該位線分離距離總和的一長度，該第二側(cè)邊 具有等于該字線寬度與該字線分離距離總和的另一長度。
16、 根據(jù)權(quán)利要求15所述的方法，其特征在于，第一側(cè)邊的該長度 等于一特征尺寸F的兩倍，及第二側(cè)邊的該長度等于該特征尺寸F的兩倍， 如此該存儲單元面積等于4F2。
17、 一種存儲裝置的制造方法，其特征在于，該方法包含-形成一包含字線材料、字線材料上的二極管材料、二極管材料上的介電間隔物材料、及介電間隔物材料上的第一犧牲材料的結(jié)構(gòu)；形成多個介電填充的第一溝道于該結(jié)構(gòu)中，延伸于一第一方向以定義多個條狀物，每一條狀物包含一字線，該字線包含字線材料； 形成第二犧牲材料在條狀物及該介電填充的第一溝道上； 形成多個介電填充的第二溝道下至字線，且延伸于一第二方向以定義多個包含第二犧牲材料的犧牲條狀物；移除該第一犧牲材料以定義介層孔，及移除犧牲條狀物以定義介層上方的溝道且延伸至第二方向；以介電間隔物材料形成多個介電間隔物；及 形成多個存儲器元件及多條位線在介層孔及溝道內(nèi)。
18、 根據(jù)權(quán)利要求17所述的方法，其特征在于，更包含 形成氧化層于位線上；形成延伸通過氧化層以接觸對應字線的導電栓塞陣列；及 形成整體字線于氧化層上，及接觸導電栓塞陣列中中的對應導電栓塞。
19、 根據(jù)權(quán)利要求17所述的方法，其特征在于，該形成多個介電間 隔物，包含形成側(cè)壁間隔物于該介層孔內(nèi)；使用該側(cè)壁間隔物做為刻蝕掩模刻蝕介電間隔物材料，藉以形成包含 介電間隔物材料的介電間隔物，及定義開口；及 移除該側(cè)壁間隔物。
20、 根據(jù)權(quán)利要求19所述的方法，其特征在于，該形成多個存儲器 元件及多條位線，包含形成存儲器材料于該介層孔內(nèi)及由介電間隔物定義的開口； 形成位線材料于該存儲器材料上及溝道中；及 進行一平坦化工藝。
全文摘要
本發(fā)明公開了一種存儲裝置及其制造方法。此處所述的存儲裝置包含多個存儲單元。該多個存儲單元中的每一存儲單元包含一二極管，其包含有摻雜半導體材料、一介電間隔物，在該二極管上，且定義一開口，該介電間隔物具有與該二極管側(cè)邊自我對準的側(cè)邊。每一存儲單元更包含一存儲器元件，在該介電間隔物上以及包含在該開口內(nèi)與該二極管的一頂表面接觸的一部份。
文檔編號H01L21/768GK101685827SQ200910159799
公開日2010年3月31日 申請日期2009年7月22日 優(yōu)先權(quán)日2008年7月22日
發(fā)明者林仲漢, 龍翔瀾 申請人:旺宏電子股份有限公司;國際商用機器公司