專利名稱：一種薄膜晶體管及其制作方法、圖像顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管，具體涉及一種肖特基薄膜晶體管及其制作方法和 使用該薄膜晶體管的圖像顯示裝置。
背景技術(shù)：
平板顯示技術(shù)和器件已經(jīng)發(fā)展成信息顯示的主流技術(shù)和器件。對(duì)平板 顯示器而言，無論是目前居主導(dǎo)地位的液晶顯示器，還是有望成為下一代
主流的有機(jī)發(fā)光二極管(OLED)顯示器，還是將來的柔性基底顯示器， 要實(shí)現(xiàn)大尺寸和高分辨率的顯示，都必需采用薄膜晶體管作為像素開關(guān)控 制元件或周邊驅(qū)動(dòng)電路的集成元件。目前的薄膜晶體管多采用PN結(jié)源漏 類型，但其本身固有的一些缺陷限制了此類薄膜晶體管的應(yīng)用。
肖特基源漏晶體管技術(shù)是一種工藝簡(jiǎn)單、成本低廉的器件技術(shù)。現(xiàn)有 技術(shù)中，肖特基晶體管的結(jié)構(gòu)通常采用頂柵結(jié)構(gòu)，即溝道層及其兩側(cè)的源 漏區(qū)位于襯底上，柵電極形成于溝道層的上方。肖特基結(jié)通常是通過金屬 硅化物與硅的接觸而形成，為確保肖特基接觸被柵電極所覆蓋， 一般需要 使金屬硅化物向硅溝道內(nèi)有足夠的擴(kuò)展，這種擴(kuò)展需要較高的溫度才能實(shí) 現(xiàn)，不適合具有低溫工藝要求的平板顯示器件。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種能在低溫下實(shí)現(xiàn)肖特基源漏接 觸的薄膜晶體管以及采用該薄膜晶體管的圖像顯示裝置，本發(fā)明要解決的 另一個(gè)技術(shù)問題是提供實(shí)現(xiàn)這種肖特基結(jié)型薄膜晶體管的工藝制備方法。
本發(fā)明的技術(shù)問題是通過以下技術(shù)方案加以解決的
一種薄膜晶體管，包括設(shè)置在襯底上的柵電極、溝道層、源區(qū)和漏區(qū)， 所述溝道層形成于所述柵電極的上方，所述溝道層在溝道長(zhǎng)度方向上的尺 寸小于柵電極同方向的長(zhǎng)度并處于所述柵電極長(zhǎng)度的覆蓋范圍之內(nèi)，所述 源區(qū)和漏區(qū)形成于所述柵電極的兩側(cè)且與所述柵電極絕緣，所述源區(qū)和漏 區(qū)分別與所述溝道層長(zhǎng)度方向的兩側(cè)面相接觸形成肖特基結(jié)。
上述薄膜晶體管還包括柵介質(zhì)層，所述柵介質(zhì)層覆蓋在所述柵電極和襯底上，所述溝道層及其兩側(cè)的源區(qū)和漏區(qū)形成于所述柵介質(zhì)層的上面。
上述薄膜晶體管還包括溝道保護(hù)層，所述溝道保護(hù)層覆設(shè)于所述溝道 層的上方。
上述源區(qū)和漏區(qū)采用金屬材料形成。
上述源區(qū)和漏區(qū)采用低功函數(shù)的金屬或高功函數(shù)的金屬，所述低功函
數(shù)的金屬是指功函數(shù)值小于4.5eV的金屬，所述高功函數(shù)的金屬是指功函 數(shù)值大于4.5eV的金屬。
一種薄膜晶體管的制作方法，包括以下步驟-步驟A、在襯底上形成柵電極；
步驟C、在柵電極的上方用半導(dǎo)體材料形成溝道層，使溝道層在溝道 長(zhǎng)度方向上的尺寸小于柵電極同方向的長(zhǎng)度并處于步驟A所述柵電極的覆 蓋范圍之內(nèi)；
步驟D、在步驟C所形成溝道層兩側(cè)的柵介質(zhì)層上形成源區(qū)和漏區(qū)， 使所述源區(qū)和漏區(qū)與所述溝道層長(zhǎng)度方向的的兩側(cè)面相接觸形成肖特基 結(jié)。
在上述步驟A之后和步驟C之前還包括以下步驟 步驟B、在步驟A形成的柵電極上形成柵介質(zhì)層； 上述步驟C還包括在溝道層上連續(xù)生長(zhǎng)溝道保護(hù)層的步驟。 上述源區(qū)和漏區(qū)采用金屬材料形成。
上述步驟A具體通過生長(zhǎng)導(dǎo)電薄膜再經(jīng)光刻和刻蝕加以實(shí)現(xiàn)或通過光 刻、帶膠成膜和光刻膠剝離形成柵電極。
一種圖像顯示裝置，包括透明基板，在所述透明基板上設(shè)置上述薄膜 晶體管。
本發(fā)明與現(xiàn)有技術(shù)相比較的有益效果是
(1)在現(xiàn)有的肖特基源漏型晶體管中，肖特基結(jié)是通過金屬硅化物與 溝道硅接觸形成的，為確保肖特基接觸被柵電極覆蓋， 一般使硅化物向溝 道內(nèi)有足夠的擴(kuò)展，該擴(kuò)展需要較高溫度才能實(shí)現(xiàn)；而本發(fā)明的源區(qū)和漏 區(qū)與溝道層相連形成肖特基結(jié)型的薄膜晶體管為背柵結(jié)構(gòu)，即該肖特基結(jié) 和溝道層形成于柵電極的上方，很容易使得溝道層在溝道長(zhǎng)度方向上處于 柵電極的長(zhǎng)度范圍之內(nèi)，所形成的肖特基結(jié)直接受到柵電極的控制和調(diào)節(jié)。這種背柵結(jié)構(gòu)的肖特基型薄膜晶體管不需要高溫?cái)U(kuò)展因此可在低溫工藝下 實(shí)現(xiàn)，同時(shí)還避免了較高溫度下金屬硅化物所導(dǎo)致的柵與源漏的短路。
(2)本發(fā)明源區(qū)及漏區(qū)可以采用金屬材料制成，例如可選擇采用低功 函數(shù)或高功函數(shù)的金屬材料，因而本發(fā)明的薄膜晶體管既可實(shí)現(xiàn)n型器件 也可實(shí)現(xiàn)p型器件，可以實(shí)現(xiàn)CMOS非晶硅TFT (薄膜晶體管)電路。.


圖1是本發(fā)明薄膜晶體管具體實(shí)施方式
的剖面結(jié)構(gòu)示意圖； 圖2是本發(fā)明制作方法具體實(shí)施方式
柵電極形成示意圖； 圖3是本發(fā)明制作方法具體實(shí)施方式
柵介質(zhì)層生長(zhǎng)示意圖； 圖4是本發(fā)明制作方法具體實(shí)施方式
溝道層和溝道保護(hù)層生長(zhǎng)和圖形 化示意圖5是本發(fā)明制作方法具體實(shí)施方式
源漏區(qū)形成示意圖6是本發(fā)明制作方法具體實(shí)施方式
鈍化層和接觸孔形成示意圖7是本發(fā)明制作方法具體實(shí)施方式
源漏區(qū)引出線形成示意圖。
具體實(shí)施例方式
下面用具體實(shí)施方式
結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)說明。
本發(fā)明薄膜晶體管，其一種具體實(shí)施方式
，如圖1所示，包括襯底l、 一柵電極2、 一柵介質(zhì)層3、 一溝道層4、 一溝道保護(hù)層5、 一源區(qū)6和一 漏區(qū)7，襯底1可采用透明材料，本實(shí)施例中，襯底1為玻璃襯底或其他 材質(zhì)，例如塑料襯底。
柵電極2設(shè)置于襯底1之上，本實(shí)施方式中，柵電極2為金屬材料， 如鉻、鉬或鋁中的任意一種，由磁控濺射方法或熱蒸發(fā)方法形成；另一種 實(shí)施方式，柵電極2可采用透明導(dǎo)電薄膜，如氧化銦錫(ITO)等，由磁 控濺射方法形成。柵電極的厚度一般為100 300納米。
柵介質(zhì)層3覆蓋于柵電極2和襯底1之上，本實(shí)施方式中，柵介質(zhì)層 3可以選用氮化硅或氧化硅等絕緣介質(zhì)，由等離子增強(qiáng)化學(xué)汽相淀積 (PECVD)方法形成；另外的實(shí)施方式，也可釆用氧化鋁、氧化鉿等金屬 氧化物，由磁控濺射方法形成，柵介質(zhì)3的厚度一般為100 400納米。
溝道層4位于覆蓋柵電極2區(qū)域的柵介質(zhì)層3之上，其在長(zhǎng)度方向上 的尺寸小于同方向上柵電極2的尺寸并處于柵電極2的長(zhǎng)度范圍之內(nèi)。本 實(shí)施方式中，溝道層4采用非晶硅材料，由PECVD方法形成；另外的實(shí)施方式，采用金屬氧化物半導(dǎo)體，如氧化鋅基材料，由磁控濺射或其它方
法形成。溝道層4的厚度一般為20 200納米。
溝道保護(hù)層5位于溝道層4之上，其平面尺寸與溝道層4尺寸相同。 本實(shí)施方式中，溝道保護(hù)層5采用氮化硅或氧化硅等絕緣介質(zhì)，由PECVD 方法形成；另外的實(shí)施方式，可以采用氧化鋁或氧化鉿等金屬氧化物，由 磁控濺射方法形成。溝道保護(hù)層5的厚度為20 200納米。
源區(qū)6和漏區(qū)7位于柵介質(zhì)層3之上分別與所述溝道層4長(zhǎng)度方向的 兩端側(cè)面相連。源區(qū)6和漏區(qū)7由金屬材料構(gòu)成，通常由磁控濺射形成， 厚度一般為100 300納米。對(duì)n型TFT,源區(qū)6和漏區(qū)7 —般選用功函 數(shù)較小(小于4.5eV)的金屬材料，如鋁、鈦、鉬等；對(duì)p型TFT，源區(qū) 6和漏區(qū)7 —般選用功函數(shù)較大(大于4.5eV)的金屬材料，如鎳、金和鉑等。
本發(fā)明薄膜晶體管的制作方式，其一種實(shí)施方式，包括以下步驟
步驟101、如圖2所示，襯底1采用透明玻璃基板。在玻璃基板上磁 控濺射生長(zhǎng)一層100 200納米厚的金屬絡(luò)膜，然后光刻和刻蝕形成柵電極 2;另外的實(shí)施方式，通過光刻、帶膠成膜，和光刻膠剝離形成柵電極；
步驟102、如圖3所示，采用PECVD方法生長(zhǎng)一層100 300納米厚 的氮化硅薄膜，形成柵電極2的柵介質(zhì)層3;
步驟103、如圖4所示，采用PECVD連續(xù)淀積一層厚度為100 200 納米的非晶硅和20 80納米的氮化硅層，光刻和刻蝕該氮化硅和非晶硅 層，形成溝道層4和溝道保護(hù)層5。溝道層4和溝道保護(hù)層5圖形由同一 掩膜版確定。所形成的溝道層4在溝道長(zhǎng)度方向的尺寸小于同方向上柵電 極2的尺寸并處于柵電極2的長(zhǎng)度覆蓋范圍之內(nèi)；
步驟104、如圖5所示，用磁控濺射的方法淀積150 300納米厚的金 屬鎳，在300。C溫度下的真空條件下退火30分鐘，然后光刻和刻蝕形成 晶體管的源區(qū)6和漏區(qū)7;
步驟105、如圖6所示，用磁控濺射方法淀積一層100 300納米厚的 氧化硅層8，然后光刻和刻蝕形成電極的接觸孔9和10;
步驟106、如圖7所示，用磁控濺射方法淀積一層100 300納米厚的 金屬鋁膜，然后光刻和刻蝕制成薄膜晶體管的源區(qū)金屬引出電極ll、漏區(qū) 金屬引出電極12。
在圖像顯示裝置(例如液晶顯示器或有機(jī)發(fā)光二極管(OLED)顯示 器)中，可采用上述制作方法在透明基板上形成肖特基型薄膜晶體管，采 用該種肖特基型薄膜晶體管作為像素開關(guān)元件或周邊驅(qū)動(dòng)電路的集成元件。
采用這種肖特基型薄膜晶體管的圖像顯示裝置，簡(jiǎn)化了制作方法，減 少了短路缺陷造成的產(chǎn)品報(bào)廢，因而提高了成品率，降低了成本。并且該
肖特基型薄膜晶體管既可實(shí)現(xiàn)n型器件也可實(shí)現(xiàn)p型器件，因此可以實(shí)現(xiàn) CMOS電路，擴(kuò)展了適用范圍。
以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說 明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬技術(shù) 領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若 干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1. 一種薄膜晶體管，包括設(shè)置在襯底上的柵電極、溝道層、源區(qū)和漏區(qū)，其特征在于，所述溝道層形成于所述柵電極的上方，所述溝道層在溝道長(zhǎng)度方向上的尺寸小于柵電極同方向的長(zhǎng)度并處于所述柵電極長(zhǎng)度的覆蓋范圍之內(nèi)，所述源區(qū)和漏區(qū)形成于所述柵電極的兩側(cè)且與所述柵電極絕緣，所述源區(qū)和漏區(qū)分別與所述溝道層長(zhǎng)度方向的兩側(cè)面相接觸形成肖特基結(jié)。
2. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，還包括柵介質(zhì)層， 所述柵介質(zhì)層覆蓋在所述柵電極和襯底上，所述溝道層及其兩側(cè)的源區(qū)和 漏區(qū)形成于所述柵介質(zhì)層的上面。
3. 根據(jù)權(quán)利要求2所述的薄膜晶體管，其特征在于，還包括溝道保護(hù) 層，所述溝道保護(hù)層覆設(shè)于所述溝道層的上方。
4. 根據(jù)權(quán)利要求1至3任一所述的薄膜晶體管，其特征在于，所述源 區(qū)和漏區(qū)采用金屬材料形成。
5. 根據(jù)權(quán)利要求4所述的薄膜晶體管，其特征在于，所述源區(qū)和漏區(qū) 采用低功函數(shù)的金屬或高功函數(shù)的金屬，所述低功函數(shù)的金屬是指功函數(shù) 值小于4.5eV的金屬，所述高功函數(shù)的金屬是指功函數(shù)值大于4.5eV的金 屬。
6. —種薄膜晶體管的制作方法，其特征在于，包括以下步驟-步驟A、在襯底上形成柵電極；步驟C、在柵電極的上方用半導(dǎo)體材料形成溝道層，使溝道層在溝道 長(zhǎng)度方向上的尺寸小于柵電極同方向的長(zhǎng)度并處于步驟A所述柵電極的覆 蓋范圍之內(nèi)；步驟D、在步驟C所形成溝道層兩側(cè)的柵介質(zhì)層上形成源區(qū)和漏區(qū)， 使所述源區(qū)和漏區(qū)與所述溝道層長(zhǎng)度方向的的兩側(cè)面相接觸形成肖特基 結(jié)。
7. 根據(jù)權(quán)利要求6所述的方法，其特征在于，在所述步驟A之后和步 驟C之前還包括以下步驟步驟B、在步驟A形成的柵電極上形成柵介質(zhì)層； 所述步驟C還包括在溝道層上連續(xù)生長(zhǎng)溝道保護(hù)層的步驟。
8. 根據(jù)權(quán)利要求7所述的方法，其特征在于，所述源區(qū)和漏區(qū)采用金 屬材料形成。
9. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述步驟A具體通過生 長(zhǎng)導(dǎo)電薄膜再經(jīng)光刻和刻蝕加以實(shí)現(xiàn)或通過光刻、帶膠成膜和光刻膠剝離 形成柵電極。
10. —種圖像顯示裝置，包括透明基板，其特征在于，在所述透明基 板上設(shè)置權(quán)1至5中任一項(xiàng)所述的薄膜晶體管。
全文摘要
本發(fā)明公開了一種薄膜晶體管，包括設(shè)置在襯底上的柵電極、溝道層、源區(qū)和漏區(qū)，所述溝道層形成于所述柵電極的上方，所述溝道層在溝道長(zhǎng)度方向上的尺寸小于柵電極同方向的長(zhǎng)度并處于所述柵電極長(zhǎng)度的覆蓋范圍之內(nèi)，所述源區(qū)和漏區(qū)形成于所述柵電極的兩側(cè)且與所述柵電極絕緣，所述源區(qū)和漏區(qū)分別與所述溝道層長(zhǎng)度方向的兩側(cè)面相接觸形成肖特基結(jié)。本發(fā)明還公開了一種上述薄膜晶體管的制作方法及圖像顯示裝置。本發(fā)明薄膜晶體管的溝道層位于柵電極的覆蓋范圍內(nèi)，肖特基結(jié)能直接受到柵電極的控制和調(diào)節(jié)。該背柵結(jié)構(gòu)的肖特基型薄膜晶體管可在低溫工藝下實(shí)現(xiàn)，避免了較高溫度所導(dǎo)致的柵與源漏的短路。
文檔編號(hào)H01L21/336GK101533858SQ20091010661
公開日2009年9月16日 申請(qǐng)日期2009年4月3日 優(yōu)先權(quán)日2009年4月3日
發(fā)明者雷 孫, 張盛東, 李紹娟, 漪 王 申請(qǐng)人:北京大學(xué)深圳研究生院