專利名稱：改善半導體元器件性能的方法
技術領域：
本發(fā)明涉及半導體元器件的制造技術，尤其是指一種改善半導體元器件性能的方法。
背景技術：
隨著半導體制造工藝的不斷完善，半導體元器件的特征尺寸(CD)也變得越來越 小。然而，當半導體元器件中的溝道長度縮短到可與源極和漏極的耗盡層寬度之和相比擬 時，溝道邊緣(如源極、漏極以及絕緣區(qū)邊緣)所造成的擾動將變得更為顯著，半導體器件 的性能也將因此而偏離原有的長溝道特性(也即溝道長度遠大于源極和漏極的耗盡層寬 度之和時的特性)。例如，在短溝道條件中，閾值電壓(即柵極的開啟電壓)會隨漏極電 壓的增加而降低，從而對元器件的閾值電壓控制以及元器件漏電等器件特性造成不利影 響。上述這種因溝道長度縮短而發(fā)生的對元器件特性的影響，通常稱為短溝道效應(SCE， ShortChannel Effect)。另一方面，當半導體元器件中的溝道寬度窄到可與源和漏的耗盡 層寬度相比擬時，半導體元器件將發(fā)生偏離寬溝道的行為，這種由窄溝道寬度引起的對器 件性能的影響稱為窄溝道效應(NWE，Narrow Width Effect)。由于溝道的寬度變窄而導致 閾值電壓的增加，是窄溝道效應的重要表現(xiàn)形式，這與半導體襯底中耗盡區(qū)沿溝道寬度的 橫向擴展有關。由于上述的短溝道效應和窄溝道效應都將對半導體元器件的性能產(chǎn)生不利影響， 且增加了處理過程的復雜度，使得所獲得的元器件難以滿足設計中所需的規(guī)格，因此上述 兩個效應已經(jīng)成為半導體元器件制造工藝發(fā)展中的障礙。為了盡量消除或減小上述兩個效 應所帶來的不利影響，人們引入了多種新的進程和技術來改善上述的SCE和NWE所帶來的 不利影響。例如，通過使用組合注入(co-implant)技術、快速退火(spike anneals)、閃式 退火(flash anneals)或激光退火(laser anneals)技術，在源漏擴展(SDE，Source Drain Extension)結構或淺溝槽隔離(STI，Shallow Trench Isolation)結構中形成相應的淺結 (ShallowJunction)，從而對有源區(qū)(AA，Active Area)的壓應力(stress)進行控制，以減 小SCE和NWE對半導體元器件所產(chǎn)生的不利影響。由此可知，如何對SCE和NWE進行較好的控制，從而改善半導體元器件的性能，已 成為半導體制造工藝發(fā)展中的迫切需要。

發(fā)明內容
本發(fā)明提供了一種改善半導體元器件性能的方法，從而可減小SCE和NWE對半導 體元器件所產(chǎn)生的不利影響，改善半導體元器件的性能。為達到上述目的，本發(fā)明中的技術方案是這樣實現(xiàn)的—種改善半導體元器件性能的方法，該方法包括預先指定半導體元器件制造工藝中的至少一個工藝過程；對所述預先指定的工藝過程進行降低熱預算的操作。
所述預先指定的工藝過程包括原位蒸汽發(fā)生工藝過程、快速熱氧化工藝過程、犧牲氧化層沉積工藝過程中的任 意一個或多個工藝過程。當所述預先指定的工藝過程包括原位蒸汽發(fā)生工藝過程時，所述對所述預先指定 的工藝過程進行降低熱預算的操作包括減小所述原位蒸汽發(fā)生工藝過程中襯氧化層的厚度。所述減小后的襯氧化層的厚度為50 105埃。當所述預先指定的工藝過程包括快速熱氧化工藝過程時，所述對所述預先指定的 工藝過程進行降低熱預算的操作包括降低所述快速熱氧化工藝過程中的溫度。所述降低后的快速熱氧化工藝過程中的溫度為550 1050攝氏度。當所述預先指定的工藝過程包括犧牲氧化層沉積工藝過程時，所述對所述預先指 定的工藝過程進行降低熱預算的操作包括不進行所述犧牲氧化層沉積工藝過程綜上可知，本發(fā)明中提供了一種改善半導體元器件性能的方法。在所述改善半導 體元器件性能的方法中，由于可預先指定半導體元器件制造工藝中的至少一個工藝過程， 并對所述預先指定的工藝過程進行降低熱預算(ThermalBudget)的操作，降低整個半導體 元器件制造工藝中的熱預算的總量，從而可減小SCE和NWE對半導體元器件所產(chǎn)生的不利 影響，改善半導體元器件的性能。


圖1為淺溝道隔離結構的制造方法的流程示意圖。圖2為本發(fā)明中改善半導體元器件性能的方法的流程示意圖。圖3為本發(fā)明實施例一中的半導體元器件性能改善效果示意圖，包括圖3(a)和圖 3(b)。圖4為本發(fā)明實施例二中的半導體元器件性能改善效果示意圖，包括圖4(a)和圖 4(b)。圖5為本發(fā)明實施例三中的半導體元器件性能改善效果示意圖，包括圖5(a)和圖 5(b)。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點表達得更加清楚明白，下面結合附圖及具體 實施例對本發(fā)明再作進一步詳細的說明。在半導體元器件的制造工藝中，一般都需要經(jīng)過多個工藝流程才能完成一個半導 體元器件的制造，而上述的多個工藝流程中也包括一些需要進行熱處理的流程。以下，我們 將以淺溝槽隔離(STI，Shallow Trench Isolation)結構的制造工藝為例進行簡單的介紹。圖1為淺溝道隔離結構的制造方法的流程示意圖。如圖1所示，淺溝道隔離結構 的制造方法一般可包括如下所述的步驟步驟101，在半導體襯底上形成淺溝槽。
4
在本步驟中，將在半導體襯底上依次形成墊氧化層(Pad Oxide)、氮化硅層(SiN) 和光刻膠層，在進行曝光顯影工藝后，以光刻膠層為掩膜對氮化硅層、墊氧化層和半導體襯 底進行刻蝕，從而形成淺溝槽。步驟102，對氮化硅層進行回蝕(pull back)。在本步驟中，進行上述回蝕的目的在于通過回蝕使得有源區(qū)的兩端可以暴露在 外，以便于進行后續(xù)的操作。步驟103，原位蒸汽發(fā)生(ISSG，In-Situ Steam Generation)工藝過程。在本步驟中，將使用ISSG工藝在淺溝槽內壁以及由于所述回蝕而暴露在外的有 源區(qū)上形成襯氧化層(Liner Oxide)。在上述ISSG工藝過程中，所述形成的Liner Oxide 的厚度一般為150埃㈧。步驟104，向淺溝槽內填充絕緣層，將所述淺溝槽填充滿。在本步驟中，所述絕緣層的材料可以為二氧化硅。步驟105，平坦化工藝過程。在本步驟中，將對絕緣層進行平坦化處理，例如，采用化學機械拋光(CMP)工藝清 除氮化硅層上的絕緣層，然后再去除氮化硅層和墊氧化層。步驟106，快速熱氧化(RTO，Rapid Thermal Oxidation)工藝過程。在經(jīng)過上述的各個工藝過程后，所形成的半導體元器件中有可能存在一些缺陷或 損傷(Damage)，因此，可通過本步驟中的RTO工藝過程修復半導體元器件中的缺陷或損傷。 在本步驟中的所述RTO工藝過程中，所使用的溫度一般為1100攝氏度(°C )。步驟107，犧牲氧化層(SAC Oxide)沉積工藝過程。在本步驟中，將形成一個厚度為N1埃的SAC Oxide，用于在后續(xù)的離子注入過程中 保護AA表面和防止離子的溝道效應。此外，在完成離子注入過程后，還可通過蝕刻工藝(例 如，過蝕刻)去除上述所形成的犧牲氧化層。在上述的SAC Oxide沉積工藝過程中，一般都具有一個需要在溫度為1000°C的情 況下進行30分鐘的熱過程。步驟108，最后，再形成一層柵氧化層(Gate Oxide)，從而完成所需的淺溝槽隔離 結構。在本發(fā)明所提供的技術方案中，可在上述半導體元器件制造工藝中預先指定至少 一個工藝過程，并通過對上述預先指定的工藝過程進行降低熱預算的操作，降低整個制造 工藝中的熱預算的總量，改善半導體元器件性能。圖2為本發(fā)明中改善半導體元器件性能的方法的流程示意圖。如圖2所示，改善 半導體元器件性能的方法可包括如下所述的步驟步驟201，預先指定半導體元器件制造工藝中的至少一個工藝過程。在本步驟中，可以根據(jù)實際應用情況在半導體元器件制造工藝中預先指定一個或 多個工藝過程。其中，所述預先指定的工藝過程可以是上述步驟103中的ISSG工藝過程、上述步 驟106中的RTO工藝過程、上述步驟107中的SAC Oxide沉積工藝過程中的任意一個或多個 工藝過程。例如，所述預先指定的工藝過程可以是上述三個工藝過程中的任意一個工藝過 程；所述預先指定的工藝過程也可以是上述三個工藝過程中的任意兩個工藝過程的組合；所述預先指定的工藝過程還可以是上述三個工藝過程的全部。步驟202，對所述預先指定的工藝過程進行降低熱預算的操作，降低整個制造工藝 中的熱預算的總量，改善半導體元器件性能。為了更為方便地對本發(fā)明的技術方案進行介紹，以下將以具體實施例的方式，分 別對在所述預先指定的工藝過程為ISSG工藝過程、RTO工藝過程或SAC Oxide沉積工藝過 程等三種情況下，進行降低熱預算的操作的方法進行詳細的介紹實施例一、所述預先指定的工藝過程中包括ISSG工藝過程。當所述預先指定的工藝過程包括ISSG工藝過程時，所述對所述預先指定的工藝 過程進行降低熱預算的操作則包括減小所述ISSG工藝過程中Liner Oxide的厚度，從而降低所述ISSG工藝過程中 的熱預算。例如，可在上述步驟103的ISSG工藝過程中，將通過ISSG工藝生成的Liner Oxide的厚度從150A減少到50 105A ；較佳的，所述Liner Oxide的厚度可以為100A。由于ISSG工藝過程中包括一個熱過程，因此當進行ISSG工藝過程時的溫度不變 時，Liner Oxide的厚度越厚，則熱過程的時間就越長，該熱過程中的熱預算也就越大。因 此，在本發(fā)明中，可通過減小所述ISSG工藝過程中Liner Oxide的厚度，以降低所述ISSG工 藝過程中的熱過程中的熱預算，從而降低整個半導體元器件制造工藝中的熱預算的總量， 改善半導體元器件性能。圖3為本發(fā)明實施例一中的半導體元器件性能改善效果示意圖。其中，圖3中的 半導體元器件為寬度為0. 12微米、溝道長度為0. 06微米的NMOS高壓器件(NHVT)，圖3 中的兩根實線分別表示當Liner Oxide的厚度為100A時，所形成的半導體元器件NHVT的 飽和電流與寬度的關系，以及該NHVT的漏電流與寬度之間的關系；而圖3中的兩根虛線則 分別表示當LinerOxide的厚度為150A時，所形成的NHVT的飽和電流與寬度的關系，以及 該NHVT的漏電流與寬度之間的關系。如圖3所示，當Liner Oxide的厚度從150A減少到 100A時，由于Liner Oxide的厚度減小了 1/3，因此將使得熱過程的時間縮短1/3，從而減 少了 ISSG工藝過程中的熱預算，降低整個半導體元器件制造工藝中的熱預算的總量，改善 半導體元器件性能。例如，如圖3所示，當Liner Oxide的厚度從150A減少到100A時，該 NHVT的性能得到了 10%左右的提升。實施例二、所述預先指定的工藝過程包括RTO工藝過程。當所述預先指定的工藝過程包括RTO工藝過程時，所述對所述預先指定的工藝過 程進行降低熱預算的操作則包括降低所述RTO工藝過程中的溫度，從而降低所述RTO工藝過程中的熱預算。例如，可在上述步驟106的RTO工藝過程中，將RTO工藝過程中的溫度從1100°C降 低到550 1050°C ；較佳的，所述RTO工藝過程中的溫度可以為1000°C。由于當RTO工藝過程的處理時間不變時，RTO工藝過程中的溫度越高，則該RTO工 藝過程中的熱預算也就越大。因此，在本發(fā)明中，可通過降低所述RTO工藝過程中的溫度， 以降低所述RTO工藝過程中的熱預算，從而降低整個半導體元器件制造工藝中的熱預算的 總量，改善半導體元器件性能。圖4為本發(fā)明實施例二中的半導體元器件性能改善效果示意圖。其中，圖4中的半導體元器件為溝道長度為0. 06微米的NHVT，圖4中的兩根實線分別表示當RTO工藝過 程中的溫度為1000°C時，所形成的半導體元器件NHVT的飽和電流與溝道寬度的關系，以及 該NHVT的漏電流與溝道寬度之間的關系；而圖4中的兩根虛線則分別表示當Liner Oxide 的溫度為1100°C時，該NHVT的飽和電流與溝道寬度的關系，以及該NHVT的漏電流與溝道寬 度之間的關系。如圖4所示，當RTO工藝過程中的溫度從1100°C降低到1000°C時，該NHVT 的性能得到了 5%左右的提升。實施例三、所述預先指定的工藝過程中包括SAC Oxide沉積工藝過程。當所述預先指定的工藝過程包括SAC Oxide沉積工藝過程時，所述對所述預先指 定的工藝過程進行降低熱預算的操作則包括不進行上述半導體元器件制造工藝中的SAC Oxide沉積工藝過程，即在上述半 導體元器件制造工藝中，跳過或不執(zhí)行所述的SAC Oxide沉積工藝過程，而直接執(zhí)行SAC Oxide沉積工藝過程之后的其它工藝過程，從而降低所述SAC Oxide沉積工藝過程中的熱 過程中的熱預算。由于當進行SAC Oxide沉積工藝過程時，需要在溫度為1000°C的情況下進行30分 鐘的熱過程，因此，如果省去上述SAC Oxide沉積工藝過程，則可省去該熱過程，從而大大降 低整個半導體元器件制造工藝中的熱預算的總量，改善半導體元器件性能。圖5為本發(fā)明實施例三中的半導體元器件性能改善效果示意圖。其中，圖5中的 半導體元器件為NHVT，圖5中的兩根實線分別表示當省去上述SAC Oxide沉積工藝過程時， 所形成的NHVT的飽和電流與溝道寬度的關系，以及該NHVT的漏電流與溝道寬度之間的關 系；而圖5中的兩根虛線則分別表示當未省去上述SAC Oxide沉積工藝過程時，所形成的 NHVT的飽和電流與溝道寬度的關系，以及該NHVT的漏電流與溝道寬度之間的關系。如圖5 所示，當在上述半導體元器件制造工藝中省去上述SAC Oxide沉積工藝過程時，該NHVT的 性能得到了 10%左右的提升。綜上可知，在本發(fā)明所提供的上述淺溝槽隔離結構的制造方法中，由于可預先指 定半導體元器件制造工藝中的至少一個工藝過程，并對所述預先指定的工藝過程進行降低 熱預算的操作，降低整個制造工藝中的熱預算的總量，改善半導體元器件性能。所以，利用 本發(fā)明所提供的上述方法，可減小SCE和NWE對半導體元器件所產(chǎn)生的不利影響，改善半導 體元器件的性能，例如，減小半導體元器件的待機電流(Istandby)和產(chǎn)品的靜態(tài)電流(Iddtl)并 提高產(chǎn)品的成品率等。以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在 本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護 范圍之內。
權利要求
一種改善半導體元器件性能的方法，該方法包括預先指定半導體元器件制造工藝中的至少一個工藝過程；對所述預先指定的工藝過程進行降低熱預算的操作。
2.根據(jù)權利要求1所述的方法，其特征在于，所述預先指定的工藝過程包括原位蒸汽發(fā)生工藝過程、快速熱氧化工藝過程、犧牲氧化層沉積工藝過程中的任意一 個或多個工藝過程。
3.根據(jù)權利要求2所述的方法，其特征在于，當所述預先指定的工藝過程包括原位蒸 汽發(fā)生工藝過程時，所述對所述預先指定的工藝過程進行降低熱預算的操作包括減小所述原位蒸汽發(fā)生工藝過程中襯氧化層的厚度。
4.根據(jù)權利要求3所述的方法，其特征在于 所述減小后的襯氧化層的厚度為50 105埃。
5.根據(jù)權利要求2所述的方法，其特征在于，當所述預先指定的工藝過程包括快速熱 氧化工藝過程時，所述對所述預先指定的工藝過程進行降低熱預算的操作包括降低所述快速熱氧化工藝過程中的溫度。
6.根據(jù)權利要求5所述的方法，其特征在于所述降低后的快速熱氧化工藝過程中的溫度為550 1050攝氏度。
7.根據(jù)權利要求2所述的方法，其特征在于，當所述預先指定的工藝過程包括犧牲氧 化層沉積工藝過程時，所述對所述預先指定的工藝過程進行降低熱預算的操作包括不進行所述犧牲氧化層沉積工藝過程。
全文摘要
本發(fā)明中公開了一種改善半導體元器件性能的方法，該方法包括預先指定半導體元器件制造工藝中的至少一個工藝過程；對所述預先指定的工藝過程進行降低熱預算的操作，降低整個制造工藝中的熱預算的總量，改善半導體元器件性能。通過使用上述的改善半導體元器件性能的方法，可減小SCE和NWE對半導體元器件所產(chǎn)生的不利影響，改善半導體元器件的性能。
文檔編號H01L21/316GK101958226SQ20091005480
公開日2011年1月26日 申請日期2009年7月14日 優(yōu)先權日2009年7月14日
發(fā)明者劉兵武, 居建華, 神兆旭 申請人:中芯國際集成電路制造(上海)有限公司