專利名稱：具有應力器的半導體器件及其制造方法
技術領域：
本公開大致涉及制造半導體器件的方法，更具體地涉及具有 應力器(stressor)的半導體器件及其制造方法。
相關技術應力器層被典型地用于在晶體管的溝道區(qū)中產生應力以改 善溝道區(qū)的載流子遷移率。典型地在形成硅化物之后沉積應力器層。 由溝道區(qū)中的應力器層導致的應力為形成應力器層的溫度的函數(shù)。由 于高溫下硅化物的熱不穩(wěn)定性，應力器層無法在高溫下形成。因此，需要一種具有應力器的半導體器件及其制造方法。
附圖簡要說明通過示例說明本發(fā)明，并且本發(fā)明并不限于附圖，其中相同 的附圖標記表示相同的元素。圖中的所示元素為簡便和清晰起見而被 示出，并不需要依據(jù)比例繪制。

圖1為一處理階段期間的半導體器件的視圖；
圖2為一處理步驟期間的半導體器件的視圖；
圖3為一處理步驟期間的半導體器件的視圖；
圖4為一處理步驟期間的半導體器件的視圖；
圖5為一處理步驟期間的半導體器件的視圖； [(K)10]圖6為一處理步驟期間的半導體器件的視圖；
圖7為一處理步驟期間的半導體器件的視圖； [(K)12]圖8為一處理步驟期間的半導體器件的視圖；以及
圖9為一處理步驟期間的半導體器件的視具體實施例方式—方面，提供了一種形成半導體器件的方法。該方法包括在
半導體層的頂表面上形成柵極電介質。該方法進一步包括在柵極電介 質上形成柵極層疊。該方法進一步包括在柵極層疊周圍形成側壁間隔 物。該方法進一步包括注入，使用側壁間隔物作為掩模以在半導體層 中形成深源極/漏極區(qū)。該方法進一步包括在深源極/漏極區(qū)上以及柵極 層疊頂表面上形成晶體碳化硅區(qū)。該方法進一步包括使用鎳來將碳化 硅區(qū)轉化為硅化物區(qū)。另一方面，提供了一種形成半導體器件的方法。該方法包括 在具有多晶硅頂表面的硅層上形成柵極層疊。該方法進一步包括在柵 極層疊的相對側上的硅層中形成深源極/漏極區(qū)。該方法進一步包括形 成源極/漏極碳化硅區(qū)以及柵極碳化硅區(qū)，其中源極/漏極碳化硅區(qū)具有 暴露的頂表面并與深源極/漏極區(qū)直接接觸，而柵極碳化硅區(qū)具有暴露 的頂表面并與柵極層疊直接接觸。該方法進一步包括用鎳硅化該源極/ 漏極碳化硅區(qū)和柵極碳化硅區(qū)。又一方面，提供了一種包括硅層的半導體器件。該半導體器 件包括在硅層上的柵極層疊。該半導體器件進一步包括在柵極層疊周 圍的側壁間隔物。該半導體器件進一步包括位于柵極層疊側面上的硅 層中的并與側壁間隔物的邊緣大致對準的深源極/漏極區(qū)。該半導體器 件進一步包括直接位于深源極/漏極區(qū)上的硅化物區(qū)，其中硅化物區(qū)包 括鎳、碳和硅。圖1示出處理步驟期間的半導體器件10的視圖。半導體器 件IO可包括使用半導體材料在襯底12上的隱埋氧化物(BOX) 14上 形成的器件。這里所述的半導體材料可為任意半導體材料或材料的組 合，諸如砷化鎵、鍺化硅、硅等以及上述的組合。半導體器件10可進 一步包括半導體層16。半導體器件10可進一步包括在柵極電介質層20上形成的柵極層疊18。柵極電介質層20可形成在半導體層16的頂 表面26上。側壁間隔物24可形成在柵極層疊18周圍。在形成側壁間 隔物24之前，可在柵極層疊18周圍形成襯墊22。襯墊22可在半導體 層16上橫向延伸，如圖1所示。使用柵極層疊20作為掩模，可在半 導體層16中形成源極/漏極延伸部。接下來，使用柵極層疊20作為掩 模，可在半導體層16中形成深源極/漏極區(qū)28、 30。盡管關于特定步 驟來解釋圖1，也可使用其他步驟來形成半導體器件10。半導體器件 10可為p-MOS晶體管或n-MOS晶體管。接下來，如圖2所示，可在半導體層16的頂表面26上外延 生長外延碳化硅(Si:C)層(碳摻雜的硅層)，并且可在柵極層疊18 的頂表面上生長多晶Si:C層。這將導致形成與半導體層16的頂表面 26以及柵極層疊18的頂表面直接接觸的Si:C區(qū)32、 34和36。在一個 實施例中，Si:C區(qū)32、 34和36的厚度可在100到200埃的范圍內。接下來，如圖3所示，可在半導體器件10的整個表面上沉 積金屬層38?？赏ㄟ^沉積鎳、鎳鉑合金、鉑或任何其他合適的金屬來 形成金屬層38。在一個實施例中，金屬層38的厚度可在50到150埃 的范圍內。接下來，如圖4所示，金屬層38可經受一次或多次(多個 退火)退火步驟并由此形成硅化物區(qū)40、 42和44。由于金屬層38中 的材料與Si:C區(qū)32、 34和36中的埋層硅(underlying silicon)的反應， 可形成硅化物區(qū)40、 42和44。作為示例，可在250到500攝氏度的溫 度范圍內形成退火步驟。當沉積的金屬層38為鎳時，硅化物區(qū)40、42、 44可為碳化硅鎳(NiSi:C)區(qū)?？蛇x地，硅化物區(qū)40、 42和44可為 PtSi:C區(qū)或NiPtSi:C區(qū)?？梢瞥魏螝埩舻慕饘伲鏝i。接下來，如圖5所示，可在硅化物區(qū)40、 42和44上沉積應 力器層46。由于慘入碳至硅化物導致的硅化物區(qū)40、 42和44的較高穩(wěn)定性，可在比之前可能的溫度更高的溫度下沉積應力器層46。在一 個實施例中，可在至少550攝氏度的溫度下沉積應力器層46?？墒褂?化學氣相沉積或等離子增強化學氣相沉積來沉積應力器層46。應力器 層46的厚度可在300到800埃范圍內。由于在半導體器件10的溝道 區(qū)中由應力器層46產生較高的應力，所以可獲得較高的驅動電流。應 力器層46可在半導體器件10的溝道區(qū)中產生張應力，或者應力器層 46可在半導體器件IO的溝道區(qū)中產生壓應力。在一個實施例中，應力 器層46可為雙蝕刻停止層，使得其可以在p-MOS晶體管的溝道區(qū)中 產生壓應力并在n-MOS晶體管的溝道區(qū)中產生張應力。盡管未進一步 描述，可在沉積應力器層46之后執(zhí)行諸如接觸形成的額外步驟。在一可選實施例中，如圖6所示，可通過執(zhí)行非晶化注入并 隨后執(zhí)行碳注入48來形成非晶Si:C區(qū)50、52和54?？稍?keV到5keV 范圍的能量水平以及5el4原子/cn^到lel6原子/cn^范圍的劑量水平執(zhí) 行碳注入48。接下來，如圖7所示，可在半導體器件10的整個表面上沉 積金屬層56。可通過沉積鎳、鎳鉑合金或鉑來形成金屬層56。在一個 實施例中，金屬層56厚度可在50到150埃的范圍內。在沉積金屬層 56之前，非晶Si:C區(qū)50、 52和54可經受固相外延(SPE)退火而導 致非晶Si:C區(qū)50、 52和54轉化為晶體Si:C區(qū)51、 53和55。盡管圖 6和7圖示了一種用于形成晶體Si:C區(qū)51、 53和55的特定過程。作 為示例，可在形成半導體層16中的凹槽之后外延生長晶體Si:C區(qū)51、 53和55。接下來，如圖8所示，金屬層56可經受一次或多次(多個 退火)退火步驟并因此形成硅化物區(qū)58、 60和62。由于金屬層56中 的材料與Si:C區(qū)51、 53和55中的埋層硅的反應，可形成硅化物區(qū)58、 60和62。作為示例，可在250到500攝氏度的溫度范圍內形成退火步 驟。當所沉積的金屬層56為鎳時，硅化物區(qū)58、 60、 62可為碳化鎳硅(NiSi:C)區(qū)?？蛇x地，硅化物區(qū)58、60和62可為PtSi:C區(qū)或NiPtSi:C
區(qū)?？梢瞥魏螝埩艚饘?，諸如Ni。接下來，如圖9所示，可在硅化物區(qū)58、 60和62上沉積應 力器層64。由于硅化物區(qū)58、 60和62的較高穩(wěn)定性，可在比之前的 可能溫度更高的溫度下沉積應力器層64。在一個實施例中，可在至少 550攝氏度的溫度下沉積應力器層64?？墒褂没瘜W氣相沉積或等離子 增強化學氣相沉積來沉積應力器層64。應力器層64的厚度可在300到 800埃的范圍內。由于在半導體器件10的溝道區(qū)域中由應力器層64產 生較高應力，所以可獲得較高的驅動電流。應力器層64可在半導體器 件10的溝道區(qū)中產生張應力，或者應力器層64可在半導體器件10的 溝道區(qū)中產生壓應力。在一個實施例中，應力器層64可為雙蝕刻停止 層，使得其可在p-MOS晶體管的溝道區(qū)中產生壓應力并在n-MOS晶 體管的溝道區(qū)中產生張應力。盡管未進一步描述，可在沉積應力器層 64之后執(zhí)行諸如接觸形成的額外步驟。盡管已參照特定傳導類型或電勢極性描述了本發(fā)明，但本領 域技術人員應理解，傳導類型和電勢極性可被反轉。此外，盡管按照 移除各種層討論了上述實施例，但移除并不一定意味著完整移除該層。 換言之，可移除該層的很小一部分。然而，這些小部分的存在并不影 響半導體器件的電學特性。此外，說明書和權利要求中的"前"、"后"、"頂"、"底"、"上"、 "下"以及類似術語，即便有的話，用于說明目的而并非一定用于描述永 久的相對位置。要明白的是，在此使用的術語可在適當情況下互換， 使得在此描述的本發(fā)明所述實施例例如可在其他取向而不是所示或其 他所述的那些取向上操作。盡管參照特定實施例描述了本發(fā)明，但在不脫離如所附權利 要求所闡述的本發(fā)明的范圍的情況下，可做出各種修改和改變。因此，說明書和附圖應視為說明性的而不是限制性的，所有這些修改應視為 均包括在本發(fā)明的范圍內。參照特定實施例而在此描述的任何益處、 優(yōu)點或解決方案并不意在被解釋為任何或全部權利要求的關鍵的、必 需的或基本特征或元素。此夕卜，在此使用的術語"一"被定義為一個或多于一個。此夕卜，
權利要求中諸如"至少一個"和"一個或更多"的引導短語的使用不應當 被解釋為暗示了由不定冠詞"一"引導另一個權利要求元素將包含這
種引導的權利要求元素的任何特定權利要求限制為僅包含一個該元素 的發(fā)明，甚至在當相同權利要求包括引導短語"一個或更多"或"至少一 個"以及諸如"一"或的不定冠詞時。對于定冠詞的使用，也是如此。除非另外說明，諸如"第一"和"第二"的術語用于任意地區(qū)分 這些術語描述的元素。因此，這些術語并不必要意在指示這些元素的 時間或其他優(yōu)先次序。
權利要求
1.一種在半導體層中和在半導體層上形成半導體器件的方法，包括在所述半導體層的頂表面上形成柵極電介質；在所述柵極電介質上形成柵極層疊；在所述柵極層疊周圍形成側壁間隔物；使用所述側壁間隔物作為掩模進行注入，以在所述半導體層中形成深源極/漏極區(qū)；在所述深源極/漏極區(qū)和所述柵極層疊的頂表面上形成是晶體的碳化硅區(qū)；以及使用鎳來將所述碳化硅區(qū)轉化為硅化物區(qū)。
2. 根據(jù)權利要求l所述的方法，進一步包括，在所述深源極/漏極 區(qū)和所述柵極層疊上進行硅化的步驟之后，沉積應力器層。
3. 根據(jù)權利要求2所述的方法，其中沉積應力器層的步驟迸一步 的特征在于，在至少550攝氏度的溫度下執(zhí)行化學氣相沉積。
4. 根據(jù)權利要求3所述的方法，其中沉積應力器層的步驟進一步 的特征在于，所述應力器層包括鎳。
5. 根據(jù)權利要求1所述的方法，其中形成碳化硅區(qū)的步驟進一步 的特征在于，移除所述半導體層表面處的部分所述深源極/漏極區(qū)以及 從所述柵極層疊的頂表面處的所述柵極層疊移除一部分，并隨后外延 地生長所述碳化硅區(qū)。
6. 根據(jù)權利要求1所述的方法，其中形成碳化硅區(qū)的步驟進一步 的特征在于執(zhí)行向所述深源極/漏極區(qū)和所述柵極層疊的頂表面中的注入，以形成非晶區(qū)；將碳注入至所述非晶區(qū)中，以形成碳摻雜的非晶區(qū)；以及 退火以將所述碳摻雜的非晶區(qū)轉化為是晶體的碳化硅區(qū)。
7. 根據(jù)權利要求1所述的方法，其中形成碳化硅區(qū)的步驟進一步 的特征在于，在所述深源極/漏極區(qū)和所述柵極層疊的頂表面上外延地 生長所述碳化硅區(qū)。
8. 根據(jù)權利要求7所述的方法，其中使用鎳的步驟進一步的特征 在于使用鉑和鎳的合金。
9. 根據(jù)權利要求7所述的方法，其中硅化步驟進一步的特征在于 沉積包括鎳的層；加熱以使得所述碳化硅區(qū)硅化；以及 移除包括鎳的所述層的殘留部分。
10. 根據(jù)權利要求9所述的方法，其中將層沉積的步驟進一步的特征在于該層包括鉑。
11. 根據(jù)權利要求1所述的方法，進一步包括執(zhí)行注入，以在 鄰近于所述柵極層疊的襯底中形成源極/漏極延伸部。
12. —種在硅層中和在硅層上形成半導體器件的方法，包括 在具有多晶硅頂表面的硅層上形成柵極層疊；在所述柵極層疊的相對側上的所述硅層中形成深源極/漏極區(qū)；形成源極/漏極碳化硅區(qū)和柵極碳化硅區(qū)，其中所述源極/漏極碳化 硅區(qū)具有暴露的頂表面并與所述深源極/漏極區(qū)直接接觸，且所述柵極碳化硅區(qū)具有暴露的頂表面并與所述柵極層疊直接接觸；以及 用鎳來硅化所述源極/漏極碳化硅區(qū)和柵極碳化硅區(qū)。
13. 根據(jù)權利要求12所述的方法，其中形成柵極碳化硅區(qū)和源極/漏極碳化硅區(qū)的步驟進一步的特征在于，移除所述硅層表面處的部分 所述深源極/漏極區(qū)以及從所述柵極層疊頂表面處的所述柵極層疊移除 一部分，并隨后外延地生長所述源極/漏極碳化硅區(qū)和柵極碳化硅區(qū)。
14. 根據(jù)權利要求12所述的方法，其中形成柵極碳化硅區(qū)和源極/漏極碳化硅區(qū)的步驟進一步的特征在于執(zhí)行向所述深源極/漏極區(qū)和所述柵極層疊的頂表面中的注入，以形成非晶區(qū)；將碳注入至所述非晶區(qū)中，以形成碳摻雜的非晶區(qū)；以及 退火以將所述碳摻雜的非晶區(qū)轉化為所述源極/漏極碳化硅區(qū)和 柵極碳化硅區(qū)。
15. 根據(jù)權利要求12所述的方法，其中形成源極/漏極碳化硅區(qū)和 柵極碳化硅區(qū)的步驟進一步的特征在于，在所述深源極/漏極區(qū)和所述 柵極層疊的頂表面上外延地生長所述碳化硅區(qū)。
16. 根據(jù)權利要求12所述的方法，其中形成深源極/漏極區(qū)的步驟包括在所述柵極層疊周圍形成側壁間隔物；以及，使用所述側壁間 隔物作為掩模而向所述半導體層中進行注入，該方法進一步包括執(zhí)行注入以在鄰近所述柵極層疊的襯底中形成源極/漏極延伸部。
17. 根據(jù)權利要求12所述的半導體器件，其中通過使用鉑和鎳的合金執(zhí)行所述硅化步驟。
18. 一種半導體器件，包括 硅層；所述硅層上的柵極層疊； 所述柵極層疊周圍的側壁間隔物；深源極/漏極區(qū)，位于所述柵極層疊側面上的所述硅層中并大致對準于所述側壁間隔物的邊緣；直接位于所述深源極/漏極區(qū)上的硅化物區(qū)，其中所述硅化物區(qū)包 括鎳、碳和硅。
19. 根據(jù)權利要求18所述的半導體器件，其中所述硅化物區(qū)進一 步包括鉑。
20. 根據(jù)權利要求18所述的半導體器件，進一步包括在所述柵極層疊和所述深源極/漏極區(qū)上的應力器層。
全文摘要
在半導體層(16)中形成半導體器件(10)。在半導體層(16)的頂表面上形成柵極電介質(20)。在柵極電介質(20)上形成柵極層疊(18)。在柵極層疊(18)周圍形成側壁間隔物(24)。使用側壁間隔物(24)作為掩模，執(zhí)行注入以在半導體層中形成深源極/漏極區(qū)(28、30)。在深源極/漏極區(qū)(28、30)和柵極層疊的頂表面上形成碳化硅區(qū)(32、36、34)。使用鎳將碳化硅區(qū)(32、34、36)硅化。
文檔編號H01L21/336GK101689506SQ200880016955
公開日2010年3月31日 申請日期2008年4月23日 優(yōu)先權日2007年5月22日
發(fā)明者保羅·A·格呂多斯基, 斯特凡·措爾納, 維拉拉格哈文·德翰達帕尼 申請人:飛思卡爾半導體公司