專利名稱：半導(dǎo)體器件、采用其的電子產(chǎn)品及其制造方法
技術(shù)領(lǐng)域：
實施例示例涉及一種半導(dǎo)體器件、 一種采用該器件的電子產(chǎn)品、 以及制造該器件的方法。更特別地，實施例示例涉及一種具有減小厚 度的半導(dǎo)體器件、 一種采用該器件的電子產(chǎn)品、以及制造該器件的方 法。
背景技術(shù)：
最近，為了滿足對用于電子產(chǎn)品而且需要更低功耗的更小的半導(dǎo) 體芯片的需要，正在逐漸地執(zhí)行對減小構(gòu)成半導(dǎo)體芯片的元件的尺寸 的研究。
發(fā)明內(nèi)容
因此，實施例意在基本上克服相關(guān)技術(shù)的一個或多個缺點的一種 半導(dǎo)體器件、 一種采用該器件的電子產(chǎn)品、以及制造該器件的方法。
因此實施例示例的特征在于提供一種具有減小厚度的半導(dǎo)體器件 結(jié)構(gòu)。
實施例示例的另一特征在于包括具有減小厚度的半導(dǎo)體器件結(jié)構(gòu) 的電子產(chǎn)品。
實施例示例的又一特征在于提供制造具有減小厚度的半導(dǎo)體器件 的方法。
以上或其它特征或優(yōu)點的至少其中之一可以由提供包括具有第一 和第二有源區(qū)的半導(dǎo)體襯底的半導(dǎo)體器件來實現(xiàn)。該半導(dǎo)體襯底的第
一有源區(qū)中提供有第一晶體管。該第一晶體管包括第一雜質(zhì)區(qū)和第一 柵極圖案。該半導(dǎo)體襯底的第二有源區(qū)中提供有第二晶體管。該第二 晶體管包括第二雜質(zhì)區(qū)的第二柵極圖案。在第一晶體管上形成第一導(dǎo) 電圖案。該第一導(dǎo)電圖案的至少一部分被布置在與第二柵極圖案的至 少一部分在半導(dǎo)體襯底的上表面上方有相同距離之處。
第一晶體管可以包括提供于穿過第一有源區(qū)的柵極溝槽中的導(dǎo)電 第一柵極圖案，提供于在第一柵極圖案兩側(cè)的第一有源區(qū)中的第一雜 質(zhì)區(qū)，以及提供于第一柵極圖案與柵極溝槽之間的第一柵極介電層。
可以進一步包括連同第一柵極圖案一起填充柵極溝槽的第一絕緣 柵極封頂圖案。該第一柵極封頂圖案可以具有與第一有源區(qū)相比更高 的襯底上表面上方的突出部分。
可以進一步包括被配置為將第一雜質(zhì)區(qū)中的一個電連接到第一導(dǎo) 電圖案的第一接觸結(jié)構(gòu)。
第二晶體管可以包括穿過第二有源區(qū)的第二柵極圖案，提供于第 二柵極圖案和有源區(qū)之間的第二柵極介電層，以及提供于第二柵極圖 案兩側(cè)的第二有源區(qū)中的第二雜質(zhì)區(qū)。這里，第二柵極圖案可以包括 順序地堆疊的第一柵極電極和第二柵極電極，并且該第二柵極可以被 布置在與第一導(dǎo)電圖案基本相同的水平上。
所述半導(dǎo)體器件可以進一步包括電連接到第一雜質(zhì)區(qū)中的一個的 單元接觸結(jié)構(gòu)，和提供于該單元接觸結(jié)構(gòu)上的數(shù)據(jù)存儲元件。
該數(shù)據(jù)存儲元件可以被布置在高于第一導(dǎo)電圖案的水平上。
可以進一步包括提供于單元接觸結(jié)構(gòu)與數(shù)據(jù)存儲元件之間的導(dǎo)電緩沖圖案。
該數(shù)據(jù)存儲元件可以包括易失性存儲器件的數(shù)據(jù)存儲材料層與非 易失性存儲器件的存儲數(shù)據(jù)材料層中的一個。
可以進一步包括布置在比第一導(dǎo)電圖案的水平高的第二導(dǎo)電圖 案，和被配置為將第二雜質(zhì)區(qū)中的一個連接到第二導(dǎo)電圖案的第二接 觸結(jié)構(gòu)。
單元接觸結(jié)構(gòu)和第二接觸結(jié)構(gòu)可以具有布置在不同水平上的上表 面?；蛘?，單元接觸結(jié)構(gòu)和第二接觸結(jié)構(gòu)可以具有基本布置在同一水 平上的上表面。
可以進一步包括被配置為電氣地連接第一和第二導(dǎo)電圖案的連接 結(jié)構(gòu)。
根據(jù)另一實施例示例，提供有包括半導(dǎo)體芯片的電子產(chǎn)品。該電 子產(chǎn)品的半導(dǎo)體芯片包括具有單元陣列區(qū)域和外圍電路區(qū)域的半導(dǎo)體 襯底。可以提供在單元陣列區(qū)域的半導(dǎo)體襯底上并包括第一雜質(zhì)區(qū)和 第一柵極圖案的單元晶體管。提供有在外圍電路區(qū)域的半導(dǎo)體襯底上 的，并包括第二雜質(zhì)區(qū)以及順序地堆疊在第二雜質(zhì)區(qū)之間的襯底上的 第一外圍柵極電極和第二外圍柵極電極的外圍晶體管?？梢蕴峁┰趩?元陣列區(qū)域的單元晶體管上的，并具有至少一部分，與第二外圍柵極 電極的至少一部分相比，和半導(dǎo)體襯底上表面相距相同的距離。
根據(jù)再一實施例示例，提供了能夠制造具有減小厚度的半導(dǎo)體器 件的方法。該方法包括制備具有第一和第二有源區(qū)的半導(dǎo)體襯底，在 第一有源區(qū)中形成包括第一柵極圖案和第一雜質(zhì)區(qū)的第一晶體管，在 第二有源區(qū)中形成包括第二柵極圖案和第二雜質(zhì)區(qū)的第二晶體管，以 及在第一晶體管上形成第一導(dǎo)電圖案。第一導(dǎo)電圖案的至少一部分被
布置在半導(dǎo)體襯底的上表面上方與第二柵極圖案的至少一部分相同的
距離處。在形成第二晶體管的同時可以形成第一導(dǎo)電圖案。
形成第一和第二晶體管并且第一導(dǎo)電圖案可以包括在第一有源區(qū) 中形成第一雜質(zhì)區(qū)，形成穿過第一有源區(qū)的柵極溝槽，形成填充至少 一部分柵極溝槽的第一柵極圖案，在第二有源區(qū)中形成柵極導(dǎo)電圖案， 在第一有源區(qū)上形成緩沖絕緣圖案，形成覆蓋該緩沖絕緣圖案和柵極 導(dǎo)電圖案的第一導(dǎo)電層，以及將緩沖絕緣圖案上的第一導(dǎo)電層和順序 地堆疊在第二有源區(qū)上的柵極導(dǎo)電圖案與第一導(dǎo)電層圖案化以便可以 在緩沖絕緣圖案上形成第一導(dǎo)電圖案，并且可以在第二有源區(qū)上形成 順序地堆疊的第一柵極電極和第二柵極電極。
形成第一柵極圖案之后，可以進一步包括形成第一柵極封頂圖案 以便在第一柵極圖案上，連同第一柵極圖案一起填充柵極溝槽。該第 一柵極封頂圖案可以具有比第一有源區(qū)更高的水平上的突出部分。
可以在形成柵極導(dǎo)電圖案之后形成緩沖絕緣圖案。或者，可以在 形成緩沖絕緣圖案之后形成柵極導(dǎo)電圖案。
在形成第一導(dǎo)電圖案之前，可以進一步包括形成被配置為穿通緩 沖絕緣圖案并電連接到第一雜質(zhì)區(qū)中的一個的第一接觸結(jié)構(gòu)。第一導(dǎo) 電結(jié)構(gòu)可以電連接到第一導(dǎo)電圖案。
可以進一步包括在具有第一導(dǎo)電圖案的襯底上形成第一層間絕緣 層，形成被配置為穿通第一層間絕緣層并電連接到第一雜質(zhì)區(qū)中的一 個的單元接觸結(jié)構(gòu)，以及在單元接觸結(jié)構(gòu)上形成數(shù)據(jù)存儲元件。
在形成單元接觸結(jié)構(gòu)的同時，可以進一步包括形成被配置為穿通 第一層間絕緣層并電連接到第二雜質(zhì)區(qū)中的一個的外圍接觸結(jié)構(gòu)，以 及形成電連接到第一層間絕緣層上的外圍接觸結(jié)構(gòu)的第二導(dǎo)電圖案。
在形成第二導(dǎo)電圖案的同時，可以進一步包括形成電連接到第一 層間絕緣層上的單元接觸結(jié)構(gòu)的緩沖圖案。
同時，可以進一步包括在第一層間絕緣層上形成第二層間絕緣層， 形成被配置為穿通第一和第二層間絕緣層并電連接到第二雜質(zhì)區(qū)中的 一個的第二接觸結(jié)構(gòu)，以及在第二層間絕緣層上形成第二導(dǎo)電圖案。
根據(jù)再一實施例示例，提供了制造半導(dǎo)體器件的方法。該方法包 括制備具有第一和第二區(qū)域的半導(dǎo)體襯底。在第一區(qū)域的半導(dǎo)體襯底 上形成絕緣圖案。在第二區(qū)域的半導(dǎo)體襯底上形成導(dǎo)電圖案。形成了 覆蓋導(dǎo)電圖案和絕緣圖案的導(dǎo)電層。將導(dǎo)電層和導(dǎo)電圖案圖案化，以 便在絕緣圖案上形成互連，并在第二區(qū)域的半導(dǎo)體襯底上形成順序地 堆疊的第一柵極電極和第二柵極電極。
以上及其它特征和優(yōu)點將通過參照附圖來詳細描述示范性實施例 而對本領(lǐng)域的技術(shù)人員來說變得顯而易見。
圖1示出了根據(jù)實施例示例的半導(dǎo)體器件的橫截面圖2示出了根據(jù)另一實施例示例的半導(dǎo)體器件的橫截面圖3示出了根據(jù)實施例示例的半導(dǎo)體器件的平面圖4A至12B示出了根據(jù)實施例示例制造半導(dǎo)體器件的方法的順
序步驟的橫截面圖13A至17B示出了根據(jù)另一實施例示例制造半導(dǎo)體器件的方法
的順序步驟的橫截面圖18A、 18B與19示出了根據(jù)另一實施例示例制造半導(dǎo)體器件的
方法的順序步驟的橫截面圖；以及
圖20示出了根據(jù)實施例示例的半導(dǎo)體芯片和電子產(chǎn)品的示意圖。
具體實施例方式
本文通過引用而合并了韓國知識產(chǎn)權(quán)局中于2007年9月18日提 交的韓國專利申請No. 10-2007-0094725和于2008年8月26日提交的 No. 10-2008-0083457，以及名稱為"具有減小厚度的半導(dǎo)體器件、采 用該器件的電子產(chǎn)品、以及制造該器件的方法"的所有內(nèi)容。
現(xiàn)在將在下文中參照附圖來更充分地描述實施例示例；但是，可 以以不同的形式來實現(xiàn)它們并且不應(yīng)將其理解為限于此處所闡述的實 施例。相反，提供這些實施例是為了使得本公開將是全面且完整的， 并將充分地將本發(fā)明的范圍傳達給本領(lǐng)域的技術(shù)人員。
在附圖中，可以為圖示的清晰，可能將層和區(qū)域的尺寸放大。還 應(yīng)理解的是當(dāng)層或元件被稱為在另一層或襯底"之上"時，其可以直 接在其他層或襯底上，或者也可以在存在的插入層上。更進一步地， 應(yīng)理解的是當(dāng)層被稱為在另一層"之下"時，其可以直接在下面，并 且也可以在存在的一個或多個插入層下面。另外，還應(yīng)理解的是當(dāng)層 被稱為在兩個層"之間"時，其可以是兩個層之間的唯一層，或者還 可以存在一個或多個插入層。相同的附圖標(biāo)記自始至終指示相同的元 件。
如此處所使用的，措辭"至少一個"、"一個或多個"和"和/或" 是開放式措辭，其在運用中是結(jié)合的，也是分離的。例如，措辭"A、 B和C中的至少一個"、"A、 B或C中的至少一個"、"A、B和C 中的一個或多個"、"A、 B或C中的一個或多個"和"A、 B、和/或 c"中的每一個均包括下列意義只有a;只有b;只有c; a和b —
起；A和C一起；B和C一起；以及A、 B和C全部三個一起。更進
一步地，除非由其組合來明確地指示與術(shù)語"組成"相反的意思，否
則這些措辭是開放式的。例如，措辭"A、 B、和C中的至少一個"也 可以包括第n個構(gòu)件，其中，n大于3，而措辭"選自由A、 B、和C 組成的組中的至少一個"則不這樣。
如此處所使用的，術(shù)語"一"是可以與單個項目或多個項目結(jié)合 著使用的開放式術(shù)語。
下面將參照圖1來詳細描述根據(jù)示例的半導(dǎo)體器件。圖1示出了 根據(jù)實施例示例的半導(dǎo)體器件的橫截面圖。
參照圖l，半導(dǎo)體器件可以包括半導(dǎo)體襯底500、半導(dǎo)體襯底500 上的第一和第二晶體管AT1和AT2、以及第一導(dǎo)電圖案539a，其被設(shè) 置在第一晶體管ATI之上以便具有沿著第一方向、即Y軸在例如半導(dǎo) 體襯底500的上表面500a上方基本相同的高度上的至少一部分，來作 為第二晶體管AT2的第二柵極圖案540的一部分。
半導(dǎo)體襯底500可以具有第一區(qū)域Al、第二區(qū)域A2、以及中間 區(qū)域B。半導(dǎo)體襯底500可以是包括諸如硅的半導(dǎo)體材料的半導(dǎo)體晶 片。第一區(qū)域Al可以是存儲單元陣列區(qū)域，并且第二區(qū)域A2可以是 外圍電路區(qū)域。中間區(qū)域B可以對應(yīng)于例如第一區(qū)域Al上的單元晶體 管的第一器件與例如第二區(qū)域A2上的外圍晶體管的第二器件之間的 預(yù)定區(qū)域。應(yīng)注意的是雖然中間區(qū)域B在圖1中被說明為作為第一區(qū) 域Al與第二區(qū)域A2之間的獨立區(qū)域，但是中間區(qū)域B的其它構(gòu)造也 在本發(fā)明的范圍內(nèi)，例如中間區(qū)域B可以布置在諸如區(qū)域A1的存儲單 元陣列區(qū)域中，或者可以布置在諸如第二區(qū)域A2的外圍電路區(qū)域中。
可以在半導(dǎo)體襯底500中提供限定第一和第二有源區(qū)503a和503b 的隔離區(qū)503s。該隔離區(qū)503s可以是溝槽隔離層。隔離區(qū)503s可以限 定第一有源區(qū)503a，例如第一區(qū)域Al中的單元有源區(qū)，并且可以限定 第二活性區(qū)503b，例如第二區(qū)域A2中的外圍有源區(qū)。
可以在第一有源區(qū)503a中提供第一晶體管AT1。第一晶體管ATI 可以包括第一有源區(qū)503a中的第一雜質(zhì)區(qū)518a和518b、第一雜質(zhì)區(qū) 518a和518b之間的第一溝道區(qū)、第一柵極介電層521、以及第一柵極
圖案524。第一晶體管ATI可以是凹口溝道，使得第一柵極介電層521 和第一柵極圖案524可以是被順序地堆疊在第一溝道區(qū)中的柵極溝槽 515中。第一柵極圖案524可以是單元柵極電極。
更具體地說，可以在半導(dǎo)體襯底500中形成柵極溝槽515。該柵極 溝槽515可以具有沿第一方向上，例如Y軸，從半導(dǎo)體襯底500上表 面500a向下的方向上的預(yù)定深度，并且可以穿過第一有源區(qū)503a。柵 極溝槽515可以向著隔離區(qū)503s擴展。可以在柵極溝槽515中提供第 一柵極圖案524，以便第一柵極圖案524可以穿過第一有源區(qū)503a并 向著隔離區(qū)503s延伸。
例如，第一柵極圖案524可以部分地填充柵極溝槽515，以便第一 柵極封頂圖案527可以填充柵極溝槽515的其余部分。換言之，如圖l 所示，第一柵極圖案524和第一柵極封頂圖案527可以順序地堆疊在 柵極溝槽515中，以便第一柵極封頂圖案527的上表面可以基本上與 半導(dǎo)體襯底500的上表面500a水平，即共面。第一柵極封頂圖案527 可以由絕緣材料層形成。
第一柵極介電層521可以插在柵極溝槽515的內(nèi)壁與第一柵極圖 案524之間，例如，第一柵極介電層521可以在柵極溝槽515的整個 內(nèi)壁上。第一雜質(zhì)區(qū)518a和518b可以提供于第一有源區(qū)503a的上部 區(qū)域中，即，第一雜質(zhì)區(qū)518a和518b的上表面可以在柵極溝槽515 的兩側(cè)與半導(dǎo)體襯底500的上表面500a基本水平，g卩，柵極溝槽515 中的第一柵極封頂圖案527可以在第一雜質(zhì)區(qū)518a和518b之間。
第二晶體管AT2可以提供于第二有源區(qū)503b中。第二晶體管AT2 可以包括第二有源區(qū)503b中的第二雜質(zhì)區(qū)548a和548b、第二雜質(zhì)區(qū) 548a和548b之間的第二溝道區(qū)、第二柵極介電層506a、以及第二柵極 圖案540。第二柵極介電層506a和第二柵極圖案540可以順序地堆疊 在第二溝道區(qū)之上。第二柵極圖案540可以包括可以被順序地堆疊的
下柵極電極509g和上柵極電極539g?？梢栽诘诙艠O圖案540上提供 絕緣第二柵極封頂圖案542g。
下柵極電極509g和上柵極電極539g可以由基本相同的材料或不 同的材料形成。例如，上柵極電極539g可以由具有比下柵極電極509g 更高導(dǎo)電性的導(dǎo)電材料形成，例如，下柵極電極509g可以包括摻雜多 晶硅層并且上柵極電極539g可以包括諸如鎢層的金屬材料?？紤]到多 晶硅層和金屬材料層之間的歐姆接觸特性，可以在上柵極電極539g與 下柵極電極509g之間插入金屬硅化物層。在另一示例中，上柵極電極 539g與下柵極電極509g可以由基本相同的導(dǎo)電材料形成。
第一導(dǎo)電圖案539a可以提供于第一晶體管ATI上，它們之間具 有緩沖絕緣圖案536。該緩沖絕緣圖案536可以提供于半導(dǎo)體襯底500 的第一區(qū)域Al和中間區(qū)域B之上以覆蓋第一晶體管ATI和第一柵極 封頂圖案527。第一導(dǎo)電圖案539a可以是線性結(jié)構(gòu)，例如提供于緩沖 絕緣圖案536上的直線形狀。第一導(dǎo)電圖案539a可以定義為單元位線。 第一導(dǎo)電圖案539a的至少一部分可以被布置在沿第一方向，例如Y軸 上基本與第二柵極圖案540的至少一部分相同的高度處。例如，第一 導(dǎo)電圖案539a的至少一部分可以與上柵極電極539g的至少一部分布置 在半導(dǎo)體襯底500的上表面500a上方沿著Y軸基本相同的水平上，即 高度。在另一示例中，第一導(dǎo)電圖案539a的下表面可以與上柵極電極 539g的下表面沿著xz平面基本共面，使得從第一導(dǎo)電圖案539a和上 柵極電極539g的下表面中的每一個到例如，半導(dǎo)體襯底500的上表面 500a的距離基本相等。第一導(dǎo)電圖案539a可以包括與上柵極電極539g 基本相同的導(dǎo)電材料并由與上柵極電極539g基本相同的工藝來形成。
第一接觸結(jié)構(gòu)538p可以將第一雜質(zhì)區(qū)518a和518b中的一個區(qū)域 518a電氣連接到第一導(dǎo)電圖案539a。第一接觸結(jié)構(gòu)538p可以通過緩沖 絕緣圖案536。
可以在第一導(dǎo)電圖案539a之上形成第一絕緣封頂圖案542a?？梢?在第一導(dǎo)電圖案539a和第一絕緣封頂圖案542a的側(cè)壁上提供第一絕緣 隔離片545a?？梢栽诘诙艠O圖案540和第二柵極封頂圖案542b的側(cè) 壁上提供第二絕緣隔離片545g。第一和第二絕緣隔離片545a和545g 可以包括由相同工藝形成的基本相同的絕緣材料層。
可以提供覆蓋半導(dǎo)體襯底500的第一和第二區(qū)域Al和A2及中間 區(qū)域B的整個表面的第一層間絕緣層551。該第一層間絕緣層551可以 具有平面化上表面，其布置在沿著第一方向，例如Y軸的上比第一絕 緣封頂圖案542a和第二柵極封頂圖案542g的上表面更高的水平上。或 者，如圖1所示，第一層間絕緣層551可以具有平面化上表面，其布 置在與第一絕緣封頂圖案542a和第二柵極封頂圖案542g的上表面基本 相同的水平上。可以在第一層間絕緣層551之上提供第二層間絕緣層 584。
可以在第二層間絕緣層584之上提供第二導(dǎo)電圖案575。該第二導(dǎo) 電圖案575可以經(jīng)由導(dǎo)電連接結(jié)構(gòu)572a電氣連接到第一導(dǎo)電圖案 539a。如圖l所示，該連接結(jié)構(gòu)572a可以插在第一和第二導(dǎo)電圖案539a 和575之間，并且可以順序地通過第二層間絕緣層584和第一絕緣封 頂圖案542a。
插在第二雜質(zhì)區(qū)548a和548b中的一個區(qū)域548a與第二導(dǎo)電圖案 575之間的第二接觸結(jié)構(gòu)572b可以將第二晶體管AT2的區(qū)域548a電 氣連接到第二導(dǎo)電圖案575。第二接觸結(jié)構(gòu)572b可以包括穿通第一層 間絕緣層551的下接觸結(jié)構(gòu)571a和穿通第二層間絕緣層584的上接觸 結(jié)構(gòu)571b。下接觸結(jié)構(gòu)571a和上接觸結(jié)構(gòu)571b可以由通過互不相同 的工藝形成的導(dǎo)電材料層形成。或者，下接觸結(jié)構(gòu)571a和上接觸結(jié)構(gòu) 571b可以有通過基本相同的工藝形成的基本相同的材料層形成。
半導(dǎo)體器件可以進一步包括半導(dǎo)體襯底500上的數(shù)據(jù)存儲元件
597。該數(shù)據(jù)存儲元件597可以包括第一和第二電極，以及提供于第一
和第二電極之間提供的數(shù)據(jù)存儲材料層。如圖1所示，數(shù)據(jù)存儲元件
597可以布置在第一晶體管ATI的第一雜質(zhì)區(qū)518a和518b中的一個 區(qū)域518b上方，并且可以經(jīng)由單元接觸結(jié)構(gòu)560電氣連接到區(qū)域518b。 單元接觸結(jié)構(gòu)560可以穿通緩沖絕緣圖案536并穿通第一層間絕緣層 551。也就是說，可以晶體管ATI可以經(jīng)由第一接觸結(jié)構(gòu)538p和一個 第一雜質(zhì)區(qū)518a而電氣連接到第一導(dǎo)電圖案539a，并經(jīng)由單元接觸結(jié) 構(gòu)560和另一第一雜質(zhì)區(qū)518b而電氣連接到數(shù)據(jù)存儲單元597。
數(shù)據(jù)存儲元件597可以包括諸如DRAM的易失性存儲器器件的數(shù) 據(jù)存儲材料層，例如電容器介電層，但不限于此。例如，數(shù)據(jù)存儲元 件597可以包括FeRAM的鐵電材料層或非易失性存儲器器件的數(shù)據(jù)存 儲材料層，例如PRAM的相變材料層。如圖1所示，數(shù)據(jù)存儲元件597 可以設(shè)置在比第一導(dǎo)電圖案539a更高的水平上，使得沿著Y軸，從半 導(dǎo)體襯底500的上表面500a到數(shù)據(jù)存儲元件597的下表面的距離可以 大于從半導(dǎo)體襯底500的上表面500a到第一導(dǎo)電圖案539a的上表面的 距離。數(shù)據(jù)存儲元件597的至少一部分可以布置在與第二導(dǎo)電圖案575 基本相同或較低的水平上。例如，如圖1進一步所示，數(shù)據(jù)存儲元件 597的下部可以穿通第二層間絕緣層584。
如上所述的數(shù)據(jù)存儲元件597，第一導(dǎo)電圖案539a，以及上柵極 電極539g的布置可以使沿著第一方向，例如Y軸上數(shù)據(jù)存儲元件597 與第一晶體管ATI之間的距離最小化，因此可以縮小沿著該第一方向 所測量的半導(dǎo)體器件的總厚度。換言之，由于數(shù)據(jù)存儲元件597與第 一晶體管ATl之間的第一導(dǎo)電圖案539a，即單元位線，可以被布置在 與外圍電路區(qū)域、即第二晶體管AT2的上柵極電極539g基本相同的水 平上，所以第一導(dǎo)電圖案539a與第一有源區(qū)503a之間的距離和數(shù)據(jù)存 儲元件597與第一有源區(qū)503a之間的距離均可以被最小化。因此，可 以使半導(dǎo)體器件的總厚度最小化，并且可以增大用于在數(shù)據(jù)存儲元件 597和第一有源區(qū)503a之間形成單元接觸結(jié)構(gòu)560的工藝裕度。
將在下文中參照圖2來描述根據(jù)另一實施例示例的半導(dǎo)體器件。 參照圖2，半導(dǎo)體器件可以包括與前面參照圖1所描述的半導(dǎo)體器件基 本上相同的元件?；鞠嗤脑⒈恢甘緸?對應(yīng)"于前述元件的 元件并將不再重復(fù)其詳細說明。
參照圖2，半導(dǎo)體器件可以包括具有第一和第二區(qū)域Dl和D2及 中間區(qū)域E的半導(dǎo)體襯底600、以及由隔離區(qū)603s限定的第一和第二 有源區(qū)603a和603b。具有區(qū)域D1、 D2和E的半導(dǎo)體襯底600、以及 由隔離區(qū)603a限定的有源區(qū)603a和603b可以分別與前面參照圖1所 述的具有Al、 A2和B的半導(dǎo)體襯底500、以及由隔離區(qū)503s限定的 有源區(qū)503a及503b基本相同。
如圖2進一步所示，所述半導(dǎo)體器件可以包括半導(dǎo)體襯底600 上的第一和第二晶體管DTI和DT2。第一晶體管DTI可以包括第一雜 質(zhì)區(qū)618a與618b、第一柵極介電層621，以及第一柵極圖案624，其 分別對應(yīng)于圖1的第一雜質(zhì)區(qū)518a與518b、第一柵極介電層521、以 及第一柵極圖案524。第一柵極圖案624可以提供在對應(yīng)于圖1的柵極 溝槽515的柵極溝槽615中。第一晶體管DT1可以進一步包括柵極溝 槽615中的第一柵極圖案624之上的第一柵極封頂圖案627。第一柵極 封頂圖案627可以在半導(dǎo)體襯底600的上表面600a上方延伸，即可以 具有布置在比第一有源區(qū)603a上表面更高的水平上的上表面。第一柵 極封頂圖案627可以由絕緣材料形成。
第二晶體管DT2可以包括第二雜質(zhì)區(qū)648a和648b、第二柵極介 電層606a、以及第二柵極圖案640，其分別對應(yīng)于圖1的第二雜質(zhì)區(qū) 548a及548b、第二柵極介電層606a、以及第二柵極圖案640，其分別 對應(yīng)于圖1的第二雜質(zhì)區(qū)548a與548b、第二柵極介電層506a、以及第 二柵極圖案540。第二柵極圖案640可以包括順序地堆疊的下柵極電極 609g和上柵極電極639g?？梢栽诘诙^(qū)域D2的半導(dǎo)體襯底600上提
供分別對應(yīng)于圖1的第二柵極封頂圖案542g和第二絕緣隔離片545g 的第二柵極封頂圖案642g和第二絕緣隔離片645g。
可以在半導(dǎo)體襯底600的第一區(qū)域Dl和中間區(qū)域E上提供覆蓋 隔離區(qū)603s及第一雜質(zhì)區(qū)618a和618b的緩沖絕緣圖案636。緩沖絕 緣圖案636可以由具有相對第一柵極封頂圖案627的蝕刻選擇性的絕 緣材料形成。例如，當(dāng)?shù)谝粬艠O封頂圖案627包括硅氮化物層時，緩 沖絕緣圖案636可以包括硅氧化物層。
如圖2進一步所示，所述半導(dǎo)體器件可以包括第一導(dǎo)電圖案639a、 第一隔離封頂圖案642a、第一絕緣隔離片645a、以及第一接觸結(jié)構(gòu) 638p，其分別對應(yīng)于前面參照圖1所述的第一導(dǎo)電圖案539a、第一隔 離封頂圖案542a、第一絕緣隔離片545a、以及第一接觸結(jié)構(gòu)538p?？?以在半導(dǎo)體襯底600的第一和第二區(qū)域Dl和D2、以及中間區(qū)域E上 提供對應(yīng)于圖1的第一層間絕緣層551的第一層間絕緣層651。
可以提供穿通第一層間絕緣層651和緩沖絕緣圖案636，并電氣連 接到第一雜質(zhì)區(qū)618a和618b中的一個區(qū)域618b的單元接觸結(jié)構(gòu)660。 如圖2所述，在第一雜質(zhì)區(qū)618a和618b上方突出的一部分第一柵極封 頂圖案627可以被布置在單元接觸結(jié)構(gòu)660與第一接觸結(jié)構(gòu)638p之間。 因此，第一柵極封頂圖案627的突出部分可以防止單元接觸結(jié)構(gòu)660 與第一接觸結(jié)構(gòu)638p之間的短路。第一柵極介電層621的部分可以被 布置在第一柵極封頂圖案627與單元接觸結(jié)構(gòu)660和第一接觸結(jié)構(gòu) 638p中的每一個之間。
可以提供穿通第一層間絕緣層651并電氣連接到第一雜質(zhì)區(qū)648a 和648b中的一個區(qū)域648a的第二接觸結(jié)構(gòu)672b。第二接觸結(jié)構(gòu)672b 可以提供在與單元接觸結(jié)構(gòu)660基本相同的水平上，例如，第二接觸 結(jié)構(gòu)672b和單元接觸結(jié)構(gòu)660的上表面可以基本是共面的，并且第二 接觸結(jié)構(gòu)672b和單元接觸結(jié)構(gòu)660的下表面可以沿著xz平面基本共
面。第二接觸結(jié)構(gòu)672b和單元接觸結(jié)構(gòu)660可以包括基本相同的導(dǎo)電 材料。
如圖2進一步所示，所述半導(dǎo)體器件可以進一步包括第一層間絕 緣層651上的導(dǎo)電緩沖圖案675b和第二導(dǎo)電圖案675a。該導(dǎo)電緩沖圖 案675b可以覆蓋單元接觸結(jié)構(gòu)660，并且該第二導(dǎo)電圖案675a可以覆 蓋第二接觸結(jié)構(gòu)672b。導(dǎo)電緩沖圖案675b和第二導(dǎo)電圖案675a可以 沿著X軸間隔開，并且可以布置在基本相同的水平上，例如導(dǎo)電緩沖 圖案675b和第二導(dǎo)電圖案675a的下表面可以沿著xz平面基本共面。 導(dǎo)電緩沖圖案675b和第二導(dǎo)電圖案675a可以由基本相同的材料形成。
可以穿過第一絕緣封頂圖案642a而插入連接結(jié)構(gòu)672a用以連接 第一和第二導(dǎo)電圖案639a和675a。例如，可以順序地堆疊第一導(dǎo)電圖 案639a、連接結(jié)構(gòu)672a、以及第二導(dǎo)電圖案675a，使得可以在第一和 第二導(dǎo)電圖案639a和675a之間插入連接結(jié)構(gòu)672a，并且可以電氣連 接第一和第二導(dǎo)電圖案639a和675a。
可以在第一層間絕緣層651之上布置第二層間絕緣層684以包圍 導(dǎo)電緩沖圖案675b和第二導(dǎo)電圖案675a的側(cè)壁。例如，第二層間絕緣 層684、導(dǎo)電緩沖圖案675b、以及第二導(dǎo)電圖案675a的上表面可以沿 xz平面內(nèi)基本共面。
如圖2進一步所示，所述半導(dǎo)體器件可以進一步包括導(dǎo)電緩沖圖 案675b之上的數(shù)據(jù)存儲元件697。因此，數(shù)據(jù)存儲元件697可以設(shè)置 在比第二導(dǎo)電圖案675a更高的水平上，即數(shù)據(jù)存儲元件697的下表面 可以距離半導(dǎo)體襯底600的上表面600a比距離第二導(dǎo)電圖案675a的上 表面更遠。就類型和組件而言，數(shù)據(jù)存儲元件697可以對應(yīng)于圖1的 數(shù)據(jù)存儲元件597。
將在下文中參照圖3 — 19來描述根據(jù)實施例示例的制造半導(dǎo)體器
件的方法。圖3示出了根據(jù)實施例示例的半導(dǎo)體器件的平面圖。圖4A
一12B示出了根據(jù)實施例示例的制造半導(dǎo)體器件的方法的橫截面圖，圖 13A—17B是根據(jù)另一實施例示例的制造半導(dǎo)體器件的方法的橫截面 圖，圖18A—19示出了根據(jù)又一實施例示例的制造半導(dǎo)體器件的方法 的橫截面圖。
應(yīng)注意的是圖4A、 5A、 6A、 7A、 8A、 9A、 IOA、 IIA、 12A、 13A、 14A、 15A、 16A、 17A和18A示出了沿圖3的線I-r的順序橫截面圖， 圖4B、 5B、 6B、 7B、 8B、 9B、 IOB、 IIB、 12B、 13B、 14B、 15B、 16B、 17B、 18B和19示出了沿圖3的線II-II'的橫截面圖。在圖3 —19 中，參考標(biāo)記C表示第一區(qū)域，參考標(biāo)記M表示中間區(qū)域，參考標(biāo)記 P表示第二區(qū)域。
首先，將在下文中參照圖3和4A-12B來描述根據(jù)實施例示例的制 造半導(dǎo)體器件的方法。
參照圖3和4A-4B，半導(dǎo)體器件可以包括具有第一和第二區(qū)域C 和P、及中間區(qū)域M的半導(dǎo)體襯底1，以及由隔離區(qū)3s限定的第一和 第二有源區(qū)3a和3b。具有區(qū)域C、 P和M的半導(dǎo)體襯底1，以及由隔 離區(qū)3s限定的有源區(qū)3a和3b可以分別對應(yīng)于前面參照圖1所述的具 有區(qū)域A1、 A2和B的半導(dǎo)體襯底500，以及由隔離區(qū)503s限定的有 源區(qū)503a和503b。
可以在第一有源區(qū)3a中形成與半導(dǎo)體襯底1的區(qū)域C相比具有不 同導(dǎo)電性類型的預(yù)備雜質(zhì)區(qū)(未示出)。例如，當(dāng)?shù)谝挥性磪^(qū)3a是P 型時，可以將雜質(zhì)離子注入到第一有源區(qū)3a中，以便可以在第一有源 區(qū)3a的上部區(qū)域中形成N型預(yù)備雜質(zhì)區(qū)(未示出)。
可以在半導(dǎo)體襯底1上形成可以順序地堆疊的介電層6的柵極導(dǎo) 電層9。介電層6可以被形成為包括硅氧化物層和高K電介質(zhì)的至少
其中之一。這里，高K電介質(zhì)可以包括具有比硅氧化物層高的介電常 數(shù)的介電材料。柵極導(dǎo)電層9可以由例如多晶硅層的導(dǎo)電材料層形成。
可以將第一區(qū)C上的柵極導(dǎo)電層9和介電層6圖案化以暴露第一 有源區(qū)3a和隔離區(qū)3s的預(yù)定部分。然后，可以蝕刻第一有源區(qū)3a和 隔離區(qū)3s的暴露部分以形成柵極溝槽15。柵極溝槽15可以被形成為 穿過第一有源區(qū)3a并向著隔離區(qū)3s延伸。柵極溝槽15可以具有小于 光刻工藝分辨極限的線寬。
柵極溝槽15可以被形成為穿過預(yù)備雜質(zhì)區(qū)中的第一有源區(qū)3a。因 此，預(yù)備雜質(zhì)區(qū)可以被分成相互被柵極溝槽15間隔開的單元雜質(zhì)區(qū)， 即，柵極溝槽15可以限定單元源極/漏極區(qū)18a和18b。例如，預(yù)備雜 質(zhì)區(qū)可以被一對柵極溝槽15分成三個單元雜質(zhì)區(qū)18a和18b。如果形 成了三個單元雜質(zhì)區(qū)，則所述一對柵極溝槽15之間所布置的一個雜質(zhì) 區(qū)可以定義為第一單元雜質(zhì)區(qū)18a，并且其余雜質(zhì)區(qū)可以定義為第二雜 質(zhì)區(qū)18b。
參照圖3、 5A-5B，可以在具有單元柵極溝槽15的半導(dǎo)體器件上 形成單元柵極介電層21。該單元柵極介電層21可以被形成用以遮蓋第 一有源區(qū)3a的單元柵極溝槽15的內(nèi)壁。單元柵極介電層21可以被形 成為包括硅氧化物層和高K介電層的至少其中之一。
可以在單元柵極溝槽15中的單元柵極介電層21之上形成單元柵 極圖案24。該單元柵極圖案24可以填充柵極溝槽15的至少一部分。 例如，單元柵極圖案24可以部分地填充柵極溝槽15，使得有源區(qū)3a 的上表面可以沿著Y軸高于單元柵極圖案24的上表面，即，第一有源 區(qū)3a的上表面可以距離柵極溝槽15的底面比距離單元柵極圖案24的 上表面更遠。在穿過單元有源區(qū)3a的部分處的單元柵極圖案24可以定 義為單元柵極電極。單元柵極圖案24可以被形成為包括金屬層、金屬 氮化物層、金屬硅化物層、以及多晶硅層的至少其中之一。單元源極/
漏極區(qū)18、單元柵極介電層21、以及單元柵極圖案24可以組成單元
晶體管CT1和CT2。也就是說，單元晶體管CT1和CT2可以是掩埋溝 道陣列晶體管(BCAT)。
可以形成填充柵極溝槽15的其余部分的單元柵極封頂圖案27。該 柵極單元封頂圖案27可以在單元柵極圖案24之上被形成為包括硅氧 化物層、硅氮化物層、以及硅氧氮化物層的至少其中之一。
可以在第二區(qū)域P中的柵極導(dǎo)電層9之上形成掩膜圖案30，以便 第一區(qū)域C和中間區(qū)域M中的一部分柵極導(dǎo)電層9可以被掩膜圖案30 所暴露。掩膜圖案30可以使光刻膠圖案?；蛘撸谀D案30可以由 例如硅氧化物層或硅氮化物層的絕緣層形成。
參照圖3和6A-6B，可以使用掩膜圖案30作為蝕刻掩膜來蝕刻第 一區(qū)域C和中間區(qū)域M中的柵極導(dǎo)電層9以便在第二區(qū)域P中形成柵 極導(dǎo)電圖案9a。應(yīng)注意的是在其它實施例中，即與前述方法相比包括 制造第一雜質(zhì)區(qū)18a和18b的不同方法的實施例示例，柵極導(dǎo)電圖案 9a可以用來在襯底1上執(zhí)行離子注入工藝以便在單元有源區(qū)3a中形成 第一雜質(zhì)區(qū)，即單元源極/漏極區(qū)18a和18b。應(yīng)進一步注意的是，在 蝕刻了第一區(qū)域C、中間區(qū)域M、和第二區(qū)域P的同時，可以蝕刻介 電層6、單元柵極介電層21、和單元柵極封頂圖案27的一部分。
一旦形成了柵極導(dǎo)電圖案9a，則去除掩膜圖案30?？梢栽趶钠渖?去除了掩膜圖案30的一部分半導(dǎo)體襯底1上形成停止層(stop layer) 33。該停止層33可以由具有相對隔離區(qū)3s的蝕刻選擇性的絕緣材料形 成。例如，當(dāng)隔離區(qū)3s由硅氧化物層形成時，停止層33可以由硅氮化 物層形成。停止層33可以被共形地形成，停止層33可以覆蓋隔離區(qū) 3s和第一區(qū)域C的單元晶體管CT1和CT2，并且可以覆蓋第二區(qū)域P 中的柵極導(dǎo)電圖案9a。
可以在停止層33上形成緩沖絕緣層(未示出)。該緩沖絕緣層可 以由具有相對停止層33的蝕刻選擇性的材料層形成。例如，當(dāng)停止層
33由硅氮化物層形成時，該緩沖絕緣層可以由硅氧化物層形成?？梢?將該緩沖絕緣層平面化以暴露M區(qū)中的停止層33的上表面和第二區(qū)域 P中的柵極導(dǎo)電圖案9a的上表面，以便可以在第一區(qū)域C中的停止層 33之上形成平面化緩沖絕緣圖案36。
參照圖3和7A-7B，可以在緩沖絕緣圖案36上形成封頂絕緣層37。 封頂絕緣層37可以由諸如硅氧化物層或硅氮化物層的絕緣材料形成。 可以將封頂絕緣層37、緩沖絕緣圖案36、以及停止層33圖案化以形 成暴露第一雜質(zhì)區(qū)18a的位線接觸孔36a。例如，可以形成位線接觸孔 36a以暴露共用單元晶體管CT1和CT2的第一單元雜質(zhì)區(qū)18a。
可以在具有位線接觸孔36a的半導(dǎo)體襯底l上形成第一導(dǎo)電層38。 第一導(dǎo)電層38可以被形成為包括金屬層、金屬氮化物層、金屬硅化物 層和多晶硅層的至少其中之一。例如，第一導(dǎo)電層38可以被形成為包 括順序地堆疊的Ti層、TiN層、以及W層。這里，該W層可以填充 位線接觸孔36a，并且可以將順序地堆疊的Ti和TiN層插在位線接觸 孔36a的內(nèi)壁與W層之間以起到擴散阻擋層的作用。
與第一雜質(zhì)區(qū)18a接觸的一部分第一導(dǎo)電層38可以由金屬硅化物 形成。例如，可以在第一雜質(zhì)區(qū)18a上形成金屬硅化物層，金屬材料層 可以填充位線接觸孔36a以形成第一導(dǎo)電層38。在另一示例中，第一 和第二可以順序地沉積在位線接觸孔36a中，其后是金屬層的退火工 藝，使得第一金屬層的金屬可以與第一雜質(zhì)區(qū)18a的硅反應(yīng)以便在第一 導(dǎo)電層38與第一雜質(zhì)區(qū)18a之間形成金屬硅化物層。
參照圖3和8A-8B，可以加工第一導(dǎo)電層38以便在位線接觸孔36a 中形成第一接觸結(jié)構(gòu)，即位線接觸結(jié)構(gòu)38p。例如，可以通過例如化學(xué) 機械拋光(CMP)將第一導(dǎo)電層38平面化，以暴露第二區(qū)域P中的停
止層33，其后是蝕刻停止層33。在另一示例中，可以將第一導(dǎo)電層38 平面化以暴露第二區(qū)域P中的柵極導(dǎo)電圖案9a。在平面化工藝期間可 以去除封頂層37。
接下來，可以形成覆蓋位線接觸結(jié)構(gòu)38p和暴露的柵極導(dǎo)電圖案 9a的第二導(dǎo)電層39。第二導(dǎo)電層39可以被形成為包括金屬層、金屬氮 化物層、金屬硅化物層、和多晶硅層的至少其中之一。在實施例示例 中，第二導(dǎo)電層39可以被形成為包括不同于柵極導(dǎo)電圖案9a的導(dǎo)電材 料。第二導(dǎo)電層39可以被形成為包括具有比柵極導(dǎo)電圖案9a高的電導(dǎo) 率的導(dǎo)電材料層。例如，柵極導(dǎo)電圖案9a可以由摻雜多晶硅層形成， 并且第二導(dǎo)電層39可以被形成為包括諸如鎢層的金屬材料層。這里， 考慮到諸如鎢層的金屬材料層與柵極導(dǎo)電圖案9a之間的歐姆接觸特 性，與柵極導(dǎo)電圖案9a接觸的一部分第二導(dǎo)電層39可以由金屬硅化物 層形成。在另一實施例示例中，柵極導(dǎo)電圖案9a和第二導(dǎo)電層39可以 由基本相同的導(dǎo)電材料層形成。
在某些實施例示例中，形成圖7A和7B的緩沖絕緣圖案36之后， 或者形成緩沖絕緣圖案36的同時，可以執(zhí)行暴露第二區(qū)域P中的柵極 導(dǎo)電圖案9a的工藝。例如，可以將緩沖絕緣層36平面化以暴露柵極導(dǎo) 電圖案9a，因此可以在平面化期間去除第二區(qū)域P中的停止層33。在 另一示例中，使用停止層33作為第二區(qū)域P中的平面化停止層33來 平面化緩沖絕緣層36之后，可以蝕刻第二區(qū)域P中的停止層33，因此 可以將緩沖絕緣圖案36和停止層33圖案化以形成暴露第一雜質(zhì)區(qū)18a 的位線接觸孔36a。可以形成填充位線接觸孔36a并覆蓋緩沖絕緣層36 和柵極導(dǎo)電圖案9a的導(dǎo)電層，例如與第一導(dǎo)電層38相同的材料層的導(dǎo) 電層。因此，第二導(dǎo)電層39和位線接觸結(jié)構(gòu)38p可以被形成為包括由 相同工藝形成的相同材料層。
參照圖3和9A-9B，可以在第二導(dǎo)電層39上形成掩膜層。該掩膜 層可以被形成為包括硅氧化物層、硅氮化物層和硅氧氮化物層的至少
其中之一。可以將掩膜層、第二導(dǎo)電層39、以及柵極導(dǎo)電圖案9a圖案 化，使得可以在第一區(qū)域C上形成順序地堆疊的第一導(dǎo)電圖案39a和 位線封頂圖案42a，并且可以形成順序地堆疊在第二區(qū)域P上的第一外 圍柵極電極9g、第二外圍柵極電極39g、以及外圍封頂圖案42b。因此， 第一導(dǎo)電圖案39a和第二外圍柵極電極39g可以同時形成，并且可以由 相同的材料層形成。更進一步地，第一導(dǎo)電圖案39a和第二外圍柵極電 極39g可以布置在基本同一水平上。
第一和第二外圍柵極電極9g和39g可以定義為外圍柵極圖案40。 第一導(dǎo)電圖案39a可以定義為單元位線。外圍柵極圖案40和第一導(dǎo)電 圖案39a可以分別對應(yīng)于圖1的外圍柵極圖案540和圖2的640及圖1 的第一導(dǎo)電圖案539a和圖2的639a。單元位線39a可以延伸至中間區(qū) 域M。外圍柵極圖案40可以基本是直線的，并且可以在穿過外圍有源 區(qū)3b并限定外圍有源區(qū)3b的隔離區(qū)3s之上延伸。此外，可以在外圍 柵極圖案40和外圍有源區(qū)3b之間提供有外圍柵極介電層6a。
可以在順序地堆疊的單元位線39a和位線封頂圖案42a的側(cè)壁上 形成位線隔離片45a。可以在順序地堆疊的外圍柵極圖案40和外圍柵 極封頂圖案42g的側(cè)壁上形成外圍柵極隔離片45g。外圍柵極隔離片 45g和位線隔離片45a可以被形成為包括硅氮化物層、硅氧氮化物層、 和硅氧化物層的至少其中之一。
可以將雜質(zhì)離子注入到外圍柵極圖案40兩側(cè)的外圍有源區(qū)3b中 以將其激活，使得可以形成外圍雜質(zhì)區(qū)，即外圍源極/漏極區(qū)48。因此， 可以形成包括外圍源極/漏極區(qū)48、外圍柵極介電層6a、外圍柵極圖案 40以及在外圍柵極圖案40下的外圍有源區(qū)3b中的溝道區(qū)的外圍晶體 管PT1。
參照圖3、 10A和10B，可以在具有單元位線39a和外圍晶體管 PT1的半導(dǎo)體襯底1上形成第一層間絕緣層51。第一層間絕緣層51可
以被形成為具有基本平面化的上表面。例如，可以在具有單元位線39a 和外圍晶體管PT1的半導(dǎo)體襯底1上形成絕緣材料層，并且可以對該 絕緣材料層執(zhí)行例如CMP工藝的平面化工藝，以便可以形成具有平面 化上表面的第一層間絕緣層51。在用于形成第一層間絕緣層51的平面 化工藝期間，可以使用位線封頂圖案42a和外圍柵極封頂圖案42g。因 此，雖然第一層間絕緣層51可以具有如圖l所示的平面化上表面，但 其不限于此，并且第一層間絕緣層51可以具有平面化上表面以便暴露 位線封頂圖案42a和外圍柵極封頂圖案42g的上表面。
在第一區(qū)域C中，可以順序地將第一層間絕緣層51、緩沖絕緣圖 案36、以及停止層33圖案化，以便可以形成單元接觸孔54，該單元 接觸孔54將第二單元雜質(zhì)區(qū)18b暴露在第一區(qū)域C的第一和第二雜質(zhì) 區(qū)18a和18b外面。
在某些實施例中，由于單元位線39a被布置在與外圍晶體管PT2 的第二外圍柵極電極39g基本相同的水平上，所以由于該位線39a而不 增加器件的總厚度。因此，單元接觸孔54基本上可以通過蝕刻具有通 過形成外圍晶體管PT1而形成的厚度的絕緣層來形成。此工藝可以縮 短形成單元接觸孔54所需的蝕刻工藝時間，并且增大蝕刻工藝裕度。 更進一步地，由于可以同時形成單元位線39a和第二外圍柵極電極39g， 而不需要用于形成單元位線39a的單獨工藝，所以可以縮短總工藝時 間。
可以形成填充單元接觸孔54的單元接觸結(jié)構(gòu)60。單元接觸結(jié)構(gòu) 60可以被形成為包括金屬層、金屬氮化物層、金屬硅化物層、和多晶 硅層的至少其中之一。例如，單元接觸結(jié)構(gòu)60可以包括填充單元接觸 孔54的金屬層，并且可以包括插在金屬層與單元接觸孔54的內(nèi)壁之 間的擴散阻擋層。而且，與被單元接觸結(jié)構(gòu)60的下部區(qū)域，即單元接 觸孔54，暴露的第二單元雜質(zhì)區(qū)18b接觸的部分可以由金屬硅化物層 形成。例如，可以在第二單元雜質(zhì)區(qū)18b上形成金屬硅化物層，并且
可以形成填充單元接觸孔54的導(dǎo)電材料層，以便可以形成單元接觸結(jié)
構(gòu)60?；蛘撸纬蓡卧佑|結(jié)構(gòu)60可以包括對順序地覆蓋單元接觸孔 54的內(nèi)壁的金屬層和金屬氮化物層執(zhí)行退火工藝，并使金屬層的金屬 元素與第二單元雜質(zhì)區(qū)18b的硅元素起反應(yīng)以形成金屬硅化物層。
參照圖3、 11A和11B，可以在第一層間絕緣層51之上形成第二 層間絕緣層63。在第二區(qū)域P中，可以形成穿通第一和第二層間絕緣 層51和63并暴露至少一個外圍雜質(zhì)區(qū)48的外圍接觸孔66b。此外， 在中間區(qū)域M中，可以形成穿通第二層間絕緣層63和位線封頂圖案 42a并暴露單元位線39a的預(yù)定區(qū)域的連接通孔66a。
可以形成填充連接通孔66a的連接結(jié)構(gòu)75a，并且可以形成填充外 圍接觸孔66b的導(dǎo)電外圍接觸結(jié)構(gòu)72b。連接結(jié)構(gòu)75a和外圍接觸結(jié)構(gòu) 72b可以被形成為包括金屬層、金屬氮化物層、金屬硅化物層、和多晶 硅層的至少其中之一。
外圍接觸結(jié)構(gòu)72b可以被形成為包括不同于單元接觸結(jié)構(gòu)60的導(dǎo) 電材料。例如，當(dāng)單元接觸結(jié)構(gòu)60包括多晶硅層時，外圍接觸結(jié)構(gòu)72b 可以包括例如鎢的金屬材料層。
可以在第二層間絕緣層63之上形成順序地堆疊的第二導(dǎo)電圖案 75和互連封頂圖案78。第二導(dǎo)電圖案75可以覆蓋連接結(jié)構(gòu)75a和外圍 接觸結(jié)構(gòu)72b。第二導(dǎo)電圖案75可以被形成為包括金屬層、金屬氮化 物層、和多晶硅層的至少其中之一。互連封頂圖案78可以由諸如硅氮 化物層的絕緣材料層形成。可以省略掉互連封頂圖案78的形成。
在另一實施例示例中，第二導(dǎo)電圖案75、連接結(jié)構(gòu)75a、和外圍 接觸結(jié)構(gòu)72b可以同時由導(dǎo)電材料形成。例如，可以形成填充連接通 孔66a和外圍接觸孔66b并覆蓋第二層間絕緣層63的導(dǎo)電材料層，并 且可以將導(dǎo)電材料層圖案化以便整體地形成第二導(dǎo)電圖案75、連接結(jié)
構(gòu)75a、以及外圍接觸結(jié)構(gòu)72b。
單元晶體管CT1和外圍晶體管PT1可以被第二導(dǎo)電圖案75相互 電氣地連接。更具體地說，外圍晶體管PT1的外圍雜質(zhì)區(qū)48的一個與 單元晶體管CT1和CT2的單元雜質(zhì)區(qū)18a可以通過位線接觸結(jié)構(gòu)38p、 第一導(dǎo)電圖案39a、連接結(jié)構(gòu)75a、第二導(dǎo)電圖案75以及外圍接觸結(jié)構(gòu) 72b而相互電氣地連接?？梢栽诘诙?dǎo)電圖案75和互連封頂圖案78的 側(cè)壁上形成互連隔離片81。
參照圖3、 12A和12B，可以在具有第二導(dǎo)電圖案75的半導(dǎo)體襯 底上形成第三層間絕緣層84?？梢詫⒌谌龑娱g絕緣層84平面化。可以 在第三層間絕緣層84之上形成蝕刻停止層87。
可以形成穿通蝕刻停止層87、第三層間絕緣層84、以及第二層間 絕緣層63并且電氣連接到單元接觸結(jié)構(gòu)60并沿著Y軸在蝕刻停止層 87上方向上突出的數(shù)據(jù)存儲元件97。數(shù)據(jù)存儲元件97可以包括第一 電極90、第二電極96、以及第一和第二電極90和96之間的數(shù)據(jù)存儲 材料層93。
當(dāng)用DRAM作為存儲器件示例時，數(shù)據(jù)存儲材料層93可以包括 DRAM的單元電容器介電材料。但是，本發(fā)明構(gòu)思的實施例示例不限 于DRAM，并且可以用于各種半導(dǎo)體器件。因此，根據(jù)數(shù)據(jù)存儲材料 層93所需器件的特性，例如，可以使用諸如PRAM的相變材料層或 FeRAM的鐵電材料層的各種數(shù)據(jù)存儲材料。
同時，雖然在圖12A中示出的第一電極90為圓筒體形狀，但該形 狀不限于此，而是可以根據(jù)器件的特性而實現(xiàn)為不同的形狀。例如， 第一電極90可以形成為諸如柱或板的各種形狀。
接下來，參照圖3和13A 16B，將在下文中描述根據(jù)本發(fā)明構(gòu)思
的另一實施例示例制造半導(dǎo)體器件的方法。
參照圖3、 13A和13B，可以制備具有第一區(qū)域C、第二區(qū)域P、 以及中間區(qū)域M的半導(dǎo)體襯底100。可以使用與圖4和5的那些方法 基本相同的方法來形成第一和第二有源區(qū)103a和103b、隔離區(qū)103s、 介電層106、柵極導(dǎo)電層、柵極溝槽115、單元雜質(zhì)區(qū)118a和118b、 單元柵極介電層121、單元柵極圖案124、單元柵極封頂圖案127、以 及單元晶體管CT3和CT4，其分別對應(yīng)于第一和第二有源區(qū)3a和3b、 隔離區(qū)3s、介電層6、柵極導(dǎo)電層9、柵極溝槽15、單元雜質(zhì)區(qū)18a 和18b、單元柵極介電層21、單元柵極圖案24、單元柵極封頂圖案27、 以及單元晶體管CT1和CT2。
如圖13B所示，可以在第二區(qū)域P的柵極導(dǎo)電層上形成掩膜圖案 130，并且可以蝕刻柵極導(dǎo)電層以形成留在第二區(qū)域P上的柵極導(dǎo)電圖 案109a。在本發(fā)明構(gòu)思的實施例示例中，在形成柵極導(dǎo)電圖案109a的 同時，單元柵極封頂圖案127仍然可以具有從第一有源區(qū)103a的上表 面突出的部分。也就是說，單元柵極封頂圖案127可以仍然具有填充 單元柵極圖案124和柵極溝槽115的突出部分，并且其上表面可以布 置在沿著Y軸高于第一有源區(qū)103a的上表面的水平上。在形成柵極導(dǎo) 電圖案109a的同時，至少可以蝕刻一部分介電層106和單元柵極介電 層121。
在其它實施例示例中，可以在形成了柵極導(dǎo)電圖案109a的襯底 IOO之上執(zhí)行離子注入工藝，以便可以在第一有源區(qū)103a中形成雜質(zhì) 區(qū)118a和U8b。
參照圖3、 14A和14B，可以去除掩膜圖案(圖13B的130)。然 后，可以在得到的結(jié)構(gòu)上共形地形成停止層133?？梢栽谕Ｖ箤?33之 上形成緩沖絕緣層?？梢詫⒕彌_絕緣層平面化，直到第二區(qū)域P上的 停止層133或柵極導(dǎo)電圖案109a被暴露，以便可以形成緩沖絕緣圖案
136。當(dāng)停止層133在緩沖絕緣圖案136形成的同時留在柵極導(dǎo)電圖案 109a上時，可以去除柵極導(dǎo)電圖案109a上的停止層133。
當(dāng)例如使用CMP工藝來平面化緩沖絕緣層時，第一區(qū)域C之上的 單元柵極封頂圖案127的突出部分可以起到平面化停止層的作用。例 如，當(dāng)單元柵極封頂圖案127由硅氮化物層形成，并且緩沖絕緣層由 硅氧化物層形成時，可以將單元柵極封頂圖案127用作平面化停止層。 因此，在對緩沖絕緣層執(zhí)行平面化工藝的同時，可以防止第一區(qū)域C 的碟陷現(xiàn)象(dishing phenomenon)。因此，緩沖絕緣圖案136可以具 有碟陷現(xiàn)象顯著降低的平面化上表面。
參照圖3、 15A和15B，可以將第一區(qū)域C的第一有源區(qū)103a上 的緩沖絕緣圖案136和緩沖絕緣圖案136下的例如停止層133的絕緣 材料圖案化以形成暴露第一單元雜質(zhì)區(qū)118a的位線接觸孔136a。位線 接觸孔136a的一部分側(cè)壁可以由單元柵極封頂圖案127的突出部分來 限定。因此，為了形成位線接觸孔136a，可以增加在緩沖絕緣圖案136 上形成光刻膠圖案時的光學(xué)工藝裕度。
可以在具有緩沖絕緣圖案136的半導(dǎo)體襯底的整個表面上形成第 一導(dǎo)電層。由位線接觸孔136a限定的第一導(dǎo)電層部分可以定義為第一 接觸結(jié)構(gòu)138p。
可以在第一導(dǎo)電層上形成位線封頂圖案142a和外圍封頂圖案 142b，并且可以使用位線封頂圖案142a和外圍柵極封頂圖案142b作為 蝕刻掩模來順序地蝕刻第一導(dǎo)電層和柵極導(dǎo)電圖案(圖14A和14B的 109a)。結(jié)果，可以在第一區(qū)域C和中間區(qū)域M上形成第一導(dǎo)電圖案， 即單元位線139a，并且可以在第二區(qū)域P上形成順序地堆疊的第一外 圍柵極電極109g和第二外圍柵極電極139g。第一和第二外圍柵極電極 109g和139g可以構(gòu)成外圍柵極圖案140。因此，單元位線139a的至少 一部分可以被形成為布置在沿著Y軸與外圍柵極圖案140的至少一部
分基本相同的水平上。
單元位線139a可以覆蓋位線接觸孔136a的上部。因此，位線接 觸孔136a中的第一接觸結(jié)構(gòu)138a可以連接到單元位線139a并且可以 由相同的材料形成。可以在外圍柵極圖案140和外圍有源區(qū)之間提供 外圍柵極介電層106a。
可以在單元位線139a和位線封頂圖案142a的側(cè)壁上形成位線隔 離片145a?？梢栽谕鈬鷸艠O圖案140和外圍柵極封頂圖案142g的側(cè)壁 上形成外圍柵極隔離片145g。
可以將雜質(zhì)離子注入到外圍柵極圖案140兩側(cè)的第二有源區(qū)103b 以將其激活，使得可以形成外圍雜質(zhì)區(qū)，即外圍源極/漏極區(qū)148。因 此，可以形成包括外圍源極/漏極區(qū)148、外圍柵極介電層106a、外圍 柵極圖案140、以及外圍柵極圖案140下的第二有源區(qū)103b中的溝道 區(qū)的外圍晶體管PT2。
參照圖3、 16A和16B，可以在具有外圍晶體管PT2的襯底上形 成第一層間絕緣層151。第一層間絕緣層151可以被形成為具有平面化 上表面。例如，可以在具有外圍晶體管PT2的襯底上形成絕緣材料層， 并且可以對該絕緣材料層執(zhí)行平面化工藝，使得可以形成具有平面化 上表面的第一層間絕緣層151?？梢允褂冕娪昧宋痪€封頂圖案142a和 外圍柵極封頂圖案142g作為平面化停止層的CMP工藝來執(zhí)行平面化 工藝。
在第一區(qū)域C中，可以形成穿通第一層間絕緣層151、緩沖絕緣 圖案136、以及停止層133并暴露第二單元雜質(zhì)區(qū)118b的單元接觸孔 154a?？梢孕纬商畛鋯卧佑|孔154a的單元接觸結(jié)構(gòu)160a。
在第二區(qū)域P中，可以形成穿通第一層間絕緣層151并暴露至少
一個外圍雜質(zhì)區(qū)148的外圍接觸孔154b?？梢孕纬商畛渫鈬佑|孔 154b的外圍接觸結(jié)構(gòu)。單元和外圍接觸孔154a和154b可以同時形成。 而且，單元和外圍接觸結(jié)構(gòu)160a和160b可以同時形成。因此，單元和 外圍接觸結(jié)構(gòu)160a和160b可以由相同的導(dǎo)電材料形成。
參照圖3、 17A和17B，在中間區(qū)域M中，可以形成穿通位線封 頂圖案42s并暴露單元位線139a的預(yù)定區(qū)域的連接通孔161。可以形 成填充連接通孔161的第三導(dǎo)電層，并且將第三導(dǎo)電層圖案化，以便 可以形成覆蓋單元接觸結(jié)構(gòu)160a的緩沖圖案175a，以及覆蓋連接通孔 161和外圍接觸結(jié)構(gòu)160b的第二導(dǎo)電圖案175b。連接通孔161中的第 三導(dǎo)電層可以定義為連接結(jié)構(gòu)175p。因此，第二導(dǎo)電圖案175b可以通 過連接結(jié)構(gòu)175p而連接到單元位線139a，并且可以通過外圍接觸結(jié)構(gòu) 160b而電氣地連接到外圍晶體管PT2，即外圍雜質(zhì)區(qū)148中的一個。
在本發(fā)明構(gòu)思的另一實施例示例中，連接結(jié)構(gòu)175p及外圍接觸結(jié) 構(gòu)160a和160b可以同時形成。
在另一實施例示例中，緩沖圖案H5a和第二導(dǎo)電圖案175b可以 使用大馬士革工藝(damasceneprocess)來形成。例如，可以在具有單 元和外圍接觸結(jié)構(gòu)160a和160b的襯底上形成第二層間絕緣層184，并 且可以在第二層間絕緣層184中形成用于形成緩沖圖案175a和第二導(dǎo) 電圖案175b的大馬士革結(jié)構(gòu)中的孔，可以形成填充該孔的導(dǎo)電材料層， 并且可以將該導(dǎo)電材料層平面化，以便可以形成被限定在該孔中的緩 沖圖案175a和第二導(dǎo)電圖案175b。
可以形成覆蓋緩沖圖案175a和第二導(dǎo)電圖案175b的蝕刻停止層 187。然后，可以在緩沖圖案175a上形成電氣連接到緩沖圖案175a的 數(shù)據(jù)存儲元件197。可以將數(shù)據(jù)存儲元件197用作易失性或非易失性存 儲器件的數(shù)據(jù)存儲裝置。
接下來，將在下文中參照圖18A、 18B和19來描述根據(jù)本發(fā)明構(gòu)
思的再一實施例示例。
參照圖3、 18A、禾口 18B，可以如圖4A和4B所示制備具有第一區(qū) 域C、第二區(qū)域P和中間區(qū)域M的半導(dǎo)體襯底200。可以使用與圖4A 和4B的方法相同的方法在半導(dǎo)體襯底200中提供限定有源區(qū)203a和 203b的隔離區(qū)203s?？梢栽诘谝挥性磪^(qū)203a中形成預(yù)備雜質(zhì)區(qū)。
可以在半導(dǎo)體襯底200上形成順序地堆疊的停止層206和緩沖絕 緣層209。停止層206可以包括具有相對隔離區(qū)203s的蝕刻選擇性的 材料層。緩沖絕緣層209可以由單層形成，該單層可以由絕緣材料形 成?；蛘?，緩沖絕緣層209可以是具有不同蝕刻選擇性的多層，即不 同的材料層。例如，緩沖絕緣層209可以由例如像硅氧化物層的第一 材料層和例如多晶硅層或硅氮化物層的第二材料層形成。第二材料層 可以形成在第一材料層之上。
可以將第一區(qū)域C的半導(dǎo)體襯底上的緩沖絕緣層209圖案化，以 便可以形成暴露第一有源區(qū)203a和隔離區(qū)203s的預(yù)定區(qū)域的開口 。更 進一步地，可以蝕刻被該開口暴露的第一有源區(qū)203a和隔離區(qū)203s， 以便可以形成如圖18A所示的柵極溝槽215。該預(yù)備雜質(zhì)區(qū)可以被柵 極溝槽215分割以形成第一和第二雜質(zhì)區(qū)218a和218b。
可以使用與圖5A相同的方法在單元柵極溝槽215中順序地形成單 元柵極介電層221和單元柵極圖案224。因此，可以在第一有源區(qū)203a 中形成單元晶體管CT5和CT6。
可以形成填充單元柵極溝槽215的其余部分，并具有從第一有源 區(qū)203a的上表面突出的部分的單元柵極封頂圖案227。單元柵極封頂 圖案227可以被形成為包括硅氧化物層、硅氮化物層和硅氧氮化物層 的至少其中之一。
同時，當(dāng)緩沖絕緣層209包括順序地堆疊的第一材料層和第二材
料層時，可以在形成單元柵極封頂圖案227的同時或形成單元柵極封 頂圖案227之后去除第二材料層。
參照圖3和19，可以將緩沖絕緣層209和停止層206圖案化以暴 露第二區(qū)域P的第二有源區(qū)203，并形成留在第一區(qū)域P和中間區(qū)域M 上的緩沖絕緣圖案209a。然后，可以在第二區(qū)域P的襯底上形成順序 地堆疊的柵極介電層210和柵極導(dǎo)電圖案211。
柵極介電層210和柵極導(dǎo)電圖案211可以分別對應(yīng)于順序地堆疊 在圖6B和14B的第二有源區(qū)3b和103b上的圖6B和14B的柵極介電 層6和106及柵極導(dǎo)電圖案9a和109a。雖然形成圖19的緩沖絕緣圖 案209a、柵極介電層210和柵極導(dǎo)電圖案211的方法不同于形成圖6B 和14B的緩沖絕緣圖案36和136、介電層6和106以及柵極導(dǎo)電圖案 9a和109a的方法，但結(jié)果得到的結(jié)構(gòu)是相似的。因此，可以在具有緩 沖絕緣圖案209a、柵極介電層210和柵極導(dǎo)電圖案211的半導(dǎo)體襯底 上形成諸如第一導(dǎo)電圖案39a和139a、第二導(dǎo)電圖案175b、以及數(shù)據(jù) 存儲元件97和197的前述元件。
圖20示意地示出了采用根據(jù)本發(fā)明構(gòu)思的實施例示例的半導(dǎo)體器 件的產(chǎn)品。參照圖20，提供了采用根據(jù)前述實施例示例的半導(dǎo)體器件 的半導(dǎo)體芯片710。例如，可以使用根據(jù)前述實施例示例的方法在具有 多個芯片區(qū)域的處于大塊狀態(tài)下的半導(dǎo)體晶片上形成集成電路和數(shù)據(jù) 存儲裝置。如上所述，可以例如沿著Y軸來分割形成了集成電路和數(shù) 據(jù)存儲裝置的半導(dǎo)體晶片以形成多個半導(dǎo)體芯片710。半導(dǎo)體芯片710 可以形成在封裝中。半導(dǎo)體芯片710可以適合于電子產(chǎn)品。半導(dǎo)體芯 片710可以起到數(shù)據(jù)存儲介質(zhì)的作用。例如，可以將半導(dǎo)體芯片710 用作諸如數(shù)字TV、計算機、通信設(shè)備、電子詞典、或便攜式存儲設(shè)備 等需要數(shù)據(jù)存儲介質(zhì)的電子產(chǎn)品720的一部分。例如，可以在電路板
或存儲模塊上安裝封裝的半導(dǎo)體芯片710以便將其適于作為構(gòu)成電子 產(chǎn)品的部件。
根據(jù)本發(fā)明構(gòu)思的實施例示例，在外圍電路區(qū)域上順序地堆疊第 一柵極電極和第二柵極電極的同時，可以在單元陣列區(qū)域上形成諸如 單元位線的互連。因此，該互連可以被布置在與外圍電路區(qū)域的第二 柵極電極基本相同的水平上，即在襯底上表面上方沿著Y軸的高度。 結(jié)果，可以減小器件的總厚度。
此處已公開了本發(fā)明的實施例示范，雖然采用了特定術(shù)語，但僅 僅是以通用和描述的方式、而非出于限制的目的來使用和理解所述特 定術(shù)語。因此，本領(lǐng)域的技術(shù)人員將理解在不脫離權(quán)利要求所闡述的 本發(fā)明的精神和范圍的情況下可以進行形式和細節(jié)方面的各種修改。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括具有第一和第二有源區(qū)的半導(dǎo)體襯底；所述半導(dǎo)體襯底的所述第一有源區(qū)中的第一晶體管，所述第一晶體管包括第一雜質(zhì)區(qū)和第一柵極圖案；所述半導(dǎo)體襯底的所述第二有源區(qū)中的第二晶體管，所述第二晶體管包括第二雜質(zhì)區(qū)和第二柵極圖案；以及在所述第一晶體管上形成的第一導(dǎo)電圖案，其中所述第一導(dǎo)電圖案的至少一部分被布置的位置，與所述第二柵極圖案的至少一部分相比，與半導(dǎo)體襯底的上表面相距相同的距離。
2. 如權(quán)利要求l所述的器件，其中，所述第一晶體管包括-提供于穿過所述第一有源區(qū)的柵極溝槽中的所述第一柵極圖案； 所述第一柵極圖案兩側(cè)的所述第一有源區(qū)中的所述第一雜質(zhì)區(qū)；以及提供于所述第一柵極圖案與所述柵極溝槽之間的第一柵極介電層。
3. 如權(quán)利要求2所述的器件，進一步包括連同所述第一柵極圖案 一起填充所述柵極溝槽的絕緣第一柵極封頂圖案，其中，所述第一柵極封頂圖案具有與所述第一有源區(qū)相比距離所 述半導(dǎo)體襯底的上表面更遠的突出部分。
4. 如權(quán)利要求1所述的器件，進一步包括被配置為將所述第一雜 質(zhì)區(qū)中的一個電連接到所述第一導(dǎo)電圖案的第一接觸結(jié)構(gòu)。
5. 如權(quán)利要求l所述的器件，其中，所述第二晶體管包括 穿過所述第二有源區(qū)的所述第二柵極圖案；提供于所述第二柵極圖案與所述有源區(qū)之間的第二柵極介電層； 以及所述第二柵極圖案兩側(cè)的所述第二有源區(qū)中的第二雜質(zhì)區(qū)， 其中，所述第二柵極圖案包括順序地堆疊的第一柵極電極和第二柵極電極，并且所述第二柵極電極被布置在所述半導(dǎo)體襯底的上表面上方與所述第一導(dǎo)電圖案基本相同的高度上。
6. 如權(quán)利要求l所述的器件，進一步包括 電連接到所述第一雜質(zhì)區(qū)中的一個的單元接觸結(jié)構(gòu)；以及 所述單元接觸結(jié)構(gòu)上的數(shù)據(jù)存儲元件。
7. 如權(quán)利要求6所述的器件，其中，所述數(shù)據(jù)存儲元件布置在高 于所述第一導(dǎo)電圖案的水平上。
8. 如權(quán)利要求6所述的器件，進一步包括提供于所述單元接觸結(jié) 構(gòu)與所述數(shù)據(jù)存儲元件之間的導(dǎo)電緩沖圖案。
9. 如權(quán)利要求6所述的器件，其中，所述數(shù)據(jù)存儲元件包括易失 性存儲器件的數(shù)據(jù)存儲材料層與非易失性存儲器器件的數(shù)據(jù)存儲材料 層中的一個。
10. 如權(quán)利要求6所述的器件，進一步包括布置在高于所述第一導(dǎo)電圖案的水平上的第二導(dǎo)電圖案；以及 被配置為將所述第二雜質(zhì)區(qū)中的一個電連接到所述第二導(dǎo)電圖 案的第二接觸結(jié)構(gòu)。
11. 如權(quán)利要求IO所述的器件，其中，所述單元接觸結(jié)構(gòu)和所述 第二接觸結(jié)構(gòu)具有布置在互不相同的水平上的上表面。
12. 如權(quán)利要求IO所述的器件，其中，所述單元接觸結(jié)構(gòu)和所述 第二接觸結(jié)構(gòu)具有布置在基本相同的水平上的上表面。
13. 如權(quán)利要求IO所述的器件，進一步包括被配置為電連接所述 第一和第二導(dǎo)電圖案的連接結(jié)構(gòu)。
14. 一種包括半導(dǎo)體芯片的電子產(chǎn)品，所述半導(dǎo)體芯片包括 具有單元陣列區(qū)域和外圍電路區(qū)域的半導(dǎo)體襯底；所述單元陣列區(qū)域的所述半導(dǎo)體襯底上的單元晶體管，所述單元 晶體管包括第一雜質(zhì)區(qū)和第一柵極圖案；所述外圍電路區(qū)域的所述半導(dǎo)體襯底上的外圍晶體管，所述外圍 晶體管包括順序地堆疊在所述第二雜質(zhì)區(qū)之間的所述襯底上的第二雜 質(zhì)區(qū)及第一外圍柵極電極和第二外圍柵極電極；以及所述單元陣列區(qū)域的所述單元晶體管上的單元位線，所述單元位 線的至少一部分被布置的位置，與所述第二外圍柵極電極的至少一部 分相比，與所述半導(dǎo)體襯底的上表面相距相同的距離。
15. —種制造半導(dǎo)體器件的方法，包括 制備具有第一和第二有源區(qū)的半導(dǎo)體襯底；在所述第一有源區(qū)中形成第一晶體管，所述第一晶體管包括第一 柵極圖案和第一雜質(zhì)區(qū)；在所述第二有源區(qū)中形成第二晶體管，所述第二晶體管包括第二 柵極圖案和第二雜質(zhì)；以及在所述第一晶體管上形成第一導(dǎo)電圖案，其中所述第一導(dǎo)電圖案 的至少一部分被布置的位置，與所述第二柵極圖案的至少一部分相比， 與所述半導(dǎo)體襯底的上表面相距相同的距離。
16. 如權(quán)利要求15所述的方法，其中，形成所述第一和第二晶體 管及所述第一導(dǎo)電圖案包括在所述第一有源區(qū)中形成所述第一雜質(zhì)區(qū)；形成穿過所述第一有源區(qū)的柵極溝槽；形成填充至少一部分所述柵極溝槽的所述第一柵極圖案； 在所述第二有源區(qū)上形成柵極導(dǎo)電圖案； 在所述第一有源區(qū)上形成緩沖絕緣圖案；形成覆蓋所述緩沖絕緣圖案和所述柵極導(dǎo)電圖案的第一導(dǎo)電層；以及將所述緩沖絕緣圖案上的所述第一導(dǎo)電層以及順序地堆疊在所 述第二有源區(qū)上的所述柵極導(dǎo)電圖案和所述第一導(dǎo)電層圖案化，以便在所述緩沖絕緣圖案上形成所述第一導(dǎo)電圖案，并在所述第二有源區(qū) 上形成順序地堆疊的第一柵極電極和第二柵極電極。
17. 如權(quán)利要求16所述的方法，形成所述所述第一柵極圖案之 后，進一步包括形成第一柵極封頂圖案以在所述第一柵極圖案上，連 同所述第一柵極圖案一起填充所述柵極溝槽，其中，所述第一柵極封頂圖案與所述第一有源區(qū)相比在所述半導(dǎo) 體襯底的上表面上延伸得更遠。
18. 如權(quán)利要求16中所述的方法，其中，形成所述緩沖絕緣圖案 發(fā)生在形成所述柵極導(dǎo)電圖案之后。
19. 如權(quán)利要求16中所述的方法，其中，形成所述柵極導(dǎo)電圖案 發(fā)生在形成所述緩沖絕緣圖案之后。
20. 如權(quán)利要求16所述的方法，在形成所述第一導(dǎo)電圖案之前， 進一步包括形成被配置為穿通所述緩沖絕緣圖案并電連接到所述第一 雜志區(qū)域中的一個的第一接觸結(jié)構(gòu)，其中，所述第一導(dǎo)電結(jié)構(gòu)被電連接到所述第一導(dǎo)電圖案。
21. 如權(quán)利要求15所述的方法，進一步包括 在具有所述第一導(dǎo)電圖案的所述襯底上形成第一層間絕緣層； 形成被配置為穿通所述第一層間絕緣層并電連接到所述第一雜質(zhì)區(qū)中的一個的單元接觸結(jié)構(gòu)；以及在所述單元接觸結(jié)構(gòu)上形成數(shù)據(jù)存儲元件。
22. 如權(quán)利要求21所述的方法，進一步包括在形成所述單元接 觸結(jié)構(gòu)的同時，形成被配置為穿通所述第一層間絕緣層并電連接到所 述第二雜質(zhì)區(qū)中的一個的外圍接觸結(jié)構(gòu)；以及形成電連接到所述第一層間絕緣層上的所述外圍接觸結(jié)構(gòu)的第 二導(dǎo)電圖案。
23. 如權(quán)利要求22所述的方法，進一步包括，在形成所述第二導(dǎo) 電圖案的同時，形成電連接到所述第一層間絕緣層上的所述單元接觸 結(jié)構(gòu)的緩沖圖案。
24. 如權(quán)利要求21所述的方法，進一步包括 在所述第一層間絕緣層上形成第二層間絕緣層； 形成被配置為穿通所述第一和第二層間絕緣層并電連接到所述第二雜質(zhì)區(qū)中的一個的第二接觸結(jié)構(gòu)；以及在所述第二層間絕緣層上形成第二導(dǎo)電圖案。
25. 如權(quán)利要求15中所述的方法，其中，形成所述第一導(dǎo)電圖案 在形成所述第二柵極圖案的同時發(fā)生。
26. —種制造半導(dǎo)體器件的方法，包括 制備具有第一和第二區(qū)域的半導(dǎo)體襯底；在所述第一區(qū)域的所述半導(dǎo)體襯底上形成絕緣圖案； 在所述第二區(qū)域的所述半導(dǎo)體襯底上形成導(dǎo)電圖案；形成覆蓋所述導(dǎo)電圖案和所述絕緣圖案的導(dǎo)電層；以及 將所述導(dǎo)電層和所述導(dǎo)電圖案圖案化，在所述絕緣圖案上形成互連，并形成順序地堆疊在所述第二區(qū)域的所述半導(dǎo)體襯底上的第一柵極電極和第二柵極電極。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件、采用其的電子產(chǎn)品及其制造方法。本發(fā)明提供了一種能夠減小厚度的半導(dǎo)體器件、一種采用該器件的電子產(chǎn)品、以及一種制造該器件的方法。制造半導(dǎo)體器件的方法包括制備具有第一和第二有源區(qū)的半導(dǎo)體襯底。第一有源區(qū)中的第一晶體管包括第一柵極圖案和第一雜質(zhì)區(qū)。第二有源區(qū)中的第二晶體管包括第二柵極圖案和第二雜質(zhì)區(qū)。第一導(dǎo)電圖案在第一晶體管上，其中第一導(dǎo)電圖案的至少一部分被布置為與第二柵極圖案的至少一部分和半導(dǎo)體襯底的上表面相距相同的距離?？梢栽谛纬傻诙w管的同時在第一晶體管上形成第一導(dǎo)電圖案。
文檔編號H01L21/8234GK101393917SQ20081021520
公開日2009年3月25日 申請日期2008年9月18日 優(yōu)先權(quán)日2007年9月18日
發(fā)明者金大益, 金容一 申請人:三星電子株式會社