專利名稱：晶片水平的芯片級(jí)封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，更特別的是涉及低成本的晶片水平芯片級(jí) 封裝工藝。
背景技術(shù)：
低封裝電阻R^-。n和好的性能是半導(dǎo)體器件所追求的。尤其是在金屬氧
化硅場(chǎng)效應(yīng)晶體管(MOSFET)的情況中，特別的，垂直導(dǎo)通功率MOSFET 器件具有位于同一個(gè)表面上的柵極和源極以及位于相反表面上的漏極。通常 也希望具有簡(jiǎn)單、快速、高效的半導(dǎo)體器件封裝方法。因此，現(xiàn)有技術(shù)中己 經(jīng)提出了許多封裝的概念和方法。
在過(guò)去的十年間硅制程技術(shù)取得了顯著的進(jìn)步，而在同樣的十年間，封 裝技術(shù)仍然沿用原先的封裝方法。環(huán)氧樹脂或焊料芯片沿鋁或金鍵合線附貼 到引線框架上仍然是優(yōu)選的半導(dǎo)體封裝方法。然而，在改進(jìn)的半導(dǎo)體制程技 術(shù)中，產(chǎn)生了許多與常見封裝相關(guān)的寄生物(如電阻、電容和電感)，從而成 為性能限制因素。在現(xiàn)有的倒裝芯片技術(shù)中，眾多缺點(diǎn)之中，熱耗散受限于 芯片尺寸，而且芯片背面的連接(通常需要鍵合線)是難以達(dá)到的。這些限 制(散熱困難和連接背面的阻力)在例如功率開關(guān)器件這樣的高電流的應(yīng)用 中變得十分明顯。
美國(guó)專利6,767,820公開了一種半導(dǎo)體MOS柵極器件的規(guī)模封裝工藝。 MOS柵極器件晶片的源極側(cè)覆蓋有一鈍化層，優(yōu)選感光液體環(huán)氧樹脂，或氮 化硅層，或其他類似的材料。材料干燥后，使用標(biāo)準(zhǔn)光刻技術(shù)圖案化有覆蓋 層的晶片，在鈍化層上形成若干開口，從而在晶片上的每一個(gè)芯片上的源極 金屬的下面產(chǎn)生若干個(gè)相互分離暴露表面區(qū)域，還形成類似的開口用以暴露 每個(gè)芯片的柵極下部。鈍化層上的開口通常設(shè)置為穿過(guò)普通的下部可焊頂部 金屬層，例如鈦、鎢、鎳或銀。在開口形成后，晶片被鋸開或以別的方式分 割為獨(dú)立芯片。然后將獨(dú)立芯片的源極側(cè)朝下，U型或杯型的部分電鍍的漏
5極夾片通過(guò)導(dǎo)電環(huán)氧樹脂或焊料連接到芯片的可焊漏極側(cè)，或類似地連接漏 極夾片到芯片的底部漏極。漏極夾片引腳的底部與源極側(cè)表面(為連接突出
物的頂部)處于同一平面。然而，u型夾片通常使用銅合金制成，并至少帶 有部分鍍銀表面，而且實(shí)際上非常薄。因此，此類u型夾片相當(dāng)昂貴。另外， 不同的芯片尺寸需要不同的u型夾片，又或者較小的芯片使用了較大的u型
夾，這就占據(jù)了更多的集成電路板空間。
美國(guó)公開號(hào)為2003/0052405的美國(guó)專利公開了一種垂直功率MOSFET 器件，該器件具有通過(guò)例如焊料這樣的鍵合材料連接到引線框架的源極和柵 極，而位于整個(gè)芯片底部表面之下的漏極則直接連接到其所在的襯底。該垂 直MOSFET器件其上部朝下設(shè)置，從而形成于硅襯底底部表面上的漏極會(huì)連 接到其上的引線框架，而柵極和源極則開設(shè)在器件的底部。MOSFET器件由 例如環(huán)氧樹脂或硅的樹脂封口,這樣可以覆蓋MOSFET器件和引線框架的內(nèi) 部部分。在MOSFET器件的底部表面上，樹脂表面大致充滿引線框架和漏極 表面。在半導(dǎo)體器件的底部表面上暴露出引線框架外部引腳部分的底部表面 以及底部表面漏極用以連接所在襯底的導(dǎo)電部分(置于表面)，隨后，漏極的 周圍就被樹脂覆蓋。
美國(guó)專利號(hào)為6,133,634的美國(guó)專利公開了一種功率MOSFET器件的覆 晶封裝結(jié)構(gòu)，包括一漏極端， 一源極端和一柵極端。漏極端連接導(dǎo)電載體和 一系列外部焊球。源極端和柵極端連接一系列內(nèi)部焊球。導(dǎo)電載體和外部焊 球系列提供印刷電路板與漏極端之間的電連接。
專利號(hào)為6,469,384的美國(guó)專利公開了一種封裝例如MOSFET器件這樣 的半導(dǎo)體器件的方法，其不需要模體(molded body)。 MOSFET器件與襯底 連接，從而使芯片的源極與柵極區(qū)域與襯底連接。MOSFET器件置于一印刷 電路板(PCB)上，芯片表面通過(guò)焊膏或合適的導(dǎo)電內(nèi)連接直接連接PCB， 這也就可以作為漏極連接。連接到襯底的芯片表面包括芯片的柵極區(qū)域和源 極區(qū)域。從而，在襯墊柵極區(qū)域中的焊球?qū)⑿酒瑬艠O區(qū)域耦合到PCB，而剩 余的焊球?qū)⑿酒脑礃O區(qū)域通過(guò)襯底耦合到PCB。
現(xiàn)有的垂直MOSFET器件的封裝設(shè)計(jì)每次僅能提供一個(gè)獨(dú)立MOSFET 上源極，柵極和漏極的內(nèi)部電連接，這是昂貴且耗時(shí)的。另外，可用的芯片 空間也會(huì)減少。因此需要提供一種制造的封裝設(shè)計(jì)及方法，其可以批量處理從而減少生產(chǎn)線的設(shè)備需求也可以降低成本。 本文中將提供本發(fā)明的具體實(shí)施方式
。

發(fā)明內(nèi)容
本發(fā)明的目的在于公幵了一種在晶片水平芯片級(jí)封裝工藝中制造背部與
前部之間的電連接的方法，包括a)在封裝襯底上安裝包括多個(gè)半導(dǎo)體芯片 的晶片，其中每一個(gè)半導(dǎo)體芯片都包括一個(gè)或多個(gè)位于暴露的背部的電極；
b) 去除兩個(gè)或多個(gè)相鄰芯片之間的劃線部分，以在其間形成相對(duì)寬的溝槽；
c) 在半導(dǎo)體芯片的背側(cè)及溝槽中設(shè)置導(dǎo)電材料；d)以及切割位于兩個(gè)或多個(gè) 芯片之間的溝槽中的導(dǎo)電材料，只將導(dǎo)電材料留在兩個(gè)或多個(gè)芯片的背部及 側(cè)壁上。以此，導(dǎo)電材料就提供了從芯片背部上的電極到芯片前部的電連接。
所述的多個(gè)半導(dǎo)體芯片中的每一個(gè)都包括圖案化為基板柵格陣列 (LGA)的前表面。
其中步驟a)包括使用厚刃晶片鋸去除兩個(gè)或多個(gè)相鄰芯片之間的劃線部 分。其中所述的厚刃晶片鋸的刃的厚度為80um至100um。
所述的導(dǎo)體材料包括導(dǎo)電環(huán)氧樹脂或?qū)щ娞畛洳牧稀?br> 所述的步驟d)包括使用薄刃晶片鋸切割兩個(gè)或多個(gè)芯片之間的導(dǎo)體材 料；其中薄刃晶片鋸的刃的厚度為20um至30"m。
所述的數(shù)個(gè)半導(dǎo)體芯片包括一個(gè)或多個(gè)垂直金屬氧化硅場(chǎng)效應(yīng)晶體管 (MOSFET)，所述的一個(gè)或多個(gè)垂直金屬氧化硅場(chǎng)效應(yīng)晶體管包括一個(gè)或多 個(gè)溝槽MOSFET，其中一個(gè)或多個(gè)位于暴露背側(cè)的電極包括一個(gè)或多個(gè)漏 極。
所述的一個(gè)或多個(gè)位于暴露背側(cè)的電極組成一標(biāo)準(zhǔn)背側(cè)金屬或晶片襯底 上的暴露的背側(cè)部分。
還包括在去除所述劃線部分之前，對(duì)暴露的背側(cè)部分進(jìn)行摻雜及退火， 以及還包括在應(yīng)用導(dǎo)體材料之前，清潔晶片表面。
一種芯片級(jí)半導(dǎo)體封裝結(jié)構(gòu)，包括 一功率半導(dǎo)體芯片，包括一個(gè)或多 個(gè)位于其背部及其前部的電極； 一層覆蓋于所述半導(dǎo)體芯片背側(cè)和所述半導(dǎo) 體芯片側(cè)壁上的導(dǎo)體材料，以形成封裝的最外層表面，其中導(dǎo)體材料層的側(cè) 面還延伸到所述芯片前側(cè)的邊緣。
7所述的導(dǎo)體材料層覆蓋所述半導(dǎo)體芯片的四個(gè)側(cè)壁。 其中所述的前側(cè)面圖案化為基板柵格陣列。
所述的半導(dǎo)體芯片包括垂直MOSFET。
所述的半導(dǎo)體芯片包括橫向MOSFET芯片，其具有底部柵極和漏極以及
開設(shè)于頂部的源極。
所述的半導(dǎo)體芯片包括絕緣柵雙極型晶體管(IGBT)。 本發(fā)明的優(yōu)點(diǎn)在于提供了一種制造的封裝設(shè)計(jì)及方法，允許真正的晶片
層級(jí)的半導(dǎo)體器件芯片規(guī)模封裝工藝，并具有最小附加成本，從而可以批量
處理而且減少生產(chǎn)線的設(shè)備需求也可以降低成本。


本發(fā)明的其它內(nèi)容及優(yōu)點(diǎn)在閱讀了后續(xù)的具體實(shí)施方式
并參考下列相應(yīng) 附圖后得以體現(xiàn)
圖1A-1E所示為一種晶片水平芯片級(jí)封裝工藝，其中，在溝槽MOSFET
的漏極側(cè)具有電連接。
圖2是圖1A-1E中所示的晶片水平芯片級(jí)封裝工藝的流程圖。
圖3所示為使用圖1A-1E中的工藝制作的具有漏極電連接的溝槽
MOSFET的側(cè)視圖。
具體實(shí)施例方式
盡管后續(xù)的詳細(xì)敘述包括許多意在解釋本發(fā)明的特殊細(xì)節(jié)，任何本領(lǐng)域 的普通技術(shù)人員都會(huì)認(rèn)識(shí)到許多對(duì)于所述細(xì)節(jié)的變化和代替都屬于本發(fā)明的 范圍。相應(yīng)的，下文中所敘述的本發(fā)明的具體實(shí)施例對(duì)所要求的發(fā)明內(nèi)容概 要沒有任何的缺失，也沒有對(duì)其強(qiáng)加任何限制。
依照本發(fā)明的一個(gè)具體實(shí)施例的制作內(nèi)部電連接的方法如圖1A至1E及 圖2所示。圖1A至1E—系列圖示，其用于說(shuō)明圖2所示的流程圖中描述的 方法200。在本例中，內(nèi)部電連接形成于以晶片水平芯片級(jí)封裝工藝(CSP) 封裝的溝槽MOSFET的漏極側(cè)。
參考圖2，方法200開始于步驟202，將器件安裝在封裝襯底上。舉例來(lái) 說(shuō)，如圖1A所示，半導(dǎo)體晶片100包括若干個(gè)圖案化于其表面的半導(dǎo)體芯片102，例如垂直MOSFET，該芯片由晶片制作過(guò)程制備。每一個(gè)芯片包括 一個(gè)暴露于頂部的背面漏極107。背面漏極107可以由標(biāo)準(zhǔn)背面材料構(gòu)成， 例如鈦鎳銀合金、鉻金合金、鈦金合金等。也可以選擇不使用金屬，而使用 晶片100的襯底的背面暴露部分作為電極107。暴露的背面晶片襯底也可以 進(jìn)行摻雜和退火，以減少與后續(xù)制程中加入的導(dǎo)電材料層110之間的連接電 阻。劃線104部分將半導(dǎo)體晶片100分割為若干個(gè)半導(dǎo)體芯片102。晶片100 安裝在封裝襯底101上。例如，當(dāng)晶片100被安裝到載體上時(shí)，可以采用帶 狀安裝。如果晶片IOO安裝在一真空卡盤上，則可選擇通過(guò)真空安裝。半導(dǎo) 體芯片102可以包括一圖案化為基板柵格陣列(LGA)的前表面。如圖2中 所示的步驟204，晶片可以通過(guò)在器件之間形成比較寬的溝道來(lái)分隔成各個(gè) 部分。舉例來(lái)說(shuō)，在兩個(gè)半導(dǎo)體芯片102之間的劃線104可以通過(guò)使用如圖 1B中所示的厚刀片狀晶片鋸106去除，以形成位于兩個(gè)半導(dǎo)體芯片102之間 的溝槽108。厚刀片狀晶片鋸106的刀刃厚度大約為80ym至100um。
如圖2中所述的步驟206，導(dǎo)體材料110可以覆蓋在器件上并填充器件 間的溝槽。導(dǎo)體材料110覆蓋半導(dǎo)體芯片102的四個(gè)側(cè)壁。例如，如圖1C 所示，用形成導(dǎo)體材料110的導(dǎo)體環(huán)氧樹脂填入溝槽108并覆蓋漏極107的 頂部和半導(dǎo)體芯片102的側(cè)面。舉例來(lái)說(shuō)，導(dǎo)體材料110可以是碳材料，如 納米碳或碳納米管。導(dǎo)體材料110也可以選擇導(dǎo)體粘合劑、導(dǎo)體環(huán)氧樹脂、 焊錫及其它類似的物質(zhì)。導(dǎo)體材料IIO設(shè)置于半導(dǎo)體芯片102的背面及側(cè)壁， 以而提供從芯片102背面上的漏極107到芯片正面的電連接。在本例中，背 部電極107由晶片襯底而非金屬構(gòu)成，所以需要在沉積導(dǎo)體金屬110之前進(jìn) 行清潔步驟，以此來(lái)減少有可能會(huì)形成在晶片表面的任何雜質(zhì)或氧化物，從 而確保背部電極107與導(dǎo)體材料110之間具有較好的連接。清潔溶液可以包 括稀釋氫氟、溶劑、蒸汽氫氟等。
如圖2中步驟206所述，通過(guò)切割位于器件之間相對(duì)較寬的溝槽108中 的導(dǎo)體材料110來(lái)實(shí)現(xiàn)器件的彼此分離。舉例來(lái)說(shuō)，半導(dǎo)體芯片的獨(dú)立可以 通過(guò)使用薄刃鋸112切割位于芯片間的固化的導(dǎo)電材料實(shí)現(xiàn)，以此將晶片100 分割成如圖1E所示的獨(dú)立半導(dǎo)體器件116。優(yōu)選的，薄刃鋸112的刃的厚度 小于溝槽108的寬度，例如，如果溝槽的寬度大約為80至100微米，則薄刃 鋸112的刃的寬度大約為20至30微米。其結(jié)果是，覆蓋于背部表面和側(cè)壁表面的導(dǎo)電材料層不僅實(shí)現(xiàn)了從背部電極到前表面的電連接，也保護(hù)了芯片的側(cè)面在成品電測(cè)試、封裝、電路板層級(jí)設(shè)置及運(yùn)輸過(guò)程中免受刮傷、破損及其它化學(xué)危害。
圖3所示為使用圖1A-1E中的工藝制作的獨(dú)立半導(dǎo)體器件116安裝到印刷電路板(PCB) 113上的電路連接。如圖3所示，半導(dǎo)體器件116包括半導(dǎo)體芯片102，所述的半導(dǎo)體芯片102包括源極103，柵極105和漏極107，導(dǎo)電環(huán)氧樹脂或?qū)щ娞畛洳牧?09沉積到漏極107的頂部及劃線槽108中。導(dǎo)電填充材料109可以覆蓋半導(dǎo)體芯片102的四壁。源極103和柵極105通過(guò)焊料連接物111電連接到位于PCB113上的銅墊115。鈍化或絕緣物質(zhì)填充到電極103和105之間的溝槽中。焊料掩模117沉積到銅墊115之間。
本發(fā)明的具體實(shí)施方式
允許真正的晶片層級(jí)的半導(dǎo)體器件芯片規(guī)模封裝工藝(CSP)，該封裝的器件背部與前部連接，并具有最小附加成本。常見的CSP系統(tǒng)也可以經(jīng)過(guò)相對(duì)最少的修改后使用.，例如，更厚的鋸刃可以提供臨近芯片與裝置之間的溝槽，用于應(yīng)用覆蓋及位于芯片之間的導(dǎo)電材料。在本發(fā)明的具體實(shí)施方式
中，通過(guò)設(shè)置開口從而在漏極連接處使用納米碳或碳納米管。
沒有與本發(fā)明的具體實(shí)施方式
相關(guān)聯(lián)的最小CSP尺寸。本發(fā)明的具體實(shí)施方式
中的制作工藝與芯片尺寸完全無(wú)關(guān)，也沒有必要準(zhǔn)備任何預(yù)制的導(dǎo)電蓋或薄膜。另外，也不需要如其它技術(shù)中所要求的預(yù)刻的金屬框架或用于CSP的襯底和焊料突起。
本發(fā)明的具體實(shí)施方式
允許在很簡(jiǎn)單的晶片層級(jí)CSP制程中提供背部與前面的電連接。該制程不需要背部到前面的漏極連接的裝配步驟。作為比較，在現(xiàn)有技術(shù)的制程中，所使用的裝配步驟需要更多的材料消耗及裝置。
另外，所述的制程可以相當(dāng)靈活的應(yīng)用于任何芯片尺寸，對(duì)于不同尺寸的芯片無(wú)需作出加工變化。作為比較，現(xiàn)有技術(shù)中對(duì)不同尺寸的芯片，不是要求加工新的金屬框架，就是要改變球柵陣列封裝(BGA)掩模，另外設(shè)備轉(zhuǎn)換裝置也需要變化，所有這些都耗費(fèi)巨大。此外，在現(xiàn)有技術(shù)中許多晶片水平芯片級(jí)封裝工藝的結(jié)構(gòu)與制程中，由于晶片與晶片背部覆蓋材料之間的熱漲不吻合而造成的晶片翹曲的難題在這里就不再需要關(guān)注了，因?yàn)樵谏鲜龅闹瞥讨?，將晶片切割為小芯片之后才將其用?dǎo)電材料進(jìn)行覆蓋。這大大降低了晶片和覆蓋材料之間熱漲不吻合的可能性。
在此所述的制程可以應(yīng)用于任何垂直半導(dǎo)體器件。這也應(yīng)用于任何在頂部及底部開設(shè)有導(dǎo)電區(qū)域的橫向半導(dǎo)體器件，例如絕緣柵雙極型晶體管
(IGBT)或底部源極橫向雙擴(kuò)散MOSFET ( BS-LDMOSFET )。BS-LDMOSFET具有位于底部的柵極和漏極以及可設(shè)于頂部的源極(襯底)。由于上述是對(duì)于本發(fā)明的優(yōu)選實(shí)施方式的完整敘述，其可以做出各種各樣的選擇，修改和等價(jià)替換。因此，本發(fā)明的范圍不應(yīng)取決于上述的內(nèi)容，而應(yīng)當(dāng)取決于附后的權(quán)利要求及其所有等價(jià)的范圍。任何優(yōu)選或非優(yōu)選的特征都可以與其它優(yōu)選或非優(yōu)選的特征組合。在后附的權(quán)利要求中，除非有其它明確的說(shuō)明，定冠詞"一"指的是一個(gè)或更多的所述對(duì)象的數(shù)量。權(quán)利要求不能被解釋為包括方法加功能的限制，除非在所給出的權(quán)利要求中以"其方法為"作出明確的敘述。
權(quán)利要求
1、一種在晶片水平芯片級(jí)封裝工藝中制造背部與前部之間的電連接的方法，包括a)在封裝襯底上安裝包括多個(gè)半導(dǎo)體芯片的晶片，其中每一個(gè)半導(dǎo)體芯片都包括一個(gè)或多個(gè)位于暴露的背部的電極；b)去除兩個(gè)或多個(gè)相鄰芯片之間的劃線部分，以在其間形成相對(duì)寬的溝槽；c)在半導(dǎo)體芯片的背側(cè)及溝槽中設(shè)置導(dǎo)電材料；以及d)切割位于兩個(gè)或多個(gè)芯片之間的溝槽中的導(dǎo)電材料，只將導(dǎo)電材料留在兩個(gè)或多個(gè)芯片的背部及側(cè)壁上，以此，導(dǎo)電材料就提供了從芯片背部上的電極到芯片前部的電連接。
2、 如權(quán)利要求1所述的方法，其特征在于，其中所述的多個(gè)半導(dǎo)體芯片 中的每一個(gè)都包括圖案化為基板柵格陣列的前表面。
3、 如權(quán)利要求1所述的方法，其特征在于，其中步驟a)包括使用厚刃晶 片鋸去除兩個(gè)或多個(gè)相鄰芯片之間的劃線部分。
4、 如權(quán)利要求3所述的方法，其特征在于，其中厚刃晶片鋸的刃的厚度 為80li m至100 um。
5、 如權(quán)利要求1所述的方法，其特征在于，其中導(dǎo)體材料包括導(dǎo)電環(huán)氧 樹脂。
6、 如權(quán)利要求1所述的方法，其特征在于，其中導(dǎo)體材料包括導(dǎo)電填充 材料。
7、 如權(quán)利要求1所述的方法，其特征在于，其中步驟d)包括使用薄刃晶 片鋸切割兩個(gè)或多個(gè)芯片之間的導(dǎo)體材料。
8、 如權(quán)利要求7所述的方法，其特征在于，其中薄刃晶片鋸的刃的厚度 為20pm至30wm。
9、 如權(quán)利要求1所述的方法，其特征在于，其中數(shù)個(gè)半導(dǎo)體芯片包括一 個(gè)或多個(gè)垂直金屬氧化硅場(chǎng)效應(yīng)晶體管。
10、 如權(quán)利要求9所述的方法，其特征在于，其中所述的一個(gè)或多個(gè)垂直 金屬氧化硅場(chǎng)效應(yīng)晶體管包括一個(gè)或多個(gè)溝槽金屬氧化硅場(chǎng)效應(yīng)晶體 管。
11、 如權(quán)利要求9所述的方法，其特征在于，其中一個(gè)或多個(gè)位于暴露背 側(cè)的電極包括一個(gè)或多個(gè)漏極。
12、 如權(quán)利要求1所述的方法，其特征在于，其中一個(gè)或多個(gè)位于暴露背 側(cè)的電極組成一標(biāo)準(zhǔn)背側(cè)金屬。
13、 如權(quán)利要求1所述的方法，其特征在于，其中一個(gè)或多個(gè)位于暴露背 側(cè)的電極組成晶片襯底上的暴露的背側(cè)部分。
14、 如權(quán)利要求13所述的方法，其特征在于，還包括在去除所述劃線部分 之前，對(duì)暴露的背側(cè)部分進(jìn)行摻雜及退火。
15、 如權(quán)利要求13所述的方法，其特征在于，還包括在應(yīng)用導(dǎo)體材料之前， 清潔晶片表面。 '
16、 一種芯片級(jí)半導(dǎo)體封裝結(jié)構(gòu)，包括一功率半導(dǎo)體芯片，包括一個(gè)或多個(gè)位于其背部及其前部的電極；一層覆蓋于所述半導(dǎo)體芯片背側(cè)和所述半導(dǎo)體芯片側(cè)壁上的導(dǎo)體材 料，以形成封裝的最外層表面，其中導(dǎo)體材料層的側(cè)面還延伸到所述芯片前側(cè)的邊緣。
17、 如權(quán)利要求16所述的封裝結(jié)構(gòu)，其特征在于，其中所述的導(dǎo)體材料層 覆蓋所述半導(dǎo)體芯片的四個(gè)側(cè)壁。
18、 如權(quán)利要求16所述的封裝結(jié)構(gòu)，其特征在于，其中所述的前側(cè)面圖案 化為基板柵格陣列。
19、 如權(quán)利要求16所述的封裝結(jié)構(gòu)，其特征在于，其中所述的半導(dǎo)體芯片 包括垂直金屬氧化硅場(chǎng)效應(yīng)晶體管。
20、 如權(quán)利要求16所述的封裝結(jié)構(gòu)，其特征在于，其中所述的半導(dǎo)體芯片 包括橫向金屬氧化硅場(chǎng)效應(yīng)晶體管芯片，其具有底部柵極和漏極以及 開設(shè)于頂部的源極。
21、 如權(quán)利要求16所述的封裝結(jié)構(gòu)，其特征在于，其中所述的半導(dǎo)體芯片 包括絕緣柵雙極型晶體管。
全文摘要
本發(fā)明公開了一種在晶片水平芯片級(jí)封裝工藝中制造背部與前部之間電連接的方法。一包含多個(gè)半導(dǎo)體芯片的晶片被安裝在封裝襯底上。多個(gè)半導(dǎo)體芯片中的每一個(gè)都包括一個(gè)或多個(gè)位于暴露背部的電極。去除位于晶片上的兩個(gè)或多個(gè)相鄰芯片之間的劃線部分，形成相對(duì)寬的溝槽。導(dǎo)體材料被應(yīng)用到半導(dǎo)體芯片背側(cè)及溝槽中。然后切割位于兩個(gè)或多個(gè)芯片之間的溝道中的導(dǎo)體材料，僅將導(dǎo)體材料留在兩個(gè)或多個(gè)芯片的背側(cè)及四壁上。最終，導(dǎo)電材料提供了從芯片背部上的電極到芯片前部的電連接。本發(fā)明的優(yōu)點(diǎn)在于允許真正的晶片層級(jí)的半導(dǎo)體器件芯片規(guī)模封裝工藝，并具有最小附加成本，從而可以批量處理而且減少生產(chǎn)線的設(shè)備需求也可以降低成本。
文檔編號(hào)H01L21/50GK101465301SQ20081018393
公開日2009年6月24日 申請(qǐng)日期2008年12月11日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者何約瑟, 濤 馮, 明 孫, 弗蘭茨娃·赫爾伯特 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體股份有限公司