專利名稱：集成電路及相關(guān)方法及芯片尺寸封裝集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及降壓轉(zhuǎn)換器的芯片尺寸封裝(CSP)的實現(xiàn)，尤指一種集成電路
及相關(guān)方法與一種芯片尺寸封裝集成電路。
背景技術(shù)：
圖1 (現(xiàn)有技術(shù))是被稱為降壓轉(zhuǎn)換器的一種直流一直流(DC-DC)轉(zhuǎn)換器 1的方框圖。目前有幾種類型的降壓轉(zhuǎn)換器，但圖中所示例子包括同步脈寬調(diào) 制控制器2、 P溝道場效應(yīng)晶體管3 (PFET)、 N溝道場效應(yīng)晶體管4 (NFET)、 電感5、以及電容6?？刂破?控制PFET及NFET，使這兩個開關(guān)每次只有一個 導(dǎo)通。如果PFET3導(dǎo)通，則電源電壓VIN耦合到節(jié)點7并且電感5中的電流線 性上升。當(dāng)NFET 4導(dǎo)通時，節(jié)點7耦合到PGND (接地)并且電感5中的電流 線性減小。
圖2 (現(xiàn)有技術(shù))是圖示電感5中的電流的圖。平均電感電流IAVE由線8 表示。在本領(lǐng)域中眾所周知，負載10兩端的輸出電壓V0UT近似等于電源電壓 VIN乘以高側(cè)開關(guān)PFET3的占空因數(shù)(導(dǎo)通時間與非導(dǎo)通時間之比)?？刂破? 通過其反饋(FB)輸入端9監(jiān)測V0UT，并控制PFET 3的占空比，使輸送到負 載10的IAVE將電壓V0UT調(diào)節(jié)到所期望的電壓。
圖3 (現(xiàn)有技術(shù))是市場上現(xiàn)有的用于實現(xiàn)降壓轉(zhuǎn)換器的傳統(tǒng)集成電路11 的例子。虛線12表示集成電路的邊緣。在使用集成電路ll時，端子13(L)如 同在圖1的例子中一樣耦合到外部電感的第一端。外部電感的第二端如同在圖1的例子中一樣耦合到反饋輸入端14。電感的第二端則耦合到負載。如同在圖
1的例子中一樣，電容連接在電感的第二端與接地電位之間。然而，圖3中的 具體降壓轉(zhuǎn)換器集成電路11還具有其它端子及功能。例如，通過在EN輸入,
15上施加適當(dāng)?shù)臄?shù)字值來禁止降壓轉(zhuǎn)換器工作?？墒筆FET及NFET的切換與外 部時鐘信號同步。如果在輸入端子16 (SYNC)上提供數(shù)字時鐘信號，則使用該 時鐘信號使PFET及NFET的切換同步。然而，如果在SYNC端16上不提供時鐘 信號，則使用在集成電路11上所產(chǎn)生的時鐘信號作為時基來切換PFET及NFET。 如果集成電路判定其正在以可接受的方式調(diào)節(jié)負載兩端的輸出電壓，則其在， 出端17 (PG)上施加l位的數(shù)字信號。如果集成電路判定其沒有在以該可接受 的方式調(diào)節(jié)輸出電壓，則集成電路11在PG輸出端子17上解除施加該1位的數(shù) 字信號?？墒辜呻娐穼⒇撦d驅(qū)動到具有兩個最大電流限定值中的一個。如果 輸入端18 (ILIM)上的數(shù)字值被設(shè)定為第一數(shù)字邏輯值，則使用第一預(yù)定電流 限定值；否則，如果輸入端子ILIM 18上的數(shù)字值被設(shè)定為第二數(shù)字邏輯值， 則使用第二預(yù)定電流限定值。外部電容將耦合到端子19 (FC)，因而欠電壓閉 鎖偏壓電源電路的電源電壓是經(jīng)過濾波的電壓。
通過恰當(dāng)?shù)嘏渲眉呻娐返母鱾€輸入端以及使用其各個輸出端，該集成電 路可應(yīng)用于很多不同的應(yīng)用中。關(guān)于其它細節(jié)，參見SLVS294D數(shù)據(jù)表(2000 年9月編制，2006年3月修訂)中的TPS62000系列DC-DC轉(zhuǎn)換器，其可從位 于Dallas禾口 Texas的Texas Instruments公司得到。
圖4 (現(xiàn)有技術(shù))是圖3的多用途降壓轉(zhuǎn)換器集成電路11的透視圖。半導(dǎo) 體裸片沒有封裝在帶引腳的集成電路封裝中，而是在裸片的上表面設(shè)置有十二 個微凸點(microbumps) 20。每一微凸點均是一個端子。裸片12然后直接表面貼裝到印刷電路板，使裸片12的正面?zhèn)壬系奈⑼裹c20直接焊接到印刷電路板
上的相應(yīng)焊盤。以此種方式設(shè)置有微凸點的裸片被稱為"芯片尺寸封裝"或者
在"芯片尺寸封裝"(CSP)中。
圖5 (現(xiàn)有技術(shù))是一個表，示出了集成電路裸片12的端子與各端子的功 能之間的對應(yīng)關(guān)系。圖5的表中的端子由其在裸片12正面?zhèn)壬系奈恢眠M行標識。 由圖4可見，具有三排微凸點，其中每一排均包含四個微凸點。具有四列微凸 點。圖6 (現(xiàn)有技術(shù))指示在圖5的表中所用的行及列的編號約定。盡管圖3-6 的集成電路10的架構(gòu)在很多應(yīng)用中很好地工作并允許在很多應(yīng)用中使用該集 成電路，然而仍需要具有改良的架構(gòu)。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種集成電路，所得到的新集成電路小 于現(xiàn)有的拼片式版本，新集成電路可具有更低的制造成本。為此，本發(fā)明還提 供一種方法與一種芯片尺寸封裝集成電路。
為了解決以上技術(shù)問題，本發(fā)明提供了如下技術(shù)方案
本發(fā)明提供了一種芯片尺寸封裝(CSP)降壓轉(zhuǎn)換器集成電路，包括通用 且可配置的降壓轉(zhuǎn)換器控制器；高側(cè)開關(guān)(例如P溝道場效應(yīng)晶體管(PFET)) 低側(cè)開關(guān)(例如N溝道場效應(yīng)晶體管(NFET))，其以共用漏極配置形式耦合到 PFET;第一微凸點(VIN)，其連接到PFET的源極；第二微凸點(GND)，其連接 到NFET的源極；第三微凸點(L)，其連接到共用漏極節(jié)點；第四微凸點(FB)， 其連接到控制器的反饋輸入引線；以及多個其它微凸點。此處，術(shù)語"微凸點" 是指CSP集成電路的頂部主表面上的表面貼裝端子結(jié)構(gòu)。該結(jié)構(gòu)隨后直接以表 面貼裝形式接合到印刷電路板(PCB)或另一結(jié)構(gòu)。有時使用其它術(shù)語，包括"鍵 合球"、"焊料球"及"凸點"，而不是使用術(shù)語"微凸點"。這四個微凸點中的每一微凸點分別被定位成在集成電路裸片的主頂面上占 據(jù)正方形圖案四個角中的一個角。具有與降壓轉(zhuǎn)換器相關(guān)聯(lián)的功能的其它微凸 點與這四個微凸點一起設(shè)置成規(guī)則的網(wǎng)格形式，但其它微凸點均不設(shè)置于這四 個微凸點中的任兩個之間。其它微凸點可用于向降壓控制器提供信號及/或從降 壓轉(zhuǎn)換器控制器傳導(dǎo)信號。其它微凸點中的某些可例如用于將配置和控制信息 傳送到降壓轉(zhuǎn)換器控制器，以用于配置該控制器。其它微凸點中的某些可例如 用于將外部元器件(位于集成電路外部)耦合到集成電路內(nèi)的功能電路。
如上所述將這四個微凸點(VIN， GND， L及FB)布置成正方形圖案有利子 在CSP降壓轉(zhuǎn)換器集成電路的設(shè)計及布圖中使用通用并且可配置的降壓拼片 (tile)。在一個例子中，通用并且可配置的降壓拼片具有矩形形狀(例如正方 形形狀)并且包含如上所述設(shè)置成正方形圖案的這四個微凸點。由于降壓拼片 及其它相鄰拼片具有矩形形狀，因而在集成電路布圖過程中，可將降壓拼片毗 鄰其它矩形拼片(例如主拼片以及通用輸入/輸出(GPIO)拼片)布置。這些拼 片被設(shè)計成當(dāng)各矩形拼片彼此相鄰布置時，各個拼片中的局部互連總線結(jié)構(gòu)相 互鏈接形成大的互連結(jié)構(gòu)，該互連結(jié)構(gòu)將集成電路的所有拼片連接在一起。該 大的互連總線結(jié)構(gòu)可用于為各個拼片提供配置信息，以配置各個拼片中的功能 電路，從而將互連總線配置成使一個拼片內(nèi)的特定電路可通過互連總線結(jié)構(gòu)互 連到另一拼片中的另一特定電路。該大的互連總線結(jié)構(gòu)還可用于在特定拼片中 的特定電路與特定微凸點之間提供電信號路徑。
盡管將具有上述四種功能的微凸點(VIN， GND， L及FB)以新穎的方式分 開并將這四個微凸點布置成正方形有利于實現(xiàn)拼片式降壓轉(zhuǎn)換器設(shè)計，然而此 種新穎的微凸點配置不需要只以拼片式架構(gòu)實現(xiàn)。在一例子中，通過非拼片式替代集成電路,保持和采用此種新穎的微凸點配置，該非拼片式替代集成電路被 設(shè)計成原來拼片式降壓轉(zhuǎn)換器集成電路設(shè)計的"引腳對引腳"兼容的直接替代 元件。
本發(fā)明采用的集成電路及相關(guān)方法與種芯片尺寸封裝集成電路，所得到的 新集成電路小于現(xiàn)有的拼片式版本，薪集成電路可具有更低的制造成本。
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細說明。 附圖示出了本發(fā)明的實施例，在各附圖中，相同的參考標號表示相同的部件。
圖l (現(xiàn)有技術(shù))是傳統(tǒng)降壓轉(zhuǎn)換器電路的圖。
圖2 (現(xiàn)有技術(shù))是圖l的降壓轉(zhuǎn)換器電路中電感電流的圖。 圖3 (現(xiàn)有技術(shù))是可用于實現(xiàn)圖l的降壓轉(zhuǎn)換器電路的市售芯片尺寸封裝 集成電路的圖。
圖4是圖3的市售集成電路的芯片尺寸封裝微凸點布圖的圖。
圖5 (現(xiàn)有技術(shù))是列出圖3及圖4的芯片尺寸封裝器件的各個微凸點功能的表。
圖6 (現(xiàn)有技術(shù))是圖3-5的芯片尺寸封裝集成電路的簡化的頂視圖。 圖7是圖示根據(jù)本發(fā)明的一個新穎方面，對微凸點功能進行新穎功能區(qū)分的圖。
圖8是新穎CSP集成電路121的主頂面的一部分的頂視圖，新穎CSP集成電路 121采用圖7所示的新穎功能區(qū)分。
圖9是圖8的集成電路121的透視圖。
圖10是圖8和圖9的集成電路121的簡化的俯視示意圖。該集成電路具有采用 新穎的可編程通用降壓拼片的新穎拼片式架構(gòu)。
圖11是圖8-10的新穎CSP集成電路121的頂視圖。
10圖12是列示圖8-11的集成電路121的各個微凸點功能的表。部分符號說明
PFM/P麗 脈(波)頻(率)調(diào)變/脈(波)寬(度)調(diào)變 NC 沒有連接
I/O 輸入-輸出
VPPGEN 電壓發(fā)生器
具體實施例方式
現(xiàn)在將詳細描述本發(fā)明的某些實施例，在附圖中示出這些實施例的例子。 圖7是根據(jù)一個新穎方面的圖。圖3的現(xiàn)有技術(shù)降壓轉(zhuǎn)換器的降壓轉(zhuǎn)換器 電路的功能被分成第一部分100與第二部分101。降壓轉(zhuǎn)換器102包括控制器 部(例如脈寬調(diào)制器部分)103、 P溝道場效應(yīng)晶體管(PFET) 104、 N溝道場效 應(yīng)晶體管(NFET) 105、十個微凸點端子106-115、電感116以及電容117。輸 出節(jié)點120上的輸出電壓V0UT是以與圖3的傳統(tǒng)降壓轉(zhuǎn)換器集成電路所實施的 調(diào)節(jié)相同的傳統(tǒng)降壓轉(zhuǎn)換器方式進行調(diào)節(jié)的。控制器103控制PFET 104的導(dǎo)通 時間與非導(dǎo)通時間之比(占空因數(shù))，以調(diào)節(jié)輸送到負載119的平均電流118。 應(yīng)認識到，降壓轉(zhuǎn)換器有很多不同應(yīng)用，并且這些不同應(yīng)用中的很多應(yīng)用 需要略微不同的功能以及輸入和輸出信號。然而，還應(yīng)認識到，所有這些降壓 轉(zhuǎn)換器應(yīng)用均包括共同的一組端子1)開關(guān)端子L，其連接到PFET與NFET之; 間的共用漏極節(jié)點，(2)電源電壓端子VIN，通過其接收被供應(yīng)給PFET源極的 正電壓電源，3)接地端子GND (也稱作PGND)，其耦合到NFET的源極，以及4) 反饋端子FB，控制器通過該反饋端子FB監(jiān)視輸出節(jié)點。在一個新穎方面中， 這四個端子被實現(xiàn)為微凸點，并且在集成電路裸片的主表面上彼此相鄰地設(shè)置 成正方形圖案形式。圖8是芯片尺寸封裝(CSP)集成電路裸片121的正面?zhèn)鹊囊徊糠值捻斠暫?化圖。裸片121的正面?zhèn)仁锹闫膬蓚€較大的側(cè)之一，被稱作裸片的"主"表 面。圖7的第一部分100的四個微凸點106-109被設(shè)置成使這四個微凸點中的 每一微凸點分別設(shè)置在正方形圖案122的每一角上。在主表面上正方形122內(nèi) 不設(shè)置任何其它微凸點。
圖9是集成電路裸片121的透視圖。四個微凸點106-109在裸片121的右 上角設(shè)置成正方形圖案形式。圖7的電路的其它微凸點則設(shè)置于該正方形之外。
圖10-12是圖示如何實現(xiàn)圖7的電路的降壓轉(zhuǎn)換器功能以利用圖8的新穎 微凸點布案的圖。至少部分地由于對這四個微凸點106-109的功能進行分 開，所以使用新穎的拼片架構(gòu)，在該新穎的拼片架構(gòu)中，其中一個拼片是可酉己 置的通用降壓轉(zhuǎn)換器拼片。
圖10是系統(tǒng)200的圖，其包括其中采用該新穎拼片架構(gòu)的集成電路裸片 121的一個例子。集成電路裸片121包括四個拼片可配置的通用降壓拼片201、 主拼片202、以及兩個通用輸入/輸出拼片203及204。每一拼片均包括互連總 線部分、輸入/輸出接口部分、存儲器部分、功能部分以及一組四個微凸點。, 如，降壓拼片201包括存儲器部分205、輸入/輸出接口部分206、功能部分207、 以及四個微凸點106-109。降壓拼片201的功能部分207如果經(jīng)過適當(dāng)配置， 能構(gòu)建圖7的虛線框100內(nèi)的電路。從圖10中顯而易見，這些拼片具有一種布 圖并且彼此相對設(shè)置于規(guī)則的網(wǎng)格上，從而使一個拼片的互連總線部分與相鄰 拼片的互連總線部分鏈接起來。例如，主拼片202的水平延伸的總線導(dǎo)體20g 與相鄰降壓拼片201的水平延伸的總線導(dǎo)體209鏈接起來。類似地，主拼片202 的垂直延伸的總線導(dǎo)體210與相鄰GPIO拼片203的垂直延伸的總線導(dǎo)體2鏈接起來。
拼片的接口部分包括一組多路復(fù)用器及解多路復(fù)用器?？煽刂七@些多路復(fù) 用器及解多路復(fù)用器，以將互連總線的垂直延伸導(dǎo)體中所期望的一條耦合到一 組節(jié)點中所期望的一個節(jié)點。功能電路被制作成使從另一拼片接收信息的信號 導(dǎo)體或向另一拼片輸出信息的信號導(dǎo)體耦合到該節(jié)點。通過恰當(dāng)控制接口部分 中的多路復(fù)用器及解多路復(fù)用器，使功能電路的信號導(dǎo)體通過接口部分耦合到 互連總線的垂直延伸導(dǎo)體中所期望的一條導(dǎo)體。由于互連總線的導(dǎo)體在垂直和 水平兩個方向上從一個拼片互連到相鄰拼片這一方式，該所期望的導(dǎo)體延伸到 裸片的所有拼片的所有接口部分。因此，另一拼片的接口部分可配置成將導(dǎo)體 耦合到另一拼片內(nèi)的功能電路的所期望節(jié)點。
在圖10所示的具體例子中，GPIO拼片203的微凸點110-113中每一微凸 點均分別連接到接口部分220的節(jié)點216-219中對應(yīng)的一個節(jié)點。類似地，GP10 拼片204的微凸點114-115中每一微凸點均分別連接到接口部分224的節(jié)點 222-223中對應(yīng)的一個節(jié)點。降壓拼片201的功能電路的信號導(dǎo)體225-230 (也 參見圖7)分別連接到接口部分206的節(jié)點231-236中對應(yīng)的節(jié)點。每一拼片 的存儲器部分將配置信息存儲在非易失性存儲單元中。該配置信息被提供給拼 片的功能電路以及從拼片的功能電路提供，以控制該功能電路，并且被提供給 拼片的接口部分以控制如何配置接口部分內(nèi)的多路復(fù)用器及解多路復(fù)用器。因 此，通過改變存儲在存儲器部分中的配置信息的內(nèi)容，可更改集成電路121的 接口部分中多路復(fù)用器及解多路復(fù)用器的配置。
在圖10所示的例子中，裸片121的存儲器部分中加載有配置信息，以使 1) GPIO拼片203的ILIM微凸點110通過接口部分220及接口部分206耦合到接口部分206的節(jié)點231并隨后耦合到降壓拼片201的功能電路部分207的信 號導(dǎo)體225; GPIO拼片203的PG微凸點111通過接口部分220及接口部分206 耦合到接口部分206的節(jié)點232并隨后耦合到降壓拼片201的功能電路部分207 的信號導(dǎo)體226; GPIO拼片203的GND微凸點112通過接口部分220及接口部 分206耦合到接口部分206的節(jié)點233并隨后耦合到降壓拼片201的功能電路 部分207的信號導(dǎo)體227; GPIO拼片203的SYNC微凸點113通過接口部分220 及接口部分206耦合到接口部分206的節(jié)點234并隨后耦合到降壓拼片201的 功能電路部分207的信號導(dǎo)體228; GPIO拼片204的EN微凸點114通過接口部 分224及接口部分206耦合到接口部分206的節(jié)點235并隨后耦合到降壓拼片 201的功能電路部分207的信號導(dǎo)體229;并且GPIO拼片204的FC微凸點115 通過接口部分224及接口部分206耦合到接口部分206的節(jié)點236并隨后耦合 到降壓拼片201的功能電路部分207的信號導(dǎo)體230。
各個拼片的存儲器部分通過主拼片202加載配置信息。主拼片202包括輸 入電源電壓VIN微凸點237、接地GND微凸點238、數(shù)據(jù)DAT微凸點239、時鐘 信號輸入CLK微凸點240、相關(guān)聯(lián)的總線接口塊241、以及編程電壓產(chǎn)生器電路 242。主拼片還提供VREF、 CLK及其它共享資源，這些共享資源通過標準互連總 線提供給所有拼片。在一個例子中，在集成電路制成后但發(fā)運給顧客之前，將 電源電壓及接地電位分別耦合到VIN及GND微凸點。此VIN電壓為總線接口電 路塊241和編程電壓產(chǎn)生器242供電。DAT及CLK微凸點耦合到微控制器243 或者具有I2C總線接口的另一處理器或檢測器。微控制器243通過經(jīng)I2C總線 將信息寫入總線接口塊241，將配置信息寫入各個拼片的不同存儲器部分內(nèi)。 采用時間復(fù)用的地址/數(shù)據(jù)總線訪問方案。在第一次寫入中，微控制器將地址寫入總線接口塊241?？偩€接口塊241 將該地址放置在裸片121的互連總線結(jié)構(gòu)上。由此將該地址呈現(xiàn)給所有存儲器 部分。然而，互連總線結(jié)構(gòu)上的地址只對一個存儲器部分進行尋址。然后在第 二次寫入中，微控制器穿過I2C總線并通過總線接口塊241寫入八位數(shù)據(jù)。該 數(shù)據(jù)穿過互連總線結(jié)構(gòu)提供給所有存儲器部分。然而，只有先前被尋址的存儲 器部分被寫入該數(shù)據(jù)。通過這種方式，外部微控制器243可對裸片121的存儲 器部分的每一八位寄存器分別進行寫入。每一存儲器部分可包括多個可分別尋 址的八位寄存器。如上文所述，寫入存儲器部分的信息決定如何配置相關(guān)聯(lián)的 接口部分。關(guān)于裸片121的拼片結(jié)構(gòu)、其拼片的構(gòu)成、其互連總線結(jié)構(gòu)的構(gòu)成、 其拼片可被編程配置的方式、可被讀取的方式以及可被寫入的方式的其它細節(jié)， 參見1) Huynh等人在2006年10月7日提出申請、名稱為"用于集成電路的 模塊設(shè)計及布圖的方法及系統(tǒng)(Method and System for the Modular Design and Layout of Integrated Circuits)"的美國專利第11/544， 876號；2) 2006年 10月7日提出申請、名稱為"用于逐位寫入/覆寫的單層多晶EEPR0M結(jié)構(gòu) (Single-poly EEPR0M Structure For Bit-Wise Write/Overwrite)"的美國 臨時申請第60/850， 359號；以及3) Grant等人在2007年7月31日提出申請、 名稱為"能夠進行逐位寫入或覆寫的存儲器結(jié)構(gòu)(Memory Structure Capable of Bit-Wise Write or Overwrite)"的美國專利申請第11/888,441號(這三個專 利文件中每一者的主題均全文并入本案)。
降壓拼片201是可編程的通用降壓拼片。除圖7的具體輸入及輸出信號導(dǎo) 體225-230外，降壓拼片的控制塊103還具有其它信號導(dǎo)體，這些其它信號導(dǎo) 體可用于激活、控制、啟用及/或禁用此通用降壓拼片的其它專門功能。這些其它信號導(dǎo)體所提供的功能不在所要實現(xiàn)的圖3的傳統(tǒng)電路之外使用，因而這些
對應(yīng)的其它信號導(dǎo)體不被耦合出降壓拼片201的功能部分207之外。這些其它 信號導(dǎo)體被簡單地進行硬接線，以將其所控制的功能設(shè)定為適于實現(xiàn)圖3的傳 統(tǒng)電路的狀態(tài)。然而，信號導(dǎo)體225-230通過裸片121的互連總線結(jié)構(gòu)耦合到 相關(guān)聯(lián)的微凸點110-115。因此，此處簡要地解釋與這些信號導(dǎo)體225-230相 關(guān)聯(lián)的功能。
ILIM微凸點110提供單個數(shù)字位給降壓拼片201中控制塊103的信號導(dǎo)體 225。如果該單個數(shù)字位是數(shù)字高狀態(tài)，則控制塊103利用第一電流限定值，而 如果該單個數(shù)字位是數(shù)字低狀態(tài)，則控制塊103利用第二電流限定值。電流限 定值是降壓轉(zhuǎn)換器將提供給負載的電流的最大量。第一及第二電流限定值存儲 在存儲器部分205的八位寄存器的非易失性存儲單元中。因此，這兩個電流限 定值的值可通過I2C總線及主拼片進行設(shè)定。
PG微凸點111是使控制塊103通過其向集成電路121外的電路提供單個數(shù) 字位的數(shù)字信息的微凸點。如果控制塊103判斷降壓轉(zhuǎn)換器正根據(jù)預(yù)定標準調(diào) 節(jié)電壓VOUT，則控制塊103使PG信號成為數(shù)字邏輯高；否則，控制塊103使 PG信號成為數(shù)字邏輯低。
GND微凸點112連接到降壓拼片的控制器103的導(dǎo)體226。與NFET 105的 源極處相對具有噪聲的接地PGND相比，該接地是由控制器103使用的相對安靜 的信號接地。(在另一實施例中，主拼片提供"安靜"的模擬接地信號，并且該 接地信號通過標準互連總線提供給所有其它拼片。在圖7-12的本實施例中提供 GND微凸點112是為了容易實現(xiàn)與圖3的傳統(tǒng)CSP降壓轉(zhuǎn)換器的互換性。)
SYNC微凸點113將單條數(shù)字信號線耦合到降壓拼片201中的控制塊103的信號導(dǎo)體228。如果控制塊103在該信號導(dǎo)體228上檢測到振蕩的數(shù)字信號， 則控制塊103在切換PFET 104及NFET 105時使用此振蕩的數(shù)字信號作為時基。 因此，稱PFET 104及NFET 105的切換與外部數(shù)字時鐘信號同步。相反，如果 控制塊103沒有在該信號導(dǎo)體228上檢測到振蕩的數(shù)字信號，則控制塊103使 用由降壓拼片201內(nèi)的內(nèi)部振蕩器所產(chǎn)生的振蕩信號。此單芯片源(on-chip source)被用作用于切換PFET 104及NFET 105的時基。當(dāng)在SYNC微凸點113 上未檢測到振蕩信號時，使用SYNC微凸點檢測外部所提供的"模式"選擇信號。 如果模式信號是數(shù)字邏輯高，則該"模式"是強制pmi模式，而如果模式信號 是數(shù)字邏輯低，則該"模式"是PFM/P麗模式。
EN微凸點114提供單個數(shù)字位到降壓拼片201中控制塊103的信號導(dǎo)體 225。如果該單個數(shù)字位是數(shù)字邏輯高，則降壓轉(zhuǎn)換器被啟用。相反，如果該單 個數(shù)字位是數(shù)字邏輯低，則降壓轉(zhuǎn)換器被禁用。禁用降壓轉(zhuǎn)換器是通過使PFET 104及NFET 105保持其非導(dǎo)通狀態(tài)而實現(xiàn)。
FC微凸點115可用于將外部電容耦合到降壓拼片201中的電路。降壓拼片 201具有兩種配置。在第一種配置中，電源電壓VIN直接耦合到降壓轉(zhuǎn)換器的 包含欠電壓閉鎖電路在內(nèi)的某些控制電路。在第二種配置中，將電源電壓VIN 的經(jīng)過濾波的形式耦合到欠電壓閉鎖電路及其它控制電路。此種配置性是通過 在降壓拼片內(nèi)提供模擬多路復(fù)用器而實現(xiàn)。VIN微凸點106耦合到模擬多路復(fù) 用器的第一輸入引線。模擬多路復(fù)用器的輸出引線耦合到欠電壓閉鎖偏壓電源 電路。VIN微凸點106也耦合到電阻的一個端子。電阻的第二端子同時耦合到 信號導(dǎo)體236以及模擬多路復(fù)用器的第二輸入引線。用戶將會把外部電容耦合 到FC微凸點115，從而形成包含外部電容及電阻的RC濾波器。該RC濾波器用于在外部電源電壓VIN被提供給模擬多路復(fù)用器第二輸入引線上之前對外部電
源電壓VIN進行濾波。降壓拼片201的存儲器部分205內(nèi)的配置位控制將模擬 多路復(fù)用器的這兩條輸入引線中哪一條耦合到模擬輸出引線。像存儲器部分 205的所有位一樣，該配置位可由微控制器243通過工2C總線及主拼片設(shè)定。
圖11是降壓轉(zhuǎn)換器集成電路裸片121的頂視圖。VIN、 GND (PGND)、 L及 FB微凸點功能與其它微凸點功能分開，并且較佳設(shè)置成正方形圖案形式。在所 示例子中，此正方形位于集成電路121的右上角。圖12是示出圖11中所示每 一微凸點的對應(yīng)功能的表。在圖12的表中，除每一功能名稱以外的圓括號中的 編號是圖10中對應(yīng)微凸點的參考編號。由于上述四個特定微凸點功能被新穎地 分開，所以可使用通用并且可配置的降壓拼片來實現(xiàn)包括集成電路121在內(nèi)的 很多不同的降壓轉(zhuǎn)換器集成電路。在利用降壓拼片的特定拼片式集成電路被制 成后，可將該集成電路用于正在開發(fā)的更大系統(tǒng)的原型或早期版本中。使用拼 片式架構(gòu)能加快設(shè)計過程，因為此前為其它應(yīng)用所設(shè)計的特定拼片(例如可編 程的通用降壓拼片)常?？芍匦掠糜谥恍柽M行相對少量的額外定制的新集成電 路設(shè)計中。在拼片式集成電路用于該更大的系統(tǒng)中之后，可設(shè)計與該拼片式集 成電路具有相同的功能及微凸點功能分配的另一集成電路。然而，新集成電路 的設(shè)計一般不必倉促進行，并且因此可采用更耗時的全定制布圖技術(shù)，這些技 術(shù)使所得到的集成電路更加緊湊并且比呈拼片架構(gòu)的前代器件所占的半導(dǎo)體裸 片面積更小。因所得到的新集成電路小于較早的拼片式版本，新集成電路可具 有更低的制造成本。在該更大系統(tǒng)的后續(xù)大批量生產(chǎn)中，該新集成電路可作為 拼片式版本的直接替代元件。然而，曾導(dǎo)致初始設(shè)計的新穎微凸點功能分配仍 保留于替代集成電路中。如果降壓轉(zhuǎn)換器控制器未被布置成拼片，可在集成電路裸片上提供信號分布層，其中該信號分布層將降壓轉(zhuǎn)換器控制器上的恰當(dāng)節(jié) 點耦合到裸片主表面上排列成正方形圖案的四個微凸點中的恰當(dāng)微凸點。此一 重新分布層可實現(xiàn)于集成電路裸片的上部金屬層中。
盡管結(jié)合某些實例性實施例對本發(fā)明進行了說明，然而本發(fā)明不限于此。 盡管這四個微凸點較佳排列成正方形圖案，然而通過將這些微凸點組織成占據(jù)
平行四邊形或菱形的各個角，也可獲得顯著的優(yōu)點，只要在這四個微凸點(VIN， GND， L及ra)之間不存在其它微凸點即可。盡管如上所述將降壓轉(zhuǎn)換器的高側(cè) 及低側(cè)開關(guān)描述為場效應(yīng)晶體管，然而在其它實施例中也可采用其它類型的開 關(guān)。因此，在不脫離權(quán)利要求所述本發(fā)明范圍的條件下可以實施所述實施例的 各種修改，變化和各種特征的組合。
權(quán)利要求
1. 一種集成電路，其特征在于，它包括四個微凸點，設(shè)置于所述集成電路的主表面上，其中所述四個微凸點排列成正方形圖案，使所述四個微凸點中的每一個微凸點設(shè)置在所述正方形的相應(yīng)角上，其中除所述四個微凸點之外，沒有其它微凸點設(shè)置在所述正方形內(nèi)所述主表面上；降壓轉(zhuǎn)換器，具有P溝道晶體管、N溝道晶體管以及控制電路，其中所述四個微凸點中的第一微凸點連接到所述P溝道晶體管的源極，其中所述P溝道晶體管的漏極連接到所述N溝道晶體管的漏極并且連接到所述四個微凸點中的第二微凸點，其中所述N溝道晶體管的源極連接到所述四個微凸點中的第三微凸點，并且其中所述四個微凸點中的第四微凸點連接到所述控制電路的反饋輸入端；以及附加微凸點，設(shè)置于所述集成電路的所述主表面上，其中所述附加微凸點及所述四個微凸點排列于規(guī)則的網(wǎng)格上，并且其中所述降壓轉(zhuǎn)換器通過所述附加微凸點接收控制信號。
2. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述集成電路是芯 片尺寸封裝器件。
3. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述附加微凸點之 一接收用于確定所述降壓轉(zhuǎn)換器的電流限定值的信號。
4. 如權(quán)利要求1所述的集成電路，其特征在于，進一步還包括 一微凸點，當(dāng)在所述第二微凸點上的被調(diào)節(jié)電壓滿足預(yù)定標準時輸出指示信號。
5. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述附加微凸點之 一接收被提供給所述降壓轉(zhuǎn)換器的時鐘信號。
6. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述四個微凸點及 所述附加微凸點直接連接到印刷電路板，其中將電感固定到所述印刷電路板并 耦合到所述第二微凸點。
7. 如權(quán)利要求1所述的集成電路，其特征在于，進一步包括非易失性存儲單元，存儲用于配置所述降壓轉(zhuǎn)換器的配置信息。
8. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述附加微凸點之 一接收用于啟動所述降壓轉(zhuǎn)換器的啟動信號。
9. 如權(quán)利要求1所述的集成電路，其特征在于，進一步包括多位的非易失性存儲器，其中所述多位的非易失性存儲器存儲多位配置信 息，其中所述多位配置信息決定所述附加微凸點之一是否耦合到所述降壓轉(zhuǎn)換 器。
10. 如權(quán)利要求1所述的集成電路，其特征在于，其中，所述降壓轉(zhuǎn)換器是可配置的，并且其中，在所述附加微凸點上接收的信號確定如何配置所述降壓 轉(zhuǎn)換器。
11. 一種方法，其特征在于，它包括提供四個微凸點，所述四個微凸點在集成電路的主表面上設(shè)置成正方形圖 案，其中所述微凸點中的第一個微凸點適于向所述集成電路的降壓轉(zhuǎn)換器提供 電源電壓，其中所述微凸點中的第二個微凸點適于耦合到所述集成電路外部的 電感，其中所述微凸點中的第三微凸點適于將接地電位耦合到所述降壓轉(zhuǎn)換器， 并且其中所述微凸點中的第四微凸點適于向所述降壓轉(zhuǎn)換器提供反饋信號。
12. 如權(quán)利要求11所述的方法，其特征在于，其中，在所述四個微凸點中的任兩個之間沒有其它微凸點。
13. 如權(quán)利要求12所述的方法，其特征在于，進一步包括提供第五微凸點，其中所述第五微凸點適于接收通過該第五微凸點提供給所述降壓轉(zhuǎn)換器的控制信號。
14. 如權(quán)利要求12所述的方法，其特征在于，進一步包括將所述集成電路表面貼裝到印刷電路板，使所述四個微凸點直接連接到所述印刷電路板，其中所述電感設(shè)置在所述印刷電路板上并耦合到所述第二微凸點。
15. 如權(quán)利要求12所述的方法，其特征在于，進一步包括在所述集成電路上提供第五微凸點；以及在所述集成電路上提供一定量的非易失性存儲器，其中存儲在所述非易失性存儲器中的信息決定是否耦合所述第五微凸點以將控制信號提供給所述降壓轉(zhuǎn)換器。
16. 如權(quán)利要求11所述的方法，其特征在于，進一步包括使用所述集成電路實現(xiàn)降壓轉(zhuǎn)換器。
17. —種芯片尺寸封裝集成電路，其特征在于，它包括可配置的降壓轉(zhuǎn)換器控制器；以及用于以下操作的裝置1)將電源電壓接收到所述降壓轉(zhuǎn)換器控制器上，2)接收將所述降壓轉(zhuǎn)換器控制器接地的接地電位，3)將電感耦合到所述降壓轉(zhuǎn)換器控制器，以及4)將反饋信號接收到所述降壓轉(zhuǎn)換器控制器內(nèi)，其中通過所述芯片尺寸封裝集成電路的四個相鄰的微凸點接收所述電源電壓、接收所述接地電位、耦合所述電感以及接收所述反饋信號。
18. 如權(quán)利要求17所述的芯片尺寸封裝集成電路，其特征在于，進一步包括微凸點，通過所述微凸點將配置信息接收到所述集成電路上，所述配置信息被提供給所述可配置的降壓轉(zhuǎn)換器控制器。
19. 如權(quán)利要求18所述的芯片尺寸封裝集成電路，其特征在于，其中，所述四個相鄰微凸點排列成正方形圖案并占據(jù)四個角。
20. 如權(quán)利要求18所述的芯片尺寸封裝集成電路，其特征在于，其中，所述可配置的降壓轉(zhuǎn)換器控制器布置成非正方形拼片，并且其中，所述裝置包括信號分布層，以用于將所述四個微凸點耦合到所述可配置的降壓轉(zhuǎn)換器控制器。
全文摘要
本發(fā)明公開了一種集成電路及相關(guān)方法與一種芯片尺寸封裝集成電路，所得到的新集成電路小于較早的拼片式版本，新集成電路可具有更低的制造成本。集成電路包括降壓轉(zhuǎn)換器控制器；PFET；NFET，其以共用漏極配置形式耦合到PFET；第一微凸點，其連接到PFET的源極；第二微凸點，其連接到NFET的源極；第三微凸點，其連接到共用漏極節(jié)點；第四微凸點，其連接到控制器的反饋輸入引線；以及多個其它微凸點。這些其它微凸點用于向控制器提供信號及/或從控制器傳導(dǎo)信號。這四個微凸點中的各個微凸點被設(shè)置成分別占據(jù)正方形圖案的四個角中的一個角。其它微凸點與這四個微凸點一同設(shè)置成規(guī)則的網(wǎng)格形式，但其它微凸點均不設(shè)置于這四個微凸點中的任何兩個之間。
文檔編號H01L27/02GK101471339SQ20081017430
公開日2009年7月1日 申請日期2008年10月29日 優(yōu)先權(quán)日2007年10月29日
發(fā)明者黃樹良, 龔大偉 申請人:技領(lǐng)半導(dǎo)體(上海)有限公司;技領(lǐng)半導(dǎo)體國際股份有限公司