專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件和一種制造半導(dǎo)體器件的方法，并且具體地涉及一種應(yīng)用應(yīng)力(stress)技術(shù)的半導(dǎo)體器件和一種制造這樣的半導(dǎo)體器件 的方法。
背景技術(shù)：
近年來(lái)關(guān)注一種稱為應(yīng)力技術(shù)的無(wú)需執(zhí)行微制作即可實(shí)現(xiàn)高速的技術(shù)。 可以通過(guò)使用這一應(yīng)力技術(shù)來(lái)提高載流子遷移率。例如提出如下技術(shù)，該技術(shù)用于通過(guò)使用晶格常數(shù)與Si襯底不同的鍺化 硅(SiGe)層來(lái)形成p溝道MOS場(chǎng)效應(yīng)晶體管(pMOS晶體管)的源極和 漏極在硅(SO襯底上方形成的部分，以及通過(guò)在溝道區(qū)域中產(chǎn)生壓縮應(yīng)力 來(lái)提高空穴遷移率。即使在使用鍺化硅的pMOS晶體管或者使用碳化硅(SiC)的nMOS晶 體管中形成硅化鎳或者硅化鈷以便減小源極和漏極的電阻，但是仍有必要減 小pMOS晶體管或nMOS晶體管的漏電流。發(fā)明內(nèi)容根據(jù)本發(fā)明的一個(gè)方案，提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括形成 于半導(dǎo)體襯底中的隔離區(qū)域、在由形成于半導(dǎo)體襯底中的隔離區(qū)域限定的單 元區(qū)域上方形成的柵電極和位于單元區(qū)域中的半導(dǎo)體層，所述半導(dǎo)體層處在 柵電極的兩側(cè)且與至少部分隔離區(qū)域相分離。根據(jù)本發(fā)明的再一方案，提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括隔 離區(qū)域，形成于半導(dǎo)體襯底中；柵電極，形成在由形成于所述半導(dǎo)體襯底中 的所述隔離區(qū)域限定的單元區(qū)域上方；槽，形成于所述單元區(qū)域中，該槽處 在所述柵電極的兩側(cè)與至少部分所述隔離區(qū)域相分離；以及半導(dǎo)體層，形成 于所述槽中。根據(jù)本發(fā)明的又一方案，提供一種用于制作半導(dǎo)體器件的方法，所述方 法包括在半導(dǎo)體襯底中形成隔離區(qū)域；在由形成于所述半導(dǎo)體襯底中的所 述隔離區(qū)域限定的單元區(qū)域上方形成柵電極；以及在所述單元區(qū)域中形成半
導(dǎo)體層，該半導(dǎo)體層處在所述柵電極的兩側(cè)處且與至少部分所述隔離區(qū)域的 相分離。
利用本發(fā)明，用于在MOS晶體管的溝道區(qū)域中產(chǎn)生應(yīng)力的半導(dǎo)體層形
成為與至少部分隔離區(qū)域相分離。這樣，在硅化物形成時(shí)抑制了尖峰的形成。 因此能夠抑制尖峰所致漏電流而又保證溝道區(qū)域中應(yīng)力的一定水平。結(jié)果可 以高產(chǎn)量地制作高可靠性的高性能半導(dǎo)體器件。


圖1是示出了 MOS晶體管的片斷示意截面圖。 圖2是示出了第一例子的片斷示意平面圖。 圖3是示出了第二例子的片斷示意平面圖。 圖4是示出了第三例子的片斷示意平面圖。 圖5是示出了形成柵電極原料等的步驟的片斷示意截面圖。 圖6是示出了圖案化步驟的片斷示意截面圖。 圖7是示出了形成絕緣膜的步驟的片斷示意截面圖。 圖8是示出了形成第一側(cè)壁間隔物的步驟的片斷示意截面圖。 圖9是示出了在形成第一側(cè)壁間隔物的步驟中pMOS形成區(qū)域和在 pMOS形成區(qū)域周圍的區(qū)域的示意平面圖。
圖IO是示出了第一凹陷形成步驟的片斷示意截面圖。
圖11是示出了第二凹陷形成步驟的片斷示意截面圖。
圖12是示出了形成SiGe層的步驟的片斷示意截面圖。
圖13是示出了去除絕緣膜的步驟的片斷示意截面圖。
圖14是示出了第一延伸區(qū)域形成步驟的片斷示意截面圖。
圖15是示出了第二延伸區(qū)域形成步驟的片斷示意截面圖。
圖16是示出了形成第二側(cè)壁間隔物的步驟的片斷示意截面圖。
圖17是示出了第一源極/漏極區(qū)域形成步驟的片斷示意截面圖。
圖18是示出了第二源極/漏極區(qū)域形成步驟的片斷示意截面圖。圖19是示出了硅化物形成(silicidation)步驟的片斷示意截面圖。 圖20是用于描述在光致抗蝕劑膜(第1部分)中形成的開(kāi)口的形狀的 另一例子的示圖。圖21是用于描述在光致抗蝕劑膜(第2部分)中形成的開(kāi)口的形狀的 又一例子的示圖。圖22是示出了在硅化物形成之后pMOS晶體管的狀態(tài)例子的片斷示意 截面圖。圖23是示出了在圖2中所示晶體管的情況下通過(guò)測(cè)量流向襯底的漏電 流而獲得的結(jié)果的示圖。圖24是示出了在SiGe層和隔離區(qū)域之間距離與漏極電流之間關(guān)系的示圖。圖25是示出了在SiGe層和隔離區(qū)域之間距離與漏極電流之間關(guān)系的示圖。圖26是示出了在SiGe層和隔離區(qū)域之間距離與漏極電流之間關(guān)系的示圖。
具體實(shí)施方式
本發(fā)明的發(fā)明人發(fā)現(xiàn)如果將硅化物形成步驟應(yīng)用于使用SiGe或者SiC 的晶體管，則出現(xiàn)以下問(wèn)題。圖22是示出了在硅化物形成之后pMOS晶體管的狀態(tài)例子的片段示意 截面圖。就圖22中所示pMOS晶體管100而言，柵電極104形成于由通過(guò)淺溝 槽隔離(STI)方法形成的隔離區(qū)域102所限定的Si襯底101的單元區(qū)域 (dementregion)上方，其中柵極絕緣膜103介于柵電極104與單元區(qū)域之 間。側(cè)壁間隔物105形成于柵電極104的側(cè)面上。源極/漏極延伸區(qū)域(延伸 區(qū)域)106、源極/漏極區(qū)域107和SiGe層108形成于柵電極104的兩側(cè)上的 單元區(qū)域中。在凹陷形成于Si襯底101中之后，通常通過(guò)在凹陷中進(jìn)行SiGe外延生 長(zhǎng)來(lái)形成SiGe層108。通過(guò)使用鎳(Ni)執(zhí)行硅化物形成來(lái)形成硅化鎳(NiSi) 層109。然而當(dāng)形成硅化鎳層109時(shí)，硅化物形成可以從SiGe層108與隔離區(qū) 域102之間的分界面進(jìn)展到Si襯底101的內(nèi)部。結(jié)果形成尖峰(spike) 109a。 在這一情況下，當(dāng)pMOS晶體管100工作時(shí)由于尖峰109a而流動(dòng)有漏電流。 另外，如果尖峰109a形成于柵電極104與隔離區(qū)域102相交的區(qū)域中，則 在某些情形中流動(dòng)漏電流或者出現(xiàn)短路。這樣的漏電流等造成產(chǎn)量減少或者 功率消耗增加。
可以通過(guò)控制執(zhí)行硅化物形成的條件來(lái)抑制尖峰109a的形成。然而， 具有另一結(jié)構(gòu)的MOS晶體管也可以形成于Si襯底101上方。例如，如果沒(méi) 有應(yīng)用應(yīng)力技術(shù)的MOS晶體管形成于Si襯底101的另一單元區(qū)域中，則通 常在pMOS晶體管100和沒(méi)有應(yīng)用應(yīng)力技術(shù)的MOS晶體管上同時(shí)執(zhí)行硅化 物形成。因而難以優(yōu)化執(zhí)行硅化物形成的條件。
現(xiàn)在將參照附圖具體描述本發(fā)明的實(shí)施例。
將先描述根據(jù)本發(fā)明的半導(dǎo)體器件的根本原理。
圖1是示出了 MOS晶體管的片段示意截面圖。
就圖1中所示MOS晶體管1而言，通過(guò)STI方法在半導(dǎo)體襯底如Si襯 底2中形成隔離區(qū)域3，并通過(guò)用預(yù)定傳導(dǎo)類型的摻雜雜質(zhì)來(lái)?yè)诫s由隔離區(qū) 域3限定的單元區(qū)域20，而在單元區(qū)域20中形成阱4。通過(guò)使用例如多晶 硅在半導(dǎo)體襯底2的單元區(qū)域20上方形成柵電極6，其中柵極絕緣膜5如氧 化硅膜介于柵電極6與單元區(qū)域20之間。絕緣膜如氧化硅膜的側(cè)壁間隔物7 形成于柵電極6的側(cè)面上。
通過(guò)用預(yù)定傳導(dǎo)類型的摻雜雜質(zhì)來(lái)?yè)诫s單元區(qū)域20，在單元區(qū)域20中 柵電極6的兩側(cè)上的淺部分中形成延伸區(qū)域8。通過(guò)用預(yù)定傳導(dǎo)類型的摻雜 雜質(zhì)摻雜單元區(qū)域20的較深部分，在延伸區(qū)域8之外形成源極/漏極區(qū)域9。 此外，晶格常數(shù)與半導(dǎo)體襯底2不同的半導(dǎo)體層10形成于柵電極6的兩側(cè) 上的單元區(qū)域20中。
另外，硅化鎳、硅化鈷等的硅化物層11形成于柵電極6、源極/漏極區(qū) 域9和半導(dǎo)體層10的表面部分中。
就具有上述結(jié)構(gòu)的MOS晶體管1而言，晶格常數(shù)與半導(dǎo)體襯底2不同 的半導(dǎo)體層10形成于作為源極/漏極來(lái)工作的區(qū)域中。結(jié)果在柵電極6正下 方形成的溝道區(qū)域中產(chǎn)生應(yīng)力。這提高了移動(dòng)經(jīng)過(guò)溝道區(qū)域的載流子的遷移率。例如，如果Si襯底用作為半導(dǎo)體襯底2而MOS晶體管1是pMOS晶體 管，則半導(dǎo)體層10可以是SiGe層或者硅鍺碳化物(SiGeC)層。在這一情 況下，在溝道區(qū)域中產(chǎn)生壓縮應(yīng)力。如果Si襯底用作為半導(dǎo)體襯底2而MOS 晶體管1是n溝道MOS晶體管(nMOS晶體管)，則半導(dǎo)體層10可以是SiC 層。在這一情況下，在溝道區(qū)域中產(chǎn)生張力應(yīng)力。SiGe層、SiGeC層或者 SiC層可以包含另一元素。就如圖1中所示MOS晶體管1而言，半導(dǎo)體層10形成為與隔離區(qū)3相 分離。通常以如下方式形成硅化物層11。在暴露隔離區(qū)域3、柵電極6、側(cè)壁 間隔物7、源極/漏極區(qū)域9和半導(dǎo)體層10的狀態(tài)下，在整個(gè)表面上方形成 例如鎳的金屬膜。執(zhí)行熱處理以便使金屬膜中包含的金屬與柵電極6、源極/ 漏極區(qū)域9和半導(dǎo)體層10中包含的硅反應(yīng)。然而，如果與半導(dǎo)體層10 —樣 用于在溝道區(qū)域中產(chǎn)生應(yīng)力的半導(dǎo)體層沒(méi)有形成為與隔離區(qū)域3相分離，則 可能由于過(guò)量金屬而在硅化物形成時(shí)在半導(dǎo)體層與隔離區(qū)域3之間的分界面 處形成尖峰。這依賴于半導(dǎo)體層的組成、執(zhí)行硅化物形成的條件等。然而，就圖1中所示MOS晶體管1而言，半導(dǎo)體層10與隔離區(qū)域3相 分離形成，并且可以抑制上述尖峰的形成。因此可以抑制所形成的尖峰引起 的漏電流。在圖2至圖4中示出了其中與圖1中所示MOS晶體管1一樣將半導(dǎo)體 層形成為與隔離區(qū)域相分離的結(jié)構(gòu)的例子。圖2是示出了第一例子的片段示意平面圖。圖2是示出了在形成了結(jié)構(gòu)與圖1中所示MOS晶體管1的結(jié)構(gòu)相同的 硅化物層之前MOS晶體管la的片段示意平面圖。就MOS晶體管la而言， 在其側(cè)面上形成側(cè)壁間隔物7a的柵電極6a被形成于由隔離區(qū)域3a限定的半 導(dǎo)體襯底2a的單元區(qū)域20a上方，而半導(dǎo)體層10a形成于柵電極6a的兩側(cè) 上的單元區(qū)域20a中。在圖2中所示例子中，半導(dǎo)體層10a形成為與包圍單元區(qū)域20a的隔離 區(qū)域3a的整體相分離。通過(guò)采用圖2中所示結(jié)構(gòu)，可以抑制在隔離區(qū)域3a 附近形成尖峰并且可以有效抑制漏電流。就圖2中所示結(jié)構(gòu)而言，形成半導(dǎo)體層10a使得半導(dǎo)體層10a的所有邊緣部分將在位置上與隔離區(qū)域3a分開(kāi)。因而，單元區(qū)域20a中半導(dǎo)體層10a 的體積減少，并且在溝道區(qū)域中出現(xiàn)的應(yīng)變(strain)減少。這應(yīng)當(dāng)納入考慮 之中。具體而言，這樣的應(yīng)變減少的影響可以隨MOS晶體管la的尺寸減少 而變大。應(yīng)當(dāng)關(guān)注這一點(diǎn)。
圖3是示出了第二例子的片段示意平面圖。
圖3是示出了在形成了結(jié)構(gòu)與圖1中所示MOS晶體管1的結(jié)構(gòu)相同的 硅化物層之前MOS晶體管lb的片段示意平面圖。就MOS晶體管lb而言， 在其側(cè)面上形成側(cè)壁間隔物7b的柵電極6b被形成于由隔離區(qū)域3b限定的 半導(dǎo)體襯底2b的單元區(qū)域20b上方。這與圖2中所示上述MOS晶體管la 相同。
在圖3中所示例子中，在柵極長(zhǎng)度方向(溝道方向)L上，半導(dǎo)體層10b 形成為在柵電極6b的兩側(cè)上與包圍單元區(qū)域20b的隔離區(qū)域3b的部分相分 離。通過(guò)采用圖3中所示結(jié)構(gòu)，能夠抑制在隔離區(qū)域3b附近形成尖峰而又 保證單元區(qū)域20b中半導(dǎo)體層10b的體積。結(jié)果可以有效抑制漏電流。
圖4是示出了第三例子的片段示意平面圖。
圖4是示出了在形成了結(jié)構(gòu)與圖1中所示MOS晶體管1的結(jié)構(gòu)相同的 硅化物層之前MOS晶體管lc的片段示意平面圖。就MOS晶體管lc而言， 在其側(cè)面上形成側(cè)壁間隔物7c的柵電極6c被形成于由隔離區(qū)域3c限定的半 導(dǎo)體襯底2c的單元區(qū)域20c上方。這與圖2中所示上述MOS晶體管la相 同。
在圖4中所示例子中，在柵極寬度方向(與溝道方向垂直的方向)W上， 半導(dǎo)體層10c形成為在柵電極6c的兩側(cè)上與包圍單元區(qū)域20c的隔離區(qū)域 3c的部分相分離。通過(guò)采用圖4中所示結(jié)構(gòu)，能夠抑制在隔離區(qū)域3c附近 形成尖峰而又保證單元區(qū)域20c中半導(dǎo)體層10c的體積。結(jié)果可以有效抑制 漏電流。
當(dāng)形成包括用于在溝道區(qū)域中產(chǎn)生預(yù)定應(yīng)力的半導(dǎo)體層的MOS晶體管 時(shí)，基于MOS晶體管的尺寸、所需特性等來(lái)確定應(yīng)當(dāng)選擇圖2至圖4中所 示結(jié)構(gòu)中的哪一結(jié)構(gòu)作為半導(dǎo)體層的結(jié)構(gòu)。如果各包括這樣的半導(dǎo)體層的多 個(gè)MOS晶體管形成于一個(gè)半導(dǎo)體襯底上方，則應(yīng)當(dāng)基于各MOS晶體管的尺 寸、它的布局、所需特性等從圖2至圖4中所示結(jié)構(gòu)之中選擇適合于該MOS晶體管的結(jié)構(gòu)。
其中半導(dǎo)體層形成為與隔離區(qū)域相分離的結(jié)構(gòu)不限于圖2至圖4中所示 例子。也就是說(shuō)，如果半導(dǎo)體層在單元區(qū)域中與至少部分圍繞單元區(qū)域的隔 離區(qū)域(包括半導(dǎo)體層在位置上與隔離區(qū)域分開(kāi)的部分零星分布的情況)相 分離地形成，則可以獲得某種漏電流抑制效應(yīng)。
現(xiàn)在將通過(guò)給出具體例子來(lái)描述一種包括上述MOS晶體管的半導(dǎo)體器
件的結(jié)構(gòu)和一種用于制作這樣的半導(dǎo)體器件的方法。
圖5是示出了形成柵電極原料等的步驟的片段示意截面圖。
如圖5中所示，先在Si襯底51中形成隔離區(qū)域52,所述隔離區(qū)域52 用于限定將要形成pMOS晶體管的單元區(qū)域(pMOS形成區(qū)域)30和將要形 成nMOS晶體管的單元區(qū)域(nMOS形成區(qū)域)40。在這一情況下，STI方 法用于形成隔離區(qū)域52。
然后通過(guò)例如旋涂方法在整個(gè)表面上方形成光致抗蝕劑膜(未示出)。 此后將光刻用于在形成的光致抗蝕劑膜中與nMOS形成區(qū)域40對(duì)應(yīng)的區(qū)域 中形成開(kāi)口 (未示出)。借助其中形成開(kāi)口作為掩模的光致抗蝕劑膜，用p 型摻雜雜質(zhì)來(lái)?yè)诫sSi襯底51。通過(guò)這樣做，在Si襯底51的nMOS形成區(qū) 域40中形成p型阱53。然后去除光致抗蝕劑膜。
以同一方式用n型摻雜雜質(zhì)來(lái)?yè)诫sSi襯底51。通過(guò)這樣做，在Si襯底 51的pMOS形成區(qū)域30中形成n型阱54。
然后，通過(guò)例如熱氧化方法在整個(gè)表面上方形成厚度為1.2nm的絕緣膜55。
然后在整個(gè)表面上方形成作為柵電極原料的厚度為lOOnm的多晶硅膜
56。 在多晶硅膜56上方形成將用作蝕刻掩模的氮化硅膜57。 圖6是示出了圖案化步驟的片段示意截面圖。
在形成圖5中所示氮化硅膜57之后，將光刻用于在氮化硅膜57 (氮化 硅膜57a和57b)上執(zhí)行圖案化。以氮化硅膜57a和57b作為掩模在多晶硅 膜56和絕緣膜55上執(zhí)行圖案化。這時(shí)例如使用各向異性蝕刻。
通過(guò)執(zhí)行這樣的圖案化，如圖6中所示，柵電極56a形成于pMOS形成 區(qū)域30上方，其中柵極絕緣膜55a介于柵電極56a與pMOS形成區(qū)域30之 間，而柵電極56b形成于nMOS形成區(qū)域40上方，其中柵極絕緣膜55b介于柵電極56b與nMOS形成區(qū)域40之間。在執(zhí)行圖案化之后，希望分別余 留柵電極56a和56b上方的氮化硅膜57a和57b，用于在此后執(zhí)行的步驟中 保護(hù)柵電極56a和56b。圖7是示出了形成絕緣膜的步驟的片段示意截面圖。如圖7中所示，在執(zhí)行圖6中所示圖案化之后，先通過(guò)熱化學(xué)氣相沉積 (CVD)方法在整個(gè)表面上方形成厚度為5nm至30nm的氧化硅膜58。例如， 使用四乙基原硅酸鹽(TEOS)作為原料并且在55(TC至70(TC的溫度形成氧 化硅膜58。然后通過(guò)熱CVD方法在氧化硅膜58上方形成厚度為10nm至60nm的 氮化硅膜59。例如，使用二氯硅烷(SiH2Cl2)作為原料并且在60(TC至800°C 的溫度形成氮化硅膜59。圖8是示出了形成第一側(cè)壁間隔物的步驟的片段示意截面圖。圖9是示 出了在形成第一側(cè)壁間隔物的步驟中pMOS形成區(qū)域和在pMOS形成區(qū)域周 圍的區(qū)域的示意平面圖。在形成圖7中所示氧化硅膜58和氮化硅膜59之后，先通過(guò)例如旋涂方 法在整個(gè)表面上方形成光致抗蝕劑膜60。將光刻用于在pMOS形成區(qū)域30 上方形成具有預(yù)定形狀的開(kāi)口 60a。在這一情況下，如圖9中所示，在光致 抗蝕劑膜60中形成開(kāi)口 60a，使得pMOS形成區(qū)域30的端部與柵極寬度方 向平行的部分將被覆蓋。借助其中形成上述開(kāi)口 60a作為掩模的光致抗蝕劑膜60，在pMOS形成 區(qū)域30上方的氮化硅膜59和氧化硅膜58上執(zhí)行各向異性蝕刻。這時(shí)，例 如使用含氫氟烴(hydrofluorocarbon)氣體作為蝕刻氣體。通過(guò)以這一方式 執(zhí)行各向異性蝕刻，在pMOS形成區(qū)域30上方柵電極56a的側(cè)面上形成各 具有多層結(jié)構(gòu)的側(cè)壁間隔物(第一側(cè)壁間隔物)61，其中該多層結(jié)構(gòu)包括氧 化硅膜58和氮化硅膜59。如圖8中所示，通過(guò)形成圖8和圖9中所示開(kāi)口 60a，在邊界部分51a 上方余留氧化硅膜58和氮化硅膜59。覆蓋隔離區(qū)域52與pMOS形成區(qū)域 30之間分界面的膜的結(jié)構(gòu)不限于本例中所示包括氧化硅膜58和氮化硅膜59 的多層結(jié)構(gòu)?？梢允褂镁哂醒诒胃綦x區(qū)域52與pMOS形成區(qū)域30之間分界 面這一功能的氧化硅膜或者氮化硅膜的單層。此外還可以使用光致抗蝕劑掩模。
將形成下述凹陷62和62a的區(qū)域(參見(jiàn)圖10和圖11)以及隨后將形成 SiGe層63的區(qū)域(參見(jiàn)圖12)依賴于在用于以這一方式形成第一側(cè)壁間隔 物61的光致抗蝕劑膜60中形成的開(kāi)口 60a的形狀。
圖IO是示出了第一凹陷形成步驟的片段示意截面圖。 在通過(guò)使用圖8和圖9中所示光致抗蝕劑膜60來(lái)形成第一側(cè)壁間隔物 61之后，以第一側(cè)壁間隔物61和光致抗蝕劑膜60作為掩模在pMOS形成 區(qū)域30上柵電極56a的兩側(cè)上暴露的Si襯底51上執(zhí)行有選擇的蝕刻(第一 蝕刻)，以便形成凹陷62。第一蝕刻例如是使用溴化氫(HBr)氣體作為蝕 刻氣體的反應(yīng)離子蝕刻(RIE)。凹陷62的深度例如約為50nm。在執(zhí)行第 一蝕刻之后去除光致抗蝕劑膜60。
圖11是示出了第二凹陷形成步驟的片段示意截面圖。 在執(zhí)行圖10中所示第一蝕刻之后，通過(guò)使用氫氟酸(HF)來(lái)執(zhí)行濕處 理。如果在Si襯底51的pMOS形成區(qū)域30中形成的凹陷62的表面上存在 氧化物膜(原生氧化物膜)，則不可能制成在凹陷62中外延生長(zhǎng)的下述SiGe 層63 (參見(jiàn)圖12)?？梢酝ㄟ^(guò)使用氫氟酸執(zhí)行濕處理來(lái)預(yù)先去除氧化物膜。 然后以氧化硅膜58和氮化硅膜59作為掩模在圖10中所示凹陷62上執(zhí) 行化學(xué)蝕刻(第二蝕刻)，以便形成圖11中所示凹陷62a。例如，通過(guò)使用 氯化氫(HCL)氣體、氯(Cl2)氣等在60(TC至900。C的溫度執(zhí)行第二蝕刻。 結(jié)果，凹陷62a的深度例如增加了約20nm。通過(guò)以這一方式執(zhí)行第二蝕刻， 可以控制下述延伸區(qū)域65a (參見(jiàn)圖15)和源極/漏極區(qū)域69a (參見(jiàn)圖17) 的形狀。
可以通過(guò)濕蝕刻來(lái)形成圖11中所示凹陷62a。然而如果通過(guò)使用HCL 氣體或者Cl2氣體以上述方式執(zhí)行蝕刻，則形成凹陷62a并且可以在凹陷62a 中執(zhí)行有選擇的外延生長(zhǎng)。在這一情況下，在形成凹陷62a之后不執(zhí)行另外 步驟。也就是說(shuō)，以上述方式執(zhí)行蝕刻的優(yōu)點(diǎn)在于可以比較容易地控制表面 在蝕刻之后的狀態(tài)。
圖12是示出了形成SiGe層的步驟的片段示意截面圖。 在形成圖11中所示凹陷62a之后，通過(guò)例如低壓熱CVD方法來(lái)制成 SiGe層63以在凹陷62a中有選擇地外延生長(zhǎng)。在這一情況下，在形成凹陷62a之后不執(zhí)行另外步驟。例如，通過(guò)使用包含SiH2Cl2氣體、甲鍺垸(GeH4) 氣體、HCL氣體和氫(H2)氣的混合氣體作為原料，在50(TC至80(TC的溫 度形成SiGe層63。其中形成SiGe層63的室中的壓力設(shè)置為100帕至5000 帕。SiH2Cl2氣體、GeH4氣體和HCL氣體的流速例如分別設(shè)置為50sccm至 300sccm、 50sccm至300sccm禾口 30sccm至300sccm?？梢栽诎枷?2a中形成SiGeC層取代SiGe層63。在這一情況下，通過(guò) 向上述混合氣體添加例如甲基硅垸(SiCH6)來(lái)獲得原料，而SiCH6氣體的 流速設(shè)置為2sccm至50sccm。當(dāng)形成SiGe層63或者SiGeC層時(shí)，可以使用甲硅垸(SiH4)氣體、乙 硅烷(Si2H6)氣體、丙硅烷(Si3H8)氣體或者六氯硅垸(Si3Cl6)氣體取代 SiH2Cl2氣體。此夕卜，可以使用二氯鍺垸(GeH2Cl2)氣體取代GeH4氣體，并 且可以使用Cl2氣體取代HCL氣體。在本例中，如上所述，在形成第一側(cè)壁間隔物61的步驟中使用的光致 抗蝕劑膜60中形成開(kāi)口 60a，使得邊界部分51a將被覆蓋。在圖8和圖9中 示出了這一點(diǎn)。通過(guò)使用光致抗蝕劑膜60來(lái)執(zhí)行蝕刻。如圖10中所示，然 后在Si襯底51的暴露部分中形成凹陷62。進(jìn)一步蝕刻所形成的凹陷62。結(jié) 果如圖11中所示形成凹陷62a。如圖12中所示，在凹陷62a中形成SiGe層 63。也就是說(shuō)，形成凹陷62、凹陷62a和SiGe層63的區(qū)域依賴于在形成第 一側(cè)壁間隔物61的步驟中使用的光致抗蝕劑膜中形成的開(kāi)口 60a的形狀。 在本例中，SiGe層63與隔離區(qū)域52平行于柵極寬度方向W的部分相分離 地形成。在隔離區(qū)域52與SiGe層63之間的距離應(yīng)當(dāng)設(shè)置為5nm至100nm，并 且優(yōu)選為10nm至100nm。如果在隔離區(qū)域52與SiGe層63之間的距離短于 5nm則出現(xiàn)以下問(wèn)題。在光致抗蝕劑膜60中形成的開(kāi)口 60a的位置可能偏 離。在這一情況下，不可能使SiGe層63在位置上與隔離區(qū)域52的預(yù)期部 分分開(kāi)。如果在隔離區(qū)域52與SiGe層63之間的距離長(zhǎng)于100nm，則在pMOS 形成區(qū)域30中SiGe層63的體積小而在溝道區(qū)域中產(chǎn)生的應(yīng)力弱。然而這 依賴于將形成的pMOS晶體管的結(jié)構(gòu)(尤其依賴于在隔離區(qū)域52與第一側(cè) 壁間隔物61之間的距離)。當(dāng)形成開(kāi)口60a時(shí)，應(yīng)當(dāng)關(guān)注這些問(wèn)題。圖13是示出了去除絕緣膜的步驟的片段示意截面圖。在形成圖12中所示SiGe層63之后，去除第一側(cè)壁間隔物61、也就是 在柵電極56a和56b的側(cè)面上形成的氮化硅膜59和氧化硅膜58。磷酸 (H3P04)等用于去除氮化硅膜59。氫氟酸(HF)等用于去除氧化硅膜58。 圖14是示出了第一延伸區(qū)域形成步驟的片段示意截面圖。 如圖14中所示，在去除氮化硅膜59和氧化硅膜58之后，先通過(guò)例如 旋涂方法在整個(gè)表面上方形成光致抗蝕劑膜64。將光刻用于在光致抗蝕劑膜 64中與nMOS形成區(qū)域40對(duì)應(yīng)的區(qū)域中形成開(kāi)口 64a。
然后以光致抗蝕劑膜64和柵電極56b作為掩模，通過(guò)例如離子注入方 法用p型摻雜雜質(zhì)如銦(In)來(lái)?yè)诫sSi襯底51在柵極電極56b的兩側(cè)上的 較深區(qū)域，以便形成p型袋狀區(qū)域(未示出)。例如，以50keV的加速能量 用5xl013/cm2的劑量注入p型摻雜雜質(zhì)。
然后以光致抗蝕劑膜64和柵電極56b作為掩模，通過(guò)例如離子注入方 法用n型摻雜雜質(zhì)如砷(As)來(lái)?yè)诫sSi襯底51在柵電極56b的兩側(cè)上的淺 區(qū)域，以便形成延伸區(qū)域65b。例如，以5keV的加速能量用lxlO"/cr^的劑 量注入n型摻雜雜質(zhì)。在形成延伸區(qū)域65b之后去除光致抗蝕劑膜64。 圖15是示出了第二延伸區(qū)域形成步驟的片段示意截面圖。 此后，在pMOS形成區(qū)域30中執(zhí)行同一步驟。也就是說(shuō)，如圖15中所 示，形成以下光致抗蝕劑膜66，在該光致抗蝕劑膜66中，開(kāi)口66a形成于 與pMOS形成區(qū)域30對(duì)應(yīng)的區(qū)域中。然后用n型摻雜雜質(zhì)如銻(Sb)來(lái)?yè)?雜Si襯底51的較深區(qū)域，以便形成n型袋狀區(qū)域(未示出)。用p型摻雜 雜質(zhì)如硼(B)來(lái)?yè)诫sSi襯底51的淺區(qū)域，以便形成延伸區(qū)域65a。在形成 延伸區(qū)域65a之后去除光致抗蝕劑膜66。
圖16是示出了形成第二側(cè)壁間隔物的步驟的片段示意截面圖。 如圖16中所示，在形成延伸區(qū)域65a和65b等之后，通過(guò)熱CVD方法 在整個(gè)表面上方形成厚度為50nm至100nm的氧化硅膜。然后執(zhí)行各向異性 蝕刻以在柵電極56a和56b的側(cè)面上形成氧化硅膜的側(cè)壁間隔物(第二側(cè)壁 間隔物)67a和67b。通過(guò)使用例如二三階四碳氨基硅甲烷(bis-tertiary butylaminosilane) (BTBAS)和氧(02)在500。C至580。C的溫度形成氧化 硅膜。
圖17是示出了第一源極/漏極區(qū)域形成步驟的片段示意截面圖。如圖17中所示，在形成第二側(cè)壁間隔物67a和67b之后，先形成以下 光致抗蝕劑膜68，在該光致抗蝕劑膜68中，開(kāi)口 68a形成于與pMOS形成 區(qū)域30對(duì)應(yīng)的區(qū)域中。以光致抗蝕劑膜68、柵電極56a和第二側(cè)壁間隔物 67a作為掩模，通過(guò)例如離子注入方法，以p型摻雜雜質(zhì)如硼(B)來(lái)?yè)诫s Si襯底51，以便形成比延伸區(qū)域65a更深的源極/漏極區(qū)域69a。例如，以 8keV的加速能量用5xlO"/cr^的劑量注入p型摻雜雜質(zhì)。在形成源極/漏極 區(qū)域69a之后去除光致抗蝕劑膜68。圖18是示出了第二源極/漏極區(qū)域形成步驟的片段示意截面圖。此后，在nMOS形成區(qū)域40中執(zhí)行同一步驟。也就是說(shuō)，如圖18中所 示，形成以下光致抗蝕劑膜70，在該光致抗蝕劑膜70中，開(kāi)口70a形成于 與nMOS形成區(qū)域40對(duì)應(yīng)的區(qū)域中。然后用n型摻雜雜質(zhì)如砷(As)或者 磷(P)來(lái)?yè)诫sSi襯底51，以便形成比延伸區(qū)域65b更深的源極/漏極區(qū)域 69b。例如，以6keV的加速能量用lxlO，cr^的劑量注入n型摻雜雜質(zhì)。在 形成源極/漏極區(qū)域69b之后去除光致抗蝕劑膜70。在以這一方式形成源極/漏極區(qū)域69a和69b之后，通過(guò)例如快速熱退火 (RTA)方法來(lái)執(zhí)行熱處理，以便激活用來(lái)?yè)诫sSi襯底51的摻雜雜質(zhì)。例 如，在1000。C或者更高的溫度短時(shí)間執(zhí)行退火作為熱處理。圖19是示出了硅化物形成步驟的片段示意截面圖。為了執(zhí)行硅化物形成，先例如通過(guò)噴濺方法等在整個(gè)表面上形成厚度約 為5nm至20nm的鎳膜。然后執(zhí)行熱處理以便使鎳與硅反應(yīng)。在N2、 Ar等 的惰性氣氛中在IO(TC至50(TC的溫度執(zhí)行這一熱處理。然后通過(guò)例如使用 鹽酸和氧化水的混合溶液來(lái)去除沒(méi)有與硅反應(yīng)的鎳膜。當(dāng)時(shí)機(jī)出現(xiàn)時(shí)在N2、 Ar等的惰性氣氛中在20(TC至50(TC的溫度執(zhí)行第二熱處理。通過(guò)這樣做， 如圖19中所示，在柵電極56a和56b、源極/漏極區(qū)域69a和69b以及SiGe 層63各自的表面部分中形成硅化鎳膜71。硅化物層的厚度約為10nm至 40nm。在這一情況下，SiGe層63形成為與隔離區(qū)域52相分離。因而，可以抑 制在隔離區(qū)域52附近形成尖峰，并且可以有效抑制這樣的尖峰所致pMOS 晶體管的漏電流。在本例中，SiGe層63僅與隔離區(qū)域52平行于柵極寬度方向W的端部相分離地形成。結(jié)果，能夠在溝道區(qū)域中產(chǎn)生充足應(yīng)力而又保證pMOS形成 區(qū)域30中SiGe層63的體積。因而可以增加pMOS晶體管的工作速度。此 外還可以抑制尖峰的形成。
在以上描述中，如圖8和圖9中所示，在形成第一側(cè)壁間隔物61時(shí)在 光致抗蝕劑膜60中形成開(kāi)口 60a，從而將覆蓋Si襯底51的pMOS形成區(qū)域 30與隔離區(qū)域52 (其圍繞pMOS形成區(qū)域30)位于柵極長(zhǎng)度方向L上的部 分鄰近的部分51a。然而，在光致抗蝕劑膜60中形成的開(kāi)口可以具有圖20 或者21中所示形狀。
圖20或者圖21是用于描述在光致抗蝕劑膜中形成的開(kāi)口的形狀的另一 例子的示圖。圖20或者21是示出了在形成第一側(cè)壁間隔物61的步驟中 pMOS形成區(qū)域30和在pMOS形成區(qū)域30周圍的區(qū)域的示意平面圖。這與 圖9相同。
在圖20中所示例子中，在光致抗蝕劑膜60中形成開(kāi)口 60b，使得pMOS 形成區(qū)域30的所有端部將被覆蓋。
如果形成開(kāi)口 60b，則第一側(cè)壁間隔物61形成于柵電極56a的側(cè)面上。 這與圖8相同。此外，在Si襯底51的pMOS形成區(qū)域30與隔離區(qū)域52鄰 近的所有部分51b上方余留氧化硅膜58和氮化硅膜59。以第一側(cè)壁間隔物 61和光致抗蝕劑膜60作為掩模形成凹陷。這與圖10和圖11相同。在形成 的凹陷中形成SiGe層。這與圖12相同。結(jié)果，SiGe層與包圍pMOS形成區(qū) 域30的隔離區(qū)域52的所有部分相分離地形成。
在這樣的區(qū)域中形成SiGe層在硅化物形成時(shí)更有效地抑制在隔離區(qū)域 52附近形成尖峰。因而可以更有效地抑制漏電流。
在圖21中所示例子中，在光致抗蝕劑膜60中形成開(kāi)口 C，使得pMOS 形成區(qū)域30的端部與柵極寬度方向W垂直的部分將被覆蓋。
如果形成開(kāi)口 C，則形成第一側(cè)壁間隔物61，而在Si襯底51的pMOS 形成區(qū)域30與隔離區(qū)域52位于柵極寬度方向W上的部分鄰近的部分51c 上方余留氧化硅膜58和氮化硅膜59。以第一側(cè)壁間隔物61和光致抗蝕劑膜 60作為掩模形成凹陷。在凹陷中形成SiGe層。結(jié)果，SiGe層與隔離區(qū)域52 (其包圍pMOS形成區(qū)域30)位于柵極寬度方向W上的部分相分離地形成。
在這樣的區(qū)域中形成SiGe層也在硅化物形成時(shí)有效抑制在隔離區(qū)域52附近形成尖峰。因而可以有效抑制漏電流。應(yīng)當(dāng)基于形成SiGe層之處來(lái)設(shè)置將在光致抗蝕劑膜60中形成的開(kāi)口的 形狀。在以上描述中，主要以其中形成SiGe層作為用于在pMOS晶體管的溝 道區(qū)域中產(chǎn)生應(yīng)力的半導(dǎo)體層這一情況作為例子。然而如上所述，可以形成 SiGeC層取代SiGe層。此外，可以形成用于在nMOS晶體管的溝道區(qū)域中產(chǎn)生應(yīng)力的半導(dǎo)體層。 例如，可以使用SiC層作為這樣的半導(dǎo)體層。另外，如果這樣的半導(dǎo)體層形 成于nMOS晶體管中，則半導(dǎo)體層可以形成為與至少部分隔離區(qū)域相分離。 這與上述情況相同。圖23是示出了在圖2中所示晶體管的情況下通過(guò)測(cè)量流向襯底的漏電 流而獲得的結(jié)果的示圖。在圖23中，水平軸表示結(jié)漏電流(A)而豎直軸表 示累積概率(％)。開(kāi)放圓圈表示通過(guò)測(cè)量具有圖2中所示結(jié)構(gòu)的晶體管的 漏電流而獲得的結(jié)果。SiGe層與隔離區(qū)域的所有部分相距50納米而相分離 地形成。黑方塊表示通過(guò)測(cè)量沒(méi)有向其應(yīng)用本發(fā)明而在其中形成普通SiGe 層的晶體管的漏電流而獲得的結(jié)果。為了比較，開(kāi)放方塊表示通過(guò)測(cè)量其中 沒(méi)有使用SiGe來(lái)形成源極和漏極的晶體管的漏電流而獲得的結(jié)果。如從圖23中可見(jiàn)，通過(guò)應(yīng)用本發(fā)明抑制了尖峰所致漏電流。具有圖2 中所示結(jié)構(gòu)的晶體管的漏電流的值等于其中沒(méi)有使用SiGe來(lái)形成源極和漏 極的晶體管的漏電流的值。圖24是示出了在SiGe層和隔離區(qū)域之間的距離(rim)與漏極電流 (mA4im)之間關(guān)系的示圖。該距離在各具有圖2中所示結(jié)構(gòu)的pMOS晶體 管中增加至100nm并且進(jìn)行測(cè)量。漏極電流隨距離的增加而略有減少。然而， 在各具有圖2中所示結(jié)構(gòu)的pMOS晶體管中流動(dòng)的漏極電流大于在其中沒(méi)有 使用SiGe來(lái)形成源極和漏極的晶體管中流動(dòng)的漏極電流(約0.4mA/Vm)。圖25是示出了在SiGe層和隔離區(qū)域之間距離(nm)與漏極電流(mA/^im) 之間關(guān)系的示圖。該距離在各具有圖3中所示結(jié)構(gòu)的pMOS晶體管中增加至 100nm。然而漏極電流沒(méi)有減小。圖26是示出了在SiGe層和隔離區(qū)域之間距離(nm)與漏極電流(mA/pm) 之間關(guān)系的示圖。使用各具有圖4中所示結(jié)構(gòu)的pMOS晶體管。漏極電流隨距離的增加而略有減少。然而，在各具有圖4中所示結(jié)構(gòu)的pMOS晶體管中流動(dòng)的漏極電流大于在其中沒(méi)有形成SiGe源極/漏極的晶體管中流動(dòng)的漏極 電流(約0.4mA/iam)。
如前文所述，用于在MOS晶體管的溝道區(qū)域中產(chǎn)生應(yīng)力的半導(dǎo)體層與 至少部分隔離區(qū)域相分離地形成。通過(guò)這樣做，在硅化物形成時(shí)抑制尖峰的 形成。因此能夠抑制尖峰所致漏電流而又保證溝道區(qū)域中應(yīng)力的一定水平。 結(jié)果可以高產(chǎn)量地制作高可靠性的高性能半導(dǎo)體器件。
在本發(fā)明中，半導(dǎo)體層在由隔離區(qū)域限定的單元區(qū)域中與至少部分隔離 區(qū)域相分離形成。通過(guò)這樣做，可以實(shí)現(xiàn)其中即使在硅化物形成之后仍抑制 漏電流的高可靠性的高性能半導(dǎo)體器件。
認(rèn)為前文僅舉例說(shuō)明本發(fā)明的原理。另外，由于對(duì)于本領(lǐng)域技術(shù)人員而 言將容易出現(xiàn)許多修改和變化，所以本意并不在于將本發(fā)明限于示出和描述 的準(zhǔn)確構(gòu)造和應(yīng)用，因而所有適當(dāng)修改和等效可以視為落入所附權(quán)利要求及 其等效的本發(fā)明范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括隔離區(qū)域，形成于半導(dǎo)體襯底中；柵電極，形成在由形成于所述半導(dǎo)體襯底中的所述隔離區(qū)域限定的單元區(qū)域上方；以及半導(dǎo)體層，位于所述單元區(qū)域中，所述半導(dǎo)體層處在所述柵電極的兩側(cè)且與至少部分所述隔離區(qū)域相分離。
2. —種半導(dǎo)體器件，包括 隔離區(qū)域，形成于半導(dǎo)體襯底中；柵電極，形成在由形成于所述半導(dǎo)體襯底中的所述隔離區(qū)域限定的單元 區(qū)域上方；槽，形成于所述單元區(qū)域中，所述槽處在所述柵電極的兩側(cè)且與至少部 分所述隔離區(qū)域相分離；以及 半導(dǎo)體層，形成于所述槽中。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括位于所述半導(dǎo)體層上方 的硅化物層。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體層的晶格常數(shù) 不同于所述半導(dǎo)體襯底。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中 所述半導(dǎo)體襯底是硅襯底；以及 所述半導(dǎo)體層是SiGe層、SiGeC層或者SiC層。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體層形成為與所 述隔離區(qū)域位于所述柵電極的柵極長(zhǎng)度方向上的部分相分離。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體層形成為與所 述隔離區(qū)域位于所述柵電極的柵極寬度方向上的部分相分離。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在所述半導(dǎo)體層與所述隔 離區(qū)域之間的距離是5nm至100nm。
9. 一種用于制作半導(dǎo)體器件的方法，所述方法包括如下步驟 在半導(dǎo)體襯底中形成隔離區(qū)域；在由形成于所述半導(dǎo)體襯底中的所述隔離區(qū)域限定的單元區(qū)域上方形成柵電極；以及在所述單元區(qū)域中形成半導(dǎo)體層，所述半導(dǎo)體層處在所述柵電極的兩側(cè) 且與至少部分所述隔離區(qū)域相分離。
10. 根據(jù)權(quán)利要求9所述的方法，還包括在形成所述半導(dǎo)體層之后，在 所述半導(dǎo)體層上方形成硅化物層。
11. 根據(jù)權(quán)利要求9所述的方法，其中所述半導(dǎo)體層的晶格常數(shù)不同于 所述半導(dǎo)體襯底。
12. 根據(jù)權(quán)利要求9所述的方法，其中 所述半導(dǎo)體襯底是硅襯底；以及 所述半導(dǎo)體層是SiGe層、SiGeC層和SiC層之一。
13. 根據(jù)權(quán)利要求9所述的方法，其中在形成所述半導(dǎo)體層時(shí) 形成掩模，在所述單元區(qū)域與所述隔離區(qū)域鄰近的部分中，所述掩模覆蓋其中的至少部分；通過(guò)使用所述掩模在所述單元區(qū)域中形成槽；以及 在所述槽中形成所述半導(dǎo)體層。
14. 根據(jù)權(quán)利要求13所述的方法，其中在形成所述掩模時(shí)，所述掩模 覆蓋所述單元區(qū)域的部分，使得所述半導(dǎo)體層被設(shè)置為與所述隔離區(qū)域位于 所述柵電極的柵極長(zhǎng)度方向上的部分相分離。
15. 根據(jù)權(quán)利要求13所述的方法，其中在形成所述掩模時(shí)，所述掩模 覆蓋所述單元區(qū)域的部分，使得所述半導(dǎo)體層被設(shè)置為與所述隔離區(qū)域位于 所述柵電極的柵極寬度方向上的部分相分離。
16. 根據(jù)權(quán)利要求9所述的方法，其中在形成所述半導(dǎo)體層時(shí)，在所述 半導(dǎo)體層與所述隔離區(qū)域之間的距離設(shè)置為5nm至100nm。
17. 根據(jù)權(quán)利要求10所述的方法，其中形成所述硅化物層包括 在所述半導(dǎo)體層上方形成金屬層；以及 通過(guò)熱處理使所述金屬層與所述半導(dǎo)體層反應(yīng)。
全文摘要
本發(fā)明提供一種應(yīng)用應(yīng)力技術(shù)并且可以抑制硅化物形成所致漏電流的半導(dǎo)體器件。在由形成于半導(dǎo)體襯底中的隔離區(qū)域限定的單元區(qū)域上方形成柵電極，其中柵極絕緣膜介于柵電極與單元區(qū)域之間。在柵電極的兩側(cè)上的單元區(qū)域中形成延伸區(qū)域和源極/漏極區(qū)域。此外，晶格常數(shù)與半導(dǎo)體襯底不同的半導(dǎo)體層形成為與至少部分隔離區(qū)域相分離。通過(guò)這樣做，即使形成硅化物層也仍然抑制在隔離區(qū)域附近形成尖峰。因而可以抑制這樣的尖峰所致的漏電流。
文檔編號(hào)H01L21/336GK101409307SQ20081017017
公開(kāi)日2009年4月15日 申請(qǐng)日期2008年10月13日 優(yōu)先權(quán)日2007年10月11日
發(fā)明者金永奭 申請(qǐng)人:富士通微電子株式會(huì)社