專利名稱：半導體芯片封裝、半導體芯片組件和制造器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造至少一個器件的方法，半導體芯片封裝和半 導體芯片組件.
背景技術(shù)：
在半導體芯片封裝技術(shù)中的一個挑戰(zhàn)是關(guān)于將半導體芯片的接觸 焊墊連接到外部的接觸元件.另一個挑戰(zhàn)是增長的通過芯片或者封裝 分層的功能密度.在芯片分層中，兩個或者多個半導體芯片被分層并 且容納在一個芯片封裝中.當將半導體芯片容納到芯片封裝中時，半 導體芯片的接觸烀墊就必須連接到芯片封裝的外部接觸元件.


附圖提供了對說明書的實施例的進一步的理解并且成為說明書的 一部分.

了實施例并且和說明書一起用于解釋實施例的原理. 其它實施例和實施例的優(yōu)點將很容易理解，這是因為通過參考下面的 詳細描述將更容易理解它們.附圖的元件沒有必要按著相互的比例畫 出.相似的參考符號表示對應相似的部件.
圖l是制造至少一個器件的方法的實施例的流程圖.
圖2A-I是表示中間產(chǎn)品和器件的橫截面圖，并且表示如圖l所示
的實施例的其它實施例的處理設備。
困3A-D是根據(jù)用于制造至少一個器件的方法的其它實施例制造的
器件的不同實施例的橫截面困.
圖4是用于制造至少一個器件的方法的其它實施例的流程圖.
圖5A-F是中間產(chǎn)品和器件的橫截面圖，示出了如圖1， 2A-I， 2A-D 和4的其它實施例.
圖6是用于制造半導體芯片組件的方法的實施例的流程困.
圖7A和7B示出了中間產(chǎn)品和半導體芯片組件的橫截面圖，示出 了如圖6所示的實施例的其它實施例.
圖8示出了半導體芯片封裝的實施例的橫截面圖.
圖9A-F是表示中間產(chǎn)品和器件的橫截面圖，并且表示制造至少一 個器件的其它實施例的處理設備.圖10A和IOB是表示中間產(chǎn)品和器件的橫截面圖，并且表示制造
至少一個器件的其它實施例的處理設備.
圖IIA-C是表示中間產(chǎn)品和器件的橫截面圖，用于表示制造至少 一個器件的其它實施例.
具體實施例方式
在下面的參考附圖進行的詳細說明中，該附困是說明書的一部分， 其中通過說明實現(xiàn)本發(fā)明的具體實施例的方式示出.在這一點上，方 向術(shù)語，例如"頂部"、"底部"、"前面"、"后面"、"前沿"、"后沿" 是參考被描述的圖的方向來使用的.因為實施例的各部件以不同的方 向被定向，所以使用方向術(shù)語的目的是說明性的而不是限制性的.可 以理解，可以使用其它實施例，并且可以進行結(jié)構(gòu)或邏輯變化而不脫 離本發(fā)明的范圍.因此，下面的詳細描述不是限制性的，本發(fā)明的范 圍由權(quán)利要求書來限定.
可以理解，這里描迷的各種示例性實施例的特征可以相互組合，
除非另有特別說明.
現(xiàn)在參考附圖描述實施例，其中通常用相似的參考符號表示相同 的元件.在下面的描述中，出于解釋的目的，設定了具體的數(shù)字以便 提供對一個或者多個實施例的全面了解，然而，本領(lǐng)域的技術(shù)人員很 清楚，可以使用更具體的細節(jié)來實現(xiàn)一個或者多個實施例.在其它的 例子中，以示意性的形式描述了公知的結(jié)構(gòu)和元件，以便簡化描述一 個或者多個實施例.因此下面的描述不是出于限制性目的，其范圍由 權(quán)利要求書來限定.
用于制造至少一個器件的方法的實施例，用于制造半導體芯片組 件的方法的實施例和用于半導體芯片封裝的實施例可以使用多種類型 的半導體芯片或者半導體襯底，其中包括邏輯集成電路，模擬集成電 路，混合信號集成電路，傳感器電路，MEMS(微機電系統(tǒng))，功率集成 電路，具有集成的無源元件的芯片.
在多個實施例中，將多個層或者堆層應用到彼此上，或者涂夜或 沉積材料到層上.可以理解，例如術(shù)語"涂復"或者"沉積"的意思 是完全覆蓋了將多層涂覆到彼此上的所有技術(shù).在一個實施例中，它 們的意思是襲蓋技術(shù)，其中將多層作為整體一次涂襲，例如疊置技術(shù) 和將多層順序沉積的技術(shù)，例如濺射、電鍍、模制、CVD等.半導體芯片可以包括在它們的外表面的一個或多個上的接觸元件 或接觸墊，其中接觸元件用于電接觸半導體芯片.可以使用任何導電 材料來制造接觸元件，例如使用鋁、金或者銅的材料，或者使用合金 材料，或者使用導電的有機材料、或者使用導電的半導體材料.
在多個實施例中，半導體芯片可以被材料層覆蓋.材料層的材料 可以是任何電絕緣材料，例如任何種類的模塑材料，任何種類的環(huán)氧 樹脂材料，或者任何種類的樹脂材料.在用材料層夜蓋半導體芯片的 過程中，"嵌入的芯片"能被制造.嵌入的芯片可以具有標準半導體晶 片的形式，并且通常被稱為"重構(gòu)晶片"或者"再造晶片".然而，可 以了解，嵌入的晶片不受限于晶片的形式和形狀，而且可以具有任意 的尺寸和形狀和任何適合的嵌入有半導體芯片的陣列.
圖1示出了制造至少一個器件的方法的實施例的流程圖.該方法
包括將至少一個半導體芯片施加到笫一成形元件上(si)，施加至少一
個元件到笫二成形元件上(S2 )，和施加材料到該至少一個半導體芯片 和該至少一個元件上(S3).
將被制造的器件可以是例如中間產(chǎn)品或者成品.例如，該器件可 以是半導體芯片模塊，例如是嵌入的晶片或重構(gòu)晶片或再造晶片形式. 例如，該器件還可以是通過將半導體芯片模塊分成多個半導體芯片封 裝而得到的半導體芯片封裝.
根據(jù)一個實施例，施加到笫二成形元件上的元件可以是其它半導 體芯片，通路元件，電阻器，線閨，層，金屬層，箔片，金屬箔片， 銅箔片，引線框架，焊料球，夾具，接觸元件，或者接觸墊.
根據(jù)另一個實施例，該至少一個半導體芯片可以被施加到承載層 上，在一個實施例中被施加到第一承栽層上，其接著被施加到第一成 形元件。單獨的，至少一個元件可以被施加到承栽層上，在一個實施 例中是第二承栽層，其接著被施加到笫二成形元件.該至少一個半導 體芯片可以被施加到笫一承栽層的主表面上，該至少一個元件可以被 施加到第二承栽層的主表面上，在施加材料之前，將第一和第二承栽 層相對彼此定位，以使得笫一和笫二承栽層的主表面彼此面對.
根據(jù)另一個實施例，施加材料層包括模塑，在一個實施例中是傳 遞模塑或者壓縮模塑.更具體的，在傳遞模塑中通過將材料引入到通 過笫一成形元件和笫二成形元件形成的空腔中來施加材料到至少一個半導體芯片上和至少一個元件上.更具體的，在壓縮模塑中通過將材 料壓入到第一成形元件和笫二成形元件之間來將材料施加到至少一個 半導體芯片上和至少一個元件上.
根據(jù)另一個實施例，提供模塑裝置，該模塑裝置具有下模塑工具 和上模塑工具，半導體芯片或者第一承栽層被放置到該下模塑工具上，
和元件或第二承栽層被放置到該上模塑工具上，并且將模塑材料填滿 在下模塑工具和上模塑工具之間的中間空間中.在一個實施例中，低 和上模塑工具相對于彼此被定位，以使得它們形成內(nèi)部空腔，該內(nèi)部 空腔包含半導體芯片和元件，以及第一和第二承栽層(如果存在的話)， 并且將模塑材料充滿該內(nèi)部空腔.
根據(jù)另一個實施例，多個第一半導體芯片被施加到第一成形元件 上和多個笫二半導體芯片被施加到笫二成形元件上，第一半導體元件
的數(shù)目等于或者不等于第二半導體芯片的數(shù)目.
根據(jù)另一個實施例，第一半導體芯片和第二半導體芯片可以被施 加為多個笫一半導體芯片中的一個或者多個和多個第二半導體芯片中 的一個或者多個可以是彼此相對地放置到要被制造的器件中，該器件 可以是例如半導體芯片模塊.
根據(jù)另一個實施例，笫一和第二半導體芯片被施加為第一半導體 芯片中的一個或者多個和笫二半導體芯片中的一個或者多個可以是并 排交替的方式被放置.
圖2A-I示出了連同處理設備一起的中間產(chǎn)品和器件的橫截面圖， 用于說明制造至少一個器件的方法的另一個實施例.
在圖2A中示出了第一承栽層1的實施例的橫截面圖.該笫一承栽
層1例如是有任何結(jié)構(gòu)的材料制成，例如是金屬、塑料、陶瓷、或者 硅、或者聚合物材料.它能夠是例如剛性構(gòu)造，使得它是穩(wěn)定和可持 的.因此它可以具有不小于200pm的厚度.
困2B示出了中間產(chǎn)品的橫截面圖，其中粘附性箔片2已經(jīng)被疊置 到第一承栽層1上，該粘附性箔片2能夠具有雙面粘附性并且能夠從 笫一承栽層1去除掉，或者從它被施加到的任何其它層或者材料上被 去除掉.
該第一承栽層1可以用做釋放層.在一個實施例中，其可包括釋 放系統(tǒng)，使得當外部預定條件，例如加熱或者UV輻射，該粘附性箔片2從第一層1中被去除掉.可以從笫一承栽層1的側(cè)面施加加熱或者 UV輻射，使得在粘附性箔片2是熱釋放箔片的情況中，該笫一承栽層 1不需要是光學透明的，而在粘附性箔片2是UV輻射釋放帶的情況中， 該第一承栽層1對于UV輻射是光學透明的.
圖2C示出了另一個中間產(chǎn)品的橫截面圖，其中半導體芯片3被放 置在粘附性箔片2上，該半導體芯片3經(jīng)受了測試，并且按順序放置. 然后，使用常規(guī)的拾取和放置機器來將多個半導體芯片3放置到粘附 性箔片2上.該多個半導體芯片3的每一個包括至少一個接觸墊3A, 其中多個接觸墊3A被放置到半導體芯片3的與粘附層2面對的表面上. 該半導體芯片3被放置為具有充分的空間以允許分散電接觸，如后面 將要詳細介紹的.
圖2D示出了如在困2C中示出的中間產(chǎn)品的橫截面困，其已經(jīng)被 放置到模塑裝置的底部工具4中.該模塑裝置的底部工具4能夠具有 包括空腔的盒子的形狀和結(jié)構(gòu).
圖2E示出了搮作中的模塑裝置的橫截面圖.圖的底部示出了底部 工具4，如在困2D中已經(jīng)介紹的.圖的上部示出了模塑裝置的頂部工 具5.頂部工具5承栽了與困2C中所示相同的布置.該另一個布置包 括具有其上施加了粘附層7的笫二承栽層6和附著到粘附層7的第二 半導體芯片8.該第二半導體芯片8被定位成當笫二承栽層6施加到頂 部工具5時該第二半導體芯片8與第一半導體芯片3橫向錯開，該頂 部工具5連接到底部工具4以便制造半導體芯片模塊.通過使用真空 機構(gòu)將第二承栽層6固定到頂部工具5,其原理對于常規(guī)的晶片夾具是 已知的，
在困2F中，示出了如圖2E所示的模塑裝置的橫截面圖.另外， 其還示出了如何都將模制介質(zhì)9填充到底部工具4的空腔中.通過使 用分配嘴10來填充該模制介質(zhì)9，該分配嘴延伸通過在底部工具4和 頂部工具5之間的開口.這里使用的模塑技術(shù)可以是傳遞模塑技術(shù)或 者壓縮模塑技術(shù).可能的模塑材料包括例如脂肪族和芳族聚合物，包 括熱塑性塑料和熱固性的聚合物和這些聚合物的混合物，并且還可以 包括其它類型的聚合物.
在圖2G中，示出了如圖2E和2F中已經(jīng)示出的模塑裝置的橫截面 圖.另外，在圖2G中示出了如何將頂部工具5向下移動以便固定連接到底部工具4.在該操作中，當通過向下移動第二半導體芯片8和第二 承栽層6的主表面來使模制介質(zhì)9位移時，該模制介質(zhì)9被壓縮和分 配.符號AT表示附加的預定量的加熱被施加到底部工具4和頂部工具 5上.
在圖2H中，示出了頂部工具5固定連接到底部工具4中并且模制 介質(zhì)9沿著第一承栽層1和第二承栽層6的整個長度被分配，和該模 制介質(zhì)9襲蓋了第一半導體芯片3和第二半導體芯片8以及第一承栽 層1和第二承栽層6相互面對的主表面上.
之后，進行固化工藝以便使得模制介質(zhì)9變硬，使得它成為剛性 材料層.在圖2I中，示出了在固化工藝之后，頂部工具5從底部工具 4脫離開的情況.在這里沒有示出的其它工藝中，被固化和硬化的模塑 層9從底部工具4中被去除掉，和第一承栽層1和第二承栽層6從具 有其中嵌入了第一半導體芯片3和第二半導體芯片8的固化和硬化的 模塑層9中去疊置.
在圖3A-D中，示出了以半導體芯片模塊的形式制造器件的不同實 施例的橫截面.所有的這些實施例示出了固化和硬化的模塑材料層9、 第一半導體芯片3和笫二半導體芯片8.在所有的這些實施例中，第一 半導體芯片3和笫二半導體芯片8分別具有主表面，接觸墊3A和8A 布置到該主表面上.同樣在所有的這些實施例中，笫一半導體芯片3 的主表面與模塑材料層9的上表面齊平或者共面，和第二半導體芯片8 的主表面與模塑材料層9的下表面齊平或者共面。
圖3A示出了第一半導體芯片3和第二半導體芯片8以并排交替的 方式布置的實施例.在該實施例中，該模塑材料層9相對薄，因為在 模塑材料層9的橫向位置處存在最大僅一個半導體芯片，即或者是笫 一半導體芯片3或者是笫二半導體芯片8.
在困3B中，示出了第一導體芯片3和笫二半導體芯片8彼此相對 放置的實施例.在該實施例中，模塑材料層9相對厚，因為存在模塑 材料層9的多個橫向位置，其中兩個半導體芯片即第一半導體芯片3 和笫二半導體芯片8直接相互堆疊.
在圖3A和3B的實施例中，笫一半導體芯片3的數(shù)目等于第二半 導體芯片8的數(shù)目.在困3C中，示出了笫一半導體芯片3的數(shù)目不同 于第二半導體芯片8-1,8-2的數(shù)目的實施例，在一個實施例中，在圖3C示出的實施例中，笫二半導體芯片8_1，8_2的數(shù)目是第一半導體芯 片3的數(shù)目的兩倍.更具體的，在圖3C的實施例中，兩個第二半導體 芯片8-l，8-2放置在笫一半導體芯片3的每一個上面，
在圖3D中，示出了半導體芯片模塊的實施例與困3C的實施例相 似，在困3D的實施例中，放置在笫一半導體芯片3的每一個上面的兩 個第二半導體芯片8-1，8_2具有不同的垂直延伸.
圖4示出了用于制造至少一個器件的方法的另一個實施例的流程 圖。該方法包括提供至少一個半導體芯片(Sl)，提供至少一個元件 (S2)，施加材料層到至少一個半導體芯片和至少一個元件上，該材料 層包括第一表面和與該笫一表面相對的笫二表面，其中材料層的笫一 表面與至少一個半導體芯片的表面共面，并且材料層的第二表面與至 少一個元件的表面共面(Sl).
在圖5A-F中，示出了中間產(chǎn)品和器件的橫截面圖，表示圖1，2A-I, 3A-D和4中示出的其它實施例.
在圖5A中，示出了半導體芯片模塊20的形式的器件，其根據(jù)圖 1-4的實施例中示出的方法制造的.在下面，圖5B-F示出了半導體芯 片模塊20的一部分的橫截面圖，其中該部分是半導體芯片封裝，其在 后面的工藝中從半導體芯片模塊20中被切割掉.對于第一處理步驟， 用粘附性箔片21度蓋半導體芯片模塊20以便保護將不被處理的半導 體芯片模塊20的那個面.該半導體芯片模塊20包括模塑層29,多個 第一半導體芯片23和多個第二半導體芯片28,其中第一半導體芯片 23的每一個直接與笫二半導體芯片28的每一個相對放置.該笫一半導 體芯片23的每一個都包括兩個第一接觸墊23A，該笫二半導體芯片28 的每一個都包括兩個第二接觸墊28A.
在圖5B-F中，示出了下面的處理施加多個接觸元件到模塑材料 層29的一面、連接接觸元件到第一或笫二接觸墊23A和28A中被選擇 的一個.
在圖5B、 5C中，示出了笫一處理，其中電通路連接被形成為穿過 材料層29.根據(jù)圖5B,通過激光鉆孔將通孔"A形成在材料層29中. 通孔29A從材料層的下表面到達上表面.根據(jù)圖5C，通孔29A被填充 了導電材料，因此形成了電通路連接29B.這例如通過電鍍工藝和/或 濺射工藝來實現(xiàn).可選棒的，可以施加印刷工藝.作為其它可能性，導電墨水可以被填充到通孔中29A.
也可以在施加模塑材料層5到半導體芯片23和28之間之前，放 置電通路連接.因此聚合物或者金屬(例如銅)的導電柱、焊料球或 欄或者其它導電材料可以被放置到半導體芯片23和28之間，例如通 過在模塑之前將它們連接到承栽層1或6之一.然后將通路連接連同 半導體芯片23和28 —起嵌入到模塑化合物.通過背面研磨通路連接 的頂部，能夠?qū)⑵鋸哪Ｋ懿牧现斜磺宄艉捅┞冻觯⑶胰缓蟊挥米?在布置到模塑材料層5的任一側(cè)上的多個半導體芯片之間的通路接連.
根據(jù)圖5D，將電介質(zhì)層24和26沉積到材料層29的下表面和上表 面.通過使用旋轉(zhuǎn)涂覆技術(shù)將電介質(zhì)層24和26沉積到材料層29的下 表面和上表面.在電介質(zhì)層24和25中，在接觸墊23A和28A以及電 通路連接29B處形成開口.
在圖5E中，示出了在電介質(zhì)層24和25中的開口被填充導電材料 的工藝之后的結(jié)構(gòu).在材料層29的下表面上，沉積再分配層27,該再 分配層27包括再分配墊27A、 27B.再分配墊27A、 27B的每一個分別 連接到笫一半導體芯片23的多個接觸墊23A之一.再分配墊27A、 27B 用作再分布接觸墊28A的表面區(qū)域，使得外部接觸元件30被連接，如 后面將介紹的，在圖5E中，示出了通過電通路連接29B和橋?qū)?1將 再分配墊27A、 27B連接到笫二半導體芯片28的笫二接觸墊28A,示意 性的形式僅僅出于簡化的原因.實際上，第一接觸墊23A必須連接到 再分配墊，如原理上闡述的，但是它可以連接到再分配層27的其它再 分配墊.
在圖5F中，示出了施加焊料停止層或者焊料保護層32之后的結(jié) 構(gòu).在施加焊料停止層32之后，在焊料停止層32中形成開口以使得 對該再分配墊27A、 27B進行開口.之后，將焊料球33填充到焊料停 止層32的開口中.
注意，圖5A的半導體芯片模塊的其它部分以如上所述的相同的方 式被制造.在最后的工藝中，半導體芯片模塊20被分開為多個半導體 芯片封裝，例如圖5F所示.
圖6示出了制造半導體芯片組件的方法的實施例的流程圖.該方 法包括提供第一半導體芯片和第二半導體芯片(Sl)，通過使用粘附層 將笫一半導體芯片附著到第二半導體芯片上(S2).在困7A和7B中，示出了制造半導體芯片組件的另一個實施例. 圖7A示出了笫一半導體芯片40、粘附層41和笫二半導體芯片42的橫 截面圖.笫一半導體芯片40包括在其上表面上的接觸墊40A.將粘附 層41施加到笫一半導體芯片40的下表面上.笫二半導體芯片42也包 括在其上表面上的接觸墊42A.該接觸墊42A位于第二半導體芯片42 的上表面的中心區(qū)域42_1的外部，使得將第一半導體芯片40和施加 到該笫一半導體芯片40的下表面的粘附層41被附著到笫二半導體芯 片42的上表面的中心區(qū)域42-l中.
圖7B示出了制造半導體芯片組件50.
圖8示出了半導體芯片封裝的橫截面困，其是例如根據(jù)參考圖1-7 概述的實施例的一個或者多個或者在這些實施例中公開的一個或者更 多的特征來制造的.另外，如圖8所示的半導體芯片封裝60包括根據(jù) 圖6和7制造的兩個半導體芯片組件.這兩個半導體芯片組件分別用 51和52來表示.笫一半導體芯片組件51包括笫一半導體芯片51_2和 第二半導體芯片51-1.第二半導體芯片組件52包括第一半導體芯片 52一2和第二半導體芯片52_1.
半導體芯片模塊60包括材料層69，其中嵌入兩個半導體芯片組件 51和52,使得更小的半導體芯片51_2和52_2的表面分別與材料層69
的多個表面之一齊平或者共面.半導體芯片的接觸墊通過橋墊或者再 分配墊連接到施加的接觸元件63,如結(jié)合圖5F所解釋的那樣.
困9A-F示出了中間產(chǎn)品和器件的橫截面圖，以及處理設備，用于 說明制造至少一個器件的其它實施例.
根據(jù)該實施例，以根據(jù)困2A-I的實施例中相同的方式將半導體芯 片3施加到第一成形元件4中，其中第一成形元件4可以是模塑裝置 的下模塑工具.然而，根據(jù)該實施例，將電接觸元件18施加到第二成 形元件5上.該電接觸元件18是由任意導電材料制作的，例如金屬(如 銅)或者聚合物材料.它們可以具有柱形狀、焊料球或欄的形狀或者 凸起的任何形狀.
根據(jù)圖9A，示出了與圖2F中所示相類似的結(jié)構(gòu).將半導體芯片3 施加到第一承栽層1，該第一承栽層1被施加到模塑裝置的下模塑工具 4。電接觸元件18被施加到第二承栽層16,該第二承栽層16被施加到 模塑裝置的上模塑工具5.該第二承栽層16可以由導電材料制作，其原因?qū)⒃谙旅娼忉?然而，其也可以由任何其它材料制作，如困2A-I 的實施例的承栽層6的那樣.
根據(jù)圖9B，示出了與困21中所示相類似的結(jié)構(gòu).模塑材料9沿著 器件被分配并且上模塑工具5已經(jīng)被除掉.
根據(jù)圖9B，已經(jīng)除掉了下模塑工具4和笫一承栽層1.
根據(jù)困9D，通孔9A已經(jīng)形成在模塑材料層9中.該通孔9A例如 可以通過激光鉆孔來形成.
根據(jù)圖9E，已經(jīng)用導電材料填充了通孔9A以便形成通路導體9B, 這例如可以通過電鍍工藝來實現(xiàn)，其中該導電的第二承栽層6能夠被 用作電極.然而也能夠通過其它裝置來填充通孔9A.例如，也可以使 用導電墨水來填充通孔9A,以便形成通路導體9B,在這種情況中第二 承栽層6不必是導電層.
根據(jù)圖9F,已經(jīng)除掉了第二承栽層16.隨后，進行制造再分配層 的標準工藝.在一個實施例中，在模塑材料層9的下表面上，半導體 芯片3的接觸墊3A連接到通路導體9B的底部部分.在模塑材料層9 的上表面上，包括再分配墊或者跡線的再分配層可以被形成，并且這 些再分配墊或者跡線例如可以連接到烀料球.可選擇的，如果第二承 栽層16是導電層，那么該第二承栽層16不必在附圖9E的狀態(tài)和附圖 9F的狀態(tài)之間被除掉，相反該笫二承栽層16可以被制成為再分配層.
圖10A和10B示出了中間產(chǎn)品和器件的橫截面圖以及處理設備， 用于說明制造至少一個器件的另一個實施例.
根據(jù)該實施例，以根據(jù)圖2A-I的實施例中相同的方式將半導體芯 片3施加到第一成形元件4中，其中第一成形元件4可以是模塑裝置 的下模塑工具.然而，根據(jù)該實施例，將電接觸元件38施加到第二成 形元件5上.與圖9A-F的實施例中的電接觸元件18相比，該電接觸 元件38是相對長的接觸元件.
根據(jù)圖IOA，示出了與圖2F中所示相類似的結(jié)構(gòu)，將半導體芯片 3施加到第一承栽層1，該第一承栽層l被施加到模塑裝置的下模塑工 具4,電接觸元件18被施加到笫二承栽層6，該第二承栽層6被施加 到模塑裝置的上模塑工具5.該電接觸元件38是由任意導電材料制作 的，例如金屬(如銅)或者聚合物材料.它們可以具有柱形狀、焊料 球或欄的形狀或者凸起的任何形狀.根據(jù)圖IOB，上模塑工具5已經(jīng)被除掉.如根據(jù)圖9A-F的實施例 那樣，除掉笫二承栽層.然而，可選摔的，如果笫二承栽層66是導電 層，那么該第二承栽層66不必在附困IOB的狀態(tài)之后被除掉，相反該 第二承栽層16可以被制成為再分配層.
電接觸元件38被示為它們沒有完全到達通過模塑材料層9，以便 為了將它們連接到接觸墊6A,必須將對準了電接觸元件38的開口形成 在模塑材料層9中.然而，該電接觸元件38也可以具有與模塑材料層 9的厚度相對應的長度，使得它們將到達通過模塑材料層9.
閨11A-C示出了中間產(chǎn)品和器件的橫截面困，用于說明制造至少 一個器件的其它實施例.
根據(jù)該實施例，以根據(jù)困2A-I的實施例中相同的方式將半導體芯 片3施加到笫一成形元件4中，其中笫一成形元件4可以是模塑裝置 的下模塑工具.然而，根據(jù)該實施例，將電接觸元件48施加到第二成 形元件5上，另外，導電層48已經(jīng)被施加到笫二承栽層6上，例如在 前面的實施例中描述的那樣，
根據(jù)困IIA，下模塑工具4和上模塑工具5已經(jīng)被除掉，并且也可 能已經(jīng)將笫一承栽層1和笫二承栽層6除掉.
根據(jù)困11B,通孔9A形成在模塑材料層9中，如上面所述的那樣.
根據(jù)圖IIC，導電層48被形成為包括再分配墊或者跡線48的再分 配層，它們的至少一部分位于通孔9A的上面.預先的，通過例如回蝕 刻將導電層49變薄.在處理導電層48為再分配層之前或者之后，使 用導電材料來填充通孔9A,如上面所述的那樣.
盡管這里已經(jīng)詳細說明和描述了具體的實施例，但是本領(lǐng)域的技 術(shù)人員可以理解，在不脫離本發(fā)明的范圍內(nèi)，可以有多種替換方案和/ 或等價實施來替換這里所示和所描述的具體實施例.本發(fā)明意困4L蓋 這里所討論的具體實施例的任何變形和修改.因此，本發(fā)明將只受到 權(quán)利要求書和其等價物的限制.
權(quán)利要求
1.一種制造至少一個器件的方法，包括施加至少一個半導體芯片到第一成形元件上；施加至少一個元件到第二成形元件上；施加材料到該至少一個半導體芯片和該至少一個元件上。
2. 根據(jù)權(quán)利要求l的方法，其中該元件來自由其它半導體芯片、 通路元件、電阻器、線困、層、金屬層、箔片、金屬箔片、銅箔片、 引線框架、焊料球、夾具、接觸元件、或接觸墊構(gòu)成的組.
3. 根據(jù)權(quán)利要求l的方法，其中施加材料包括傳遞模塑或者壓縮 模塑.
4. 根據(jù)權(quán)利要求l的方法，還包括施加材料到該至少一個半導 體芯片和該至少一個元件上是通過將該材料引入到由第一成形元件和 第二成形元件形成的空腔中來實現(xiàn)的.
5. 根據(jù)權(quán)利要求l的方法，還包括施加材料到該至少一個半導 體芯片和該至少一個元件上是通過將該材料壓入在第一成形元件和第 二成形元件之間來實現(xiàn)的，
6. —種制造至少一個器件的方法，包括 提供至少一個半導體芯片； 提供至少一個元件；和施加材料層到該至少一個半導體芯片和該至少一個元件上，該材 料層包括笫一表面和與該第一表面相對的笫二表面，其中該材料層的第一表面與該至少一個半導體芯片的表面共面，并且 該材料層的笫二表面與該至少一個元件的表面共面.
7. 根據(jù)權(quán)利要求6的方法，還包括該元件來自由其它半導體芯 片、通路元件、電阻器、線閨、層、金屬層、箔片、金屬箔片、銅箔 片、引線框架、焊料球、夾具、接觸元件、或接觸墊構(gòu)成的組.
8. 根據(jù)權(quán)利要求6的方法，其中施加材料層包括傳遞模塑或者壓縮模塑.
9. 根據(jù)權(quán)利要求8的方法，還包括施加材料到該至少一個半導 體芯片和該至少一個元件上是通過將該材料引入到由第一成形元件和 第二成形元件形成的空腔中來實現(xiàn)的.
10. 根據(jù)權(quán)利要求8的方法，還包括施加材料到該至少一個半導體芯片和該至少一個元件上是通過將該材料壓入在笫一成形元件和 第二成形元件之間來實現(xiàn)的.
11. 一種半導體芯片封裝，包括材料層，其包括第一表面和與該笫一表面相對的第二表面；由該材料層覆蓋的笫一半導體芯片，其中該第一半導體芯片的笫一表面與該材料層的第一表面共面；和由該材料層4t蓋的第二半導體芯片，其中該第二半導體芯片的笫 一表面與該材料層的第二表面共面.
12. 根據(jù)權(quán)利要求ll的半導體芯片封裝，包括其中該第一和笫二半導體芯片包括多個接觸墊； 該多個接觸墊位于該第一和第二半導體芯片的第一表面處，
13，根據(jù)權(quán)利要求12的半導體芯片封裝，包括 其中多個接觸元件被提供到所述材料層的一個側(cè)面上并且連接到 該多個接觸墊中被選擇的接觸墊.
14. 根據(jù)權(quán)利要求13的半導體芯片封裝，包括 其中在材料層的表面中的一個或兩個上形成再分配層；和 該再分配層包括多個再分配墊，該再分配層連接在多個笫一或第二接觸墊中的被選擇的接觸墊和多個接觸元件中的被選擇的接觸元件 之間.
15. 根據(jù)權(quán)利要求11的半導體芯片封裝，還包括穿通該材料層形 成的電通路連接.
16. 根據(jù)權(quán)利要求14的半導體芯片封裝，還包括 該電通路連接將位于材料層的與其一側(cè)相對的另一側(cè)上的多個接觸墊電連接到再分配層的再分配墊中被選擇的再分配墊.
17. —種半導體芯片封裝，包括 材料層；由該材料層菝蓋的笫一半導體芯片，其包括多個笫一接觸墊； 由該材料層覆蓋的第二半導體芯片，其包括多個第二接觸墊； 在該材料層的一側(cè)上提供的多個接觸元件，其分別連接到多個第 一或第二接觸墊中被選擇的接觸墊.
18. 根據(jù)權(quán)利要求17的半導體芯片封裝，其中該材料層包括第一 表面和與該第一表面相對的笫二表面，其中該第一半導體芯片的第一表面與該材料層的第一表面共面，和該第二半導體芯片的第二表面與 該材料層的第二表面共面.
19. 根據(jù)權(quán)利要求18的半導體芯片封裝，其中多個接觸元件被提 供到所述材料層的一個側(cè)面上并且連接到該多個接觸墊中被選擇的接 觸墊.
20. 根據(jù)權(quán)利要求19的半導體芯片封裝，包括 其中在材料層的表面中的一個或兩個上形成再分配層；和 該再分配層包括多個再分配墊，該再分配層連接在多個第一或第二接觸墊中的被選擇的接觸墊和多個接觸元件中的被選擇的接觸元件 之間.
21. 根據(jù)權(quán)利要求17的半導體芯片封裝，還包括穿通材料層形成 的電通路連接.
22. 根據(jù)權(quán)利要求20的半導體芯片封裝，還包括 該電通路連接將位于材料層的與其一側(cè)相對的另一側(cè)上的多個接觸墊電連接到再分配層的再分配墊中被選擇的再分配墊.
23. —種半導體芯片組件，包括 笫一半導體芯片， 笫二半導體芯片，其中該第一半導體芯片和笫二半導體芯片通過使用粘附層而彼此 粘附.
24. 根據(jù)權(quán)利要求23的半導體芯片組件，其中笫一和第二半導體 芯片的每一個都包括主表面和背表面，多個接觸墊在該主表面上；和笫一半導體芯片的背表面粘附到笫二半導體芯片的主表面上.
25. 根據(jù)權(quán)利要求23的半導體芯片組件，其中笫一半導體芯片小 于第二半導體芯片，
全文摘要
本發(fā)明涉及了半導體芯片封裝、半導體芯片組件和制造器件的方法。公開了制造器件的方法，半導體芯片封裝和半導體芯片組件。一個實施例包括施加至少一個半導體芯片到第一成形元件上。施加至少一個元件到第二成形元件上。施加材料到該至少一個半導體芯片和該至少一個元件上。
文檔編號H01L23/488GK101409241SQ20081016614
公開日2009年4月15日 申請日期2008年10月8日 優(yōu)先權(quán)日2007年10月9日
發(fā)明者J·波爾, M·布倫鮑爾, T·邁耶 申請人:英飛凌科技股份有限公司