專利名稱：芯片封裝體、其導電柱的制造及修改其上載球?qū)拥姆椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及晶圓級芯片尺寸封裝(wafer-level chip-scale packaging; WLCSP)技術(shù)，特別涉及用于晶圓級芯片尺寸封裝的釘狀導電柱。
背景技術(shù)：
在過去數(shù)十年可看到電子與半導體封裝的演變已沖擊整體的半導體工 業(yè)。 一般而言，表面貼裝技術(shù)(surface-mount technology; SMT)、球柵陣 列(ball grid array; BGA)、與平墊格狀陣列(land grid array; LGA)等封 裝技術(shù)的引進，是使得集成電路(integrated circuit; IC)邁向高產(chǎn)能的重要 里程碑，并且同時減少了印刷電路板上的連接焊盤的間距。傳統(tǒng)上已封裝的 集成電路的結(jié)構(gòu)，是以微細的金線作為內(nèi)連線，而連接于芯片上的金屬焊盤 與散布于樹脂封裝體外側(cè)的電極之間。雙列式封裝(Dual Inline Package; DIP) 或四面扁平封裝(Quad Flat Package; QFP)是現(xiàn)行集成電路封裝的基礎(chǔ)結(jié)構(gòu)； 然而其引腳(lead)圍繞于封裝體的周圍，其引腳數(shù)量的增加往往會使得引 腳的間距過短，從而對集成電路封裝體固定于印刷電路板上的工藝產(chǎn)生限制。
芯片尺寸封裝(chip-scale or chip-size packaging; CSP)、球柵陣列封裝、 與平墊格狀陣列封裝等技術(shù)可在不大幅增加封裝尺寸的前提下，達成接點排 列的密集化，從而解決了上述問題。芯片尺寸封裝可以芯片尺寸的規(guī)模進行 封裝，其封裝體的大小通常為芯片尺寸的1.2倍以內(nèi)，而使用芯片尺寸封裝 的原料可減少其所制造的裝置的可能尺寸。雖然上述先進的技術(shù)己可達成電 子裝置的最小化，但是對消費性電子產(chǎn)品對更而言仍有進一步地輕、薄、短、 小的需求，連帶地也對封裝體有更加小型化的需求。
為了滿足市場上對小型化與功能性不斷增加的需求，近年來電子封裝業(yè) 界已引進了晶圓級芯片尺寸封裝技術(shù)，在增加元件密度、性能、與成本效益 的同時，卻能減少裝置的重量與尺寸。在晶圓級芯片尺寸封裝技術(shù)中，通常 是將球柵陣列或平墊格狀陣列的接點直接產(chǎn)生于芯片上從而完成封裝。最近
所開發(fā)的電子裝置例如移動電話、便攜式電腦、攝像機(camcorder)、個人 數(shù)字助理(personal digital assistant; PDA)、與其他類似裝置使用輕、薄、 短、小、且非常高密度封裝的集成電路。借助晶圓級芯片尺寸封裝技術(shù)的使 用，可對芯片尺寸較小且接點數(shù)量較少的裝置進行封裝，而其所對應(yīng)的晶圓 的優(yōu)勢在于單片的晶圓可容納更多的芯片，因而具有成本效益。
晶圓級芯片尺寸封裝接點技術(shù)的一項優(yōu)點在于形成于晶圓與軟焊料球狀 物之間的柱狀接點的形狀。根據(jù)現(xiàn)行的晶圓級芯片尺寸封裝流程，上述柱狀 接點的直徑即是軟焊料球狀物連接焊盤的最終尺寸。如果在后續(xù)的工藝發(fā)現(xiàn) 植上較大的軟焊料球狀物對半導體裝置較有利，可相應(yīng)地增加柱狀物的直徑。 然而此直徑加大的工藝不但會增加鍍制的成本，對連接焊盤間距細微化設(shè)計 而言，也不是一項好的解決方案。
圖1是顯示芯片封裝體10的剖面圖。芯片封裝體10通常包含晶圓100 與絕緣層102內(nèi)的多個柱狀接點101。然后以印刷、植球、或焊接的方式將 多個軟焊料球狀物103形成于每個柱狀接點101的頂端。如果在后續(xù)的工藝 發(fā)現(xiàn)應(yīng)該要直徑較大的軟焊料球狀物例如軟焊料球狀物104 (以虛線顯示) 來取代軟焊料球狀物103時，則會蝕除絕緣層102，而將添加的材料鍍在位 于蝕刻截面的柱狀接點101上，便增加其體積而成為柱狀接點105 (以虛線 顯示)。為了產(chǎn)生較大的柱狀接點105，此直徑加大的工藝會增加工藝步驟 與鍍制成本。
請注意為了簡化附圖，只在圖中的一處以虛線圍繞原結(jié)構(gòu)來顯示較大的 軟焊料球狀物與柱狀接點。在實際上，每個原結(jié)構(gòu)中的軟焊料球狀物與柱狀 接點，都會由以虛線所繪示的較大的軟焊料球狀物與柱狀接點所取代。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的優(yōu)選實施例提供晶圓級芯片尺寸封裝的柱狀接點， 其具有釘狀的截面，以解決上述或其他問題或防止其發(fā)生，并達成所需的技 術(shù)效益。用以形成上述釘狀截面的柱狀凹部與頂蓋凹部可分開形成于不同的 層積薄膜層中，接下來可鍍上或沉積導電材料例如銅以形成多個釘狀導電柱。 在除去上述層積薄膜層之后，將由各種環(huán)氧樹脂(epoxy)或合成樹脂(resin) 所制得的封裝層置于襯底的表面上，以封入上述釘狀導電柱。當改變所使用
的軟焊料凸塊的尺寸，而使得所制成的釘狀導電柱的釘頭部太大或太小時， 只需要針對上述釘頭部予以重制(例如除去舊的釘頭部后重新成形，以符合 軟焊料球狀物/凸塊的尺寸)，而可適用于已變換成適當尺寸的凸塊/球狀物。
因此，本發(fā)明的優(yōu)選實施例提供一種修改芯片封裝體上的載球?qū)拥姆椒ǎ?包含從上述芯片封裝體的表面除去上述載球?qū)?；在上述表面上沉積層積膜; 在上述層積膜中形成多個凹部，上述凹部的尺寸適于重制釘頭部寬度；以及 將導電材料填入上述凹部中，而形成多個重制釘狀導電柱。上述載球?qū)泳哂? 多個釘頭部，每一個上述釘頭部均設(shè)于多個導電樁中與其對應(yīng)的導電樁上； 及將上述釘頭部封入的環(huán)氧樹脂。
上述修改芯片封裝體上的載球?qū)拥姆椒ㄟ€可包含將所述多個重制釘狀 導電柱的多個重制釘頭部封入環(huán)氧樹脂層中。
上述修改芯片封裝體上的載球?qū)拥姆椒ㄟ€可包含將排列成陣列的多個 軟焊料凸塊設(shè)于該芯片封裝體，其中每個所述多個軟焊料凸塊連接于對應(yīng)的 各該重制釘狀導電柱的重制釘頭部。
上述修改芯片封裝體上的載球?qū)拥姆椒ㄟ€可包含在所述多個重制釘頭 部中的每一個上形成凸塊下金屬層，每個所述多個軟焊料凸塊經(jīng)由該凸塊下 金屬層而與所述多個重制釘狀導電柱連接。
本發(fā)明的另一優(yōu)選實施例又提供一種導電柱的制造方法，包含在上述 半導體晶圓的襯底上沉積第一薄膜層；在上述第一薄膜層中形成多個柱狀凹 部，上述柱狀凹部延伸至上述襯底；在上述第一薄膜層上沉積第二薄膜層； 對應(yīng)于每個上述柱狀凹部，各形成頂蓋凹部；在每個上述柱狀凹部與每個上 述頂蓋凹部中沉積導電材料；除去上述第一薄膜層與上述第二薄膜層，留下 來的上述導電材料即形成多個釘狀導電柱；以及將上述釘狀導電柱封入封裝 層中。
上述導電柱的制造方法中，所述多個頂蓋凹部的寬度可大于所述多個柱 狀凹部的寬度。
上述導電柱的制造方法還可包含以下步驟在每個所述多個釘狀導電柱 上各植上軟焊料球狀物。
上述導電柱的制造方法還可包含以下步驟在每個所述多個釘狀導電柱 上各沉積凸塊下金屬層。
本發(fā)明的另一優(yōu)選實施例又提供一種晶圓級芯片尺寸封裝的連接陣列的 制造方法，包含從半導體晶圓的表面除去第一層，上述第一層具有多個釘 頭部與將上述釘頭部封入的封裝材料，每一個上述釘頭部均設(shè)于多個導電樁 中與其對應(yīng)者上；沉積可圖形化材料于上述表面上；形成圖形于上述可圖形 化材料中，上述圖形對應(yīng)于預(yù)定形成于上述導電樁上的多個重制釘頭部；將 導電材料填入上述圖形中，而形成上述重制釘頭部；以及在上述表面上，使 用上述封裝材料而將上述重制釘頭部封入上述封裝材料中。
本發(fā)明的另一優(yōu)選實施例又提供一種芯片封裝體，包含多個導電樁， 從半導體芯片的表面延伸，其中上述半導體芯片是晶圓中的多個芯片之一； 多個釘頭部，每一個上述釘頭部均設(shè)于上述導電樁中與其對應(yīng)的導電樁上， 而形成多個釘狀導電柱；多個軟焯料球狀物，每一個上述軟焊料球狀物連接 于上述釘頭部的其中之一；以及封裝層，位于上述表面上，其中上述釘狀導 電柱的延伸穿透上述封裝層。
上述芯片封裝體還可包含凸塊下金屬層，位于每個所述多個釘狀導電 柱上，其中所述多個軟焊料球狀物經(jīng)由該凸塊下金屬層而與所述多個釘狀導 電柱連接。
上述芯片封裝體中，所述多個釘頭部的寬度可大于所述多個導電樁的寬度。
上述芯片封裝體中，該封裝層可封入所述多個釘頭部與所述多個導電樁。 本發(fā)明優(yōu)選實施例的一項優(yōu)點在于當軟焊料球狀物的尺寸與釘狀導電柱
的現(xiàn)有釘頭部的尺寸不合時，僅僅需要修改上述釘狀導電柱的釘頭部。
本發(fā)明優(yōu)選實施例的另一項優(yōu)點在于當軟焊料球狀物的尺寸影響了此接
點陣列的植球時，可以較少的工藝步驟來作出對應(yīng)的結(jié)構(gòu)修改，并可節(jié)省成本。


圖1為剖面圖，顯示常見的芯片封裝體。
圖2A 圖2D為一系列的剖面圖，顯示本發(fā)明一個實施例的芯片封裝體 結(jié)構(gòu)。
圖3A 圖3J為一系列的剖面圖，顯示本發(fā)明一個實施例的工藝中的半導
體晶圓。
圖4為立體圖，顯示本發(fā)明一個實施例的芯片封裝體結(jié)構(gòu)。
圖5為流程圖，顯示實施本發(fā)明一個實施例時所施行的例示步驟'
圖6為流程圖，顯示實施本發(fā)明一個實施例時所施行的例示步驟(
其中，附圖標i「——' 一 10 芯片封裝體 30 半導體晶圓 31-l 第一部分 31-3 第三部分 40 芯片封裝體 101~柱狀接點 103 軟焊料球狀物 105~柱狀接點 201~導電樁 203 釘頭部 205-重制釘頭部 210 釘狀導電柱 300~襯底 302~柱狀凹部 304~頂蓋凹部 306 導電樁 308~掩模層 310-軟焊料球狀物 312 凸塊下金屬層 321 重制釘狀導電柱400 襯底 401 環(huán)氧樹脂封裝材402~釘頭部 403~導電樁 405~釘狀導電柱
500 步驟 501~步驟 502 步驟 503~步驟 504~步驟 505~步驟
下
20 芯片封裝體
31 芯片封裝體
31-2~第二部分
31-4~第四部分
100 晶圓
102 絕緣層
104 軟焊料球狀物
200~晶圓
202-環(huán)氧樹脂封裝材
204 軟焊料球狀物
206 軟焊料球狀物
211-重制釘狀導電柱
301~層積薄膜層
303 層積薄膜層
305~釘頭部
307 環(huán)氧樹脂層
309~重制釘頭部
311-軟焊料球狀物
320 釘狀導電柱
506 步驟 600~步驟 602~步驟 604 步驟
507~步驟 601~步驟 603~步驟 605~步驟
具體實施例方式
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉
出優(yōu)選實施例，并配合附圖，作詳細說明如下
以下，通過特定的裝置——具有銅質(zhì)導電柱的以晶圓級封裝技術(shù)所制造 的半導體芯片封裝體，來針對本發(fā)明的優(yōu)選實施例提出詳細的說明。然而， 本發(fā)明的實施方式也可加以變化，例如可在以晶圓級封裝技術(shù)所制造的半導 體芯片封裝體中使用其他的材料。
請參考圖2A，此圖是顯示本發(fā)明一個實施例的芯片封裝體20的剖面圖。 芯片封裝體20包含晶圓200、多個導電樁201、環(huán)氧樹脂封裝材202、與多 個軟焊料球狀物204。在每個導電樁201上各具有橫越其頂端的釘頭部203， 而分別形成釘狀導電柱210。釘狀導電柱210的釘頭部203用于承載軟焊料 球狀物204。然而，在某些情況之下，會在后續(xù)工藝發(fā)覺到對所欲形成的芯 片封裝體20而言，軟焊料球狀物204的尺寸太小。
接下來請參考圖2B，此圖為剖面圖，顯示在本發(fā)明一個實施例的工藝步 驟中的芯片封裝體20。為了使得芯片封裝體20可適用于尺寸較大的軟焊料 球狀物，則將軟焊料球狀物204與釘頭部203 (請參考圖2A)除去。在此處， 包含釘頭部203與圍繞釘頭部203的環(huán)氧樹脂封裝材202稱為"載球?qū)?。 可使用各種方法來除去軟焊料球狀物204 (請參考圖2A)與上述載球?qū)?即 部分的環(huán)氧樹脂封裝材202與釘頭部203)，例如化學機械研磨(chemical mechanical polishing; CMP)、濕蝕刻/干蝕刻、或其他類似方法。除去后， 芯片封裝體20留下晶圓200、導電樁201 、與另一部分的環(huán)氧樹脂封裝材202， 而導電樁201的頂端凸出于留下來的環(huán)氧樹脂封裝材202的上表面。
接下來請參考圖2C，此圖為剖面圖，顯示在本發(fā)明一個實施例的工藝步 驟中的芯片封裝體20。在此步驟中，將重制釘頭部205沉積于芯片l寸裝體20 上，其中在每個導電樁201上，各放上重制釘頭部205，而成為重制釘狀導
電柱211。重制釘頭部205的表面積大于釘頭部203 (請參考圖2)的表面積， 以適用于尺寸較大的軟焊料球狀物。
接下來請參考圖2D，此圖為剖面圖，顯示在本發(fā)明一個實施例的工藝步 驟中的芯片封裝體20。將重制釘頭部205形成于芯片封裝體20上之后，將 軟焊料球狀物206印刷或沉積于重制釘頭部205上。尺寸較大的重制釘頭部 205可在導電樁201與軟焊料球狀物206之間提供適當?shù)倪B接。由于使得芯 片封裝體20合于較大的軟焊料球狀物206的工藝只需對釘狀導電柱的釘頭部 即釘狀導電柱210的釘頭部203 (請參考圖2A)進行再加工(返工)，而減 少需返工與重新金屬化的量，而可增加整體工藝的成本效益。
須注意的是，取決于釘狀導電柱210與211、軟焊料球狀物204與206 軟焊料球狀物204所用的材料，可將軟焊料球狀物204與206直接置于釘狀 導電柱210與211上，或是在釘狀導電柱210與211上沉積凸塊下金屬(under bump metallurgy; UBM)層后，再將軟焊料球狀物204與206形成于上述凸 塊下金屬層上，而使得上述凸塊下金屬層位于軟焊料球狀物204與釘狀導電 柱210之間、或位于軟焊料球狀物206與重制釘狀導電柱211之間。本發(fā)明 的各種實施例并不僅限于直接將軟焊料球狀物置于釘狀導電柱上。
請參考圖3A 圖3J，它們?yōu)橐幌盗械钠拭鎴D，顯示在本發(fā)明一個實施例 的工藝步驟中的半導體晶圓30。在圖3A中，層積薄膜層301沉積于襯底300 上。然后如圖3B中所示， 一系列的柱狀凹部302成長或形成于層積薄膜層 301中；在形成柱狀凹部302后，將層積薄膜層303沉積于半導體晶圓30的 上表面上。圖3C則顯示一系列的頂蓋凹部304成長或形成于層積薄膜層303 中。
接下來如圖3D所示，進行沉積工藝例如電鍍、濺鍍、或其他類似方法， 將導電材料例如銅、鎢、鋁、例如為鋁-銅合金等的導電合金、金、或其他類 似材料，沉積于柱狀凹部302與頂蓋凹部304中。所沉積的導電材料在襯底 300上形成具有導電樁306與其上的釘頭部305的多個釘狀導電柱320。接下 來如圖3E所示，除去層積薄膜層301與303，而留下從襯底300的表面延伸 的釘狀導電柱320。圖3F則顯示已沉積封裝材料層的半導體晶圓30。在圖 3F中，可見已沉積封裝材料層例如為環(huán)氧樹脂層307，而將釘狀導電柱320 (包含導電樁306與釘頭部305)封入環(huán)氧樹脂層307中。
須注意的是在本發(fā)明附加或替換的實施例中，可使用各種的環(huán)氧樹脂
(epoxy)或合成樹脂(resin)材料來作為封裝材料層。此外，在本發(fā)明的各 種實施例中，可調(diào)整導電樁306與釘頭部305的高度，以滿足最終的芯片封 裝體在應(yīng)用上的需求。
設(shè)計上的考量會決定使用比原始設(shè)計還小的軟焊料球狀物的尺寸，因此 釘頭部305就顯得太大，二者尺寸不合時，會有在釘狀導電柱320之間發(fā)生 短路的風險。接下來請參考圖3G，此圖為剖面圖，顯示在本發(fā)明一個實施例 的工藝步驟中的半導體晶圓30。在圖3G所示步驟中，將包含釘頭部305與 圍繞釘頭部305的部分的環(huán)氧樹脂層307的載球?qū)樱瑥陌雽w晶圓30除去。 因此，留下導電樁306、其他部分的環(huán)氧樹脂層307、與襯底300。
接下來請參考圖3H，此圖為剖面圖，顯示在本發(fā)明一個實施例的工藝步 驟中的半導體晶圓30。掩模層308形成于半導體晶圓30的上表面，其具有 凹部用以形成重制的釘頭部。然后，將導電材料沉積于掩模層308上以形成 如圖31所示的重制釘頭部309，每個導電樁306與其上的重制釘頭部309則 構(gòu)成多個重制釘狀導電柱321。在圖3I中，將掩模層308除去，再形成相同 的封裝材料而將環(huán)氧樹脂層307延伸，使得其將重制釘頭部309封入其中。 重制釘頭部309小于原來的釘頭部305 (請參考圖3F)，而可使得半導體晶 圓30適用于較小的軟焊料凸塊或球狀物。
接下來請參考圖3H，此圖為剖面圖，顯示在本發(fā)明一個實施例中具有釘 狀導電柱的芯片封裝體31的各種范例。在此處，將芯片封裝體31概念性地 分成數(shù)個部分，以顯示與導電樁306連接的軟焊料球狀物及其連接情形。在 第一部分31-1中，將較小的軟焊料球狀物310直接置于導電樁306上的重制 釘頭部309上；在第二部分31-2中，將較大的軟焊料球狀物311直接置于導 電樁306上的較大的釘頭部305上；在第三部分31-3中，凸塊下金屬層312 作為較小的軟焊料球狀物310與重制釘狀導電柱321 (重制釘頭部309和導 電樁306)之間的界面；在第四部分31-4中，較大的軟焯料球狀物311經(jīng)由 凸塊下金屬層312，而與釘狀導電柱320 (釘頭部305和導電樁306)連接。
圖2A 圖2D、圖3A 圖3J為單純的剖面圖，以二維(2-D)的方式顯示 釘狀導電柱，雖然在剖面圖中顯示為T字型，但是其實際形狀應(yīng)為柱狀。圖 4為立體圖，顯示本發(fā)明一個實施例的芯片封裝體40的結(jié)構(gòu)，芯片封裝體40
建構(gòu)于襯底400與環(huán)氧樹脂封裝材401 。多個導電樁403與釘頭部404則形 成于環(huán)氧樹脂封裝材401， 二者在第一列的部分以虛線標示，位于上表面而 可辨識的部分、且也以虛線標示者即為釘頭部402，釘頭部402穿出于環(huán)氧 樹脂封裝材401，而使二者所構(gòu)成的釘狀導電柱405貫穿整個環(huán)氧樹脂封裝 材401。立體圖的圖4則以三維(3-D)的方式，更加明確地顯示本發(fā)明的這 一個實施例。
圖5為流程圖，顯示實施本發(fā)明一個實施例時所施行的例示步驟。在步 驟500中，第一薄膜層沉積于半導體晶圓基板上。在步驟501中，形成多個 柱狀凹部于上述第一薄膜層中，上述柱狀凹部延伸至該襯底。在步驟502中， 沉積第二薄膜層于上述第一薄膜層上。在步驟503中，對應(yīng)于每個上述柱狀 凹部，各形成頂蓋凹部，其中上述頂蓋凹部的寬度大于上述柱狀凹部的寬度。 在步驟504中，沉積導電材料例如銅、鴇、鋁、鋁銅合金、金、或其他類似 材料于每個上述柱狀凹部與每個上述頂蓋凹部中。在步驟505中，除去上述 第一薄膜層與上述第二薄膜層，留下來的上述導電材料即形成多個釘狀導電 柱。在步驟506中，將上述釘狀導電柱封入環(huán)氧樹脂/合成樹脂層中。在步驟 507中，在每個上述釘狀導電柱上，各植上軟焊料球狀物。
圖6為流程圖，顯示實施本發(fā)明一個實施例時所施行的例示步驟。在步 驟600中，除去載球?qū)?例如多個釘頭部，每一個上述釘頭部均設(shè)于多個 導電樁中與其對應(yīng)的導電樁上；及將上述釘頭部封入的環(huán)氧樹脂)。在步驟 601中，沉積可圖形化材料于半導體裝置的表面上。在步驟602中，形成多 個凹部于上述可圖形化材料中，每個上述凹部的大小是適于重制釘頭部的寬 度。在步驟603中，將導電材料銅、鎢、鋁、鋁銅合金、金、或其他類似材 料填入上述圖形中，而形成多個重制釘狀導電柱。然后在步驟604中，將排 列成陣列的軟焊料凸塊裝配于半導體裝置上。在步驟605中，將上述陣列中 的每個軟焊料凸塊連接至其中一個重制釘狀導電柱的重制釘頭部，其連接可 以是直接連接至上述重制釘頭部；或是可形成凸塊下金屬層，經(jīng)由上述凸 塊下金屬層而間接連接。
雖然本發(fā)明已以優(yōu)選實施例公開如上，然而其并非用以限定本發(fā)明，任 何本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)， 當可作一定的更動與修改，因此本發(fā)明的保護范圍應(yīng)以所附權(quán)利要求為準。
權(quán)利要求
1. 一種修改芯片封裝體上的載球?qū)拥姆椒?，包含以下步驟從該芯片封裝體的表面除去該載球?qū)?，該載球?qū)泳哂卸鄠€釘頭部，所述多個釘頭部中的每一個均設(shè)于多個導電樁中與其對應(yīng)的導電樁上；及將所述多個釘頭部封入的環(huán)氧樹脂；在該表面上沉積層積膜；在該層積膜中形成多個凹部，所述多個凹部的尺寸適于重制釘頭部寬度；以及將導電材料填入所述多個凹部中，而形成多個重制釘狀導電柱。
2. 如權(quán)利要求1所述的修改芯片封裝體上的載球?qū)拥姆椒ǎ€包含 將所述多個重制釘狀導電柱的多個重制釘頭部封入環(huán)氧樹脂層中。
3. 如權(quán)利要求l所述的修改芯片封裝體上的載球?qū)拥姆椒?，還包含 將排列成陣列的多個軟焊料凸塊設(shè)于該芯片封裝體，其中所述多個軟焊料凸塊中的每一個連接于對應(yīng)的各該重制釘狀導電柱的重制釘頭部。
4. 如權(quán)利要求3所述的修改芯片封裝體上的載球?qū)拥姆椒ǎ€包含 在所述多個重制釘頭部中的每一個上形成凸塊下金屬層，所述多個軟焊料凸塊中的每一個經(jīng)由該凸塊下金屬層而與所述多個重制釘狀導電柱連接。
5. —種導電柱的制造方法，包含以下步驟 在半導體晶圓的襯底上沉積第一薄膜層；在該第一薄膜層中形成多個柱狀凹部，所述多個柱狀凹部延伸至該襯底； 在該第一薄膜層上沉積第二薄膜層；對應(yīng)于所述多個柱狀凹部中的每一個，各形成頂蓋凹部； 在所述多個柱狀凹部中的每一個與所述多個頂蓋凹部中的每一個中沉積 導電材料；除去該第一薄膜層與該第二薄膜層，留下來的該導電材料即形成多個釘 狀導電柱；以及將所述多個釘狀導電柱封入封裝層中。
6. 如權(quán)利要求5所述的導電柱的制造方法，其中所述多個頂蓋凹部的寬 度大于所述多個柱狀凹部的寬度。
7. 如權(quán)利要求5所述的導電柱的制造方法，還包含以下步驟 在所述多個釘狀導電柱中的每一個上各植上軟焊料球狀物。
8. 如權(quán)利要求5所述的導電柱的制造方法，還包含以下步驟 在所述多個釘狀導電柱中的每一個上各沉積凸塊下金屬層。
9. 一種芯片封裝體，包含-多個導電樁，從半導體芯片的表面延伸，其中該半導體芯片是晶圓中的多個芯片之一；多個釘頭部，所述多個釘頭部中的每一個均設(shè)于所述多個導電樁中與其 對應(yīng)的導電樁上，而形成多個釘狀導電柱；多個軟焊料球狀物，所述多個軟焊料球狀物中的每一個連接于所述多個 釘頭部的其中之一；以及封裝層，位于該表面上，其中所述多個釘狀導電柱的延伸穿透該封裝層。
10. 如權(quán)利要求9所述的芯片封裝體，還包含凸塊下金屬層，位于所述多個釘狀導電柱的每一個上，其中所述多個軟 焊料球狀物經(jīng)由該凸塊下金屬層而與所述多個釘狀導電柱連接。
11. 如權(quán)利要求9所述的芯片封裝體，其中所述多個釘頭部的寬度大于 所述多個導電樁的寬度。
12. 如權(quán)利要求9所述的芯片封裝體，其中該封裝層封入所述多個釘頭 部與所述多個導電樁。
全文摘要
本發(fā)明公開一種半導體裝置的晶圓級芯片尺寸封裝體、其導電柱的制造及修改其上載球?qū)拥姆椒?，該芯片尺寸封裝體包含襯底；多個釘狀導電柱，從上述襯底的表面延伸；以及多個軟焊料球狀物，其中每一個上述軟焊料球狀物與上述釘狀導電柱的其中之一連接。當需要使用不同尺寸的軟焊料球狀物時，上述半導體的返工可僅需要除去與取代上述釘狀導電柱的釘頭部，而可減少返工的費用。借助本發(fā)明，當軟焊料球狀物的尺寸與釘狀導電柱的現(xiàn)有釘頭部的尺寸不合時，僅需修改釘狀導電柱的釘頭部，當軟焊料球狀物的尺寸影響接點陣列的植球時，可用較少的工藝步驟進行對應(yīng)的結(jié)構(gòu)修改，并可節(jié)省成本。
文檔編號H01L21/50GK101383292SQ20081009221
公開日2009年3月11日 申請日期2008年4月17日 優(yōu)先權(quán)日2007年9月5日
發(fā)明者蘇昭源 申請人:臺灣積體電路制造股份有限公司