專利名稱：場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件。尤其是，其涉及因其溝道區(qū)域處 于拉伸或壓縮應(yīng)力下具有增強(qiáng)性能的FET器件。
背景技術(shù)：
在下列討論中，每次討論NFET或PFET器件的元件時(shí)， 前綴加上器件名字。因此，使用了術(shù)語(yǔ)，諸如例如用于所有器件組件 的NFET源或PFET溝道和諸如此類。
按照上述示教，本發(fā)明的許多修改和變更是可行的，并 且對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。本發(fā)明的范疇由所附加
費(fèi)的權(quán)利要求書(shū)限定。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管(FET)，包括溝道；覆蓋所述溝道的柵極，其中所述柵極具有側(cè)面；與所述溝道相鄰的源和漏；以及覆蓋所述FET的應(yīng)力層，所述應(yīng)力層具有在所述源和所述漏之上的厚度，其中在所述柵極的所述側(cè)面的至少一部分之上，所述應(yīng)力層具有小于位于所述源和所述漏之上的所述厚度的大約50％的側(cè)面厚度，其中所述溝道處于應(yīng)力下，其中所述應(yīng)力通過(guò)所述應(yīng)力層被引入到所述溝道上。
2. 權(quán)利要求1的FET，其中所述晶體管為P型，以及其中所述 應(yīng)力為壓縮應(yīng)力。
3. 權(quán)利要求1的FET，其中所述晶體管為N型，以及其中所述應(yīng)力為拉伸應(yīng)力。
4. 權(quán)利要求1的FET,其中所述應(yīng)力層基本上是氮化硅(SiN)。
5. 權(quán)利要求1的FET，其中所述柵極的所述側(cè)面的所述部分基 本上沒(méi)有所述應(yīng)力層，其中所述應(yīng)力層具有側(cè)邊，其中所述側(cè)邊與所 述柵極的所述側(cè)面鄰接且基本上平行于所述側(cè)面運(yùn)行。
6. 權(quán)利要求1的FET，其中所述柵極沒(méi)有任何側(cè)壁結(jié)構(gòu)。
7. 權(quán)利要求1的FET，其中所述溝道含于單晶Si基材料內(nèi)。
8. —種器件結(jié)構(gòu)，包括至少一個(gè)NFET器件，其中所述至少一個(gè)NFET器件包括 含于單晶Si基材料內(nèi)的N型溝道；覆蓋所述N型溝道的NFET，其中所述NFET柵極具有側(cè)面；與所述N型溝道相鄰的NFET源和NFET漏；覆蓋所述NFET的由電介質(zhì)材料形成的NFET應(yīng)力層，所述 NFET應(yīng)力層具有在所迷NFET源和所述NFET漏之上的NFET厚 度，其中在所述NFET柵極的所述側(cè)面的至少一部分之上，所述NFET應(yīng)力層具有小于所述NFET厚度的大約50%的NFET側(cè)面厚度，其 中所述N型溝道處于拉伸應(yīng)力下，其中所述拉伸應(yīng)力通過(guò)所述NFET 應(yīng)力層被引入到所述N型溝道上。至少一個(gè)PFET器件，其中所述至少一個(gè)PFET器件包括包括于所述Si基材料中的P型溝道；覆蓋所述P型溝道的PFET柵極，其中所述PFET柵極具有側(cè)面；與所述P型溝道相鄰的PFET源和PFET漏；以及 覆蓋所述PFET的由所述電介質(zhì)材料制成的PFET應(yīng)力層，所述 PFET應(yīng)力層具有在所述PFET源和所述PFET漏之上的PFET厚度， 其中在所述PFET柵極的所述側(cè)面的至少一部分之上，所述PFET應(yīng) 力層具有小于所述PFET厚度的大約50 %的PFET側(cè)面厚度，其中所 述P型溝道處于壓縮應(yīng)力下，其中所述壓縮應(yīng)力通過(guò)所述PFET應(yīng)力 層被引入到所述P型溝道上。
9. 權(quán)利要求8的器件結(jié)構(gòu)，其中所述電介質(zhì)材料基本上為氮化 硅(SiN)。
10. 權(quán)利要求8的器件結(jié)構(gòu)，其中所述NFET和所述PFET柵 極的所述側(cè)面的所述部分基本上沒(méi)有所述電介質(zhì)材料，其中所述 NFET和所述PFET應(yīng)力層具有側(cè)邊，其中所述側(cè)邊分別與所述NFET 和PFET柵極的所述側(cè)面鄰接且分別與所述側(cè)面基本上平行運(yùn)行。
11. 一種制造場(chǎng)效應(yīng)晶體管(FET)的方法，包括 制造所述FET的柵極、源和漏，其中所述FET的溝道位于所述柵極的下面，其中所述柵極具有側(cè)面，其中所述源和所述漏與所述溝 道相鄰；以及以在所述柵極的所述側(cè)面的至少一部分之上，應(yīng)力層的厚度小于 位于所述源和所述漏之上的所述應(yīng)力層的厚度的大約50%的方式用 應(yīng)力層覆蓋所述FET，此外，所述覆蓋方式使得所述溝道處于應(yīng)力下， 其中所述應(yīng)力通過(guò)所述應(yīng)力層而被引入到所述溝道上。
12. 權(quán)利要求ll的方法，包括通過(guò)非保形沉積技術(shù)沉積所述應(yīng)力層。
13. 權(quán)利要求ll的方法，包括 通過(guò)保形沉積技術(shù)沉積所述應(yīng)力層； 在所述應(yīng)力層上沉積覆蓋層；在所述柵極上，從所述覆蓋層下暴露所述應(yīng)力層；以及從所述柵 極除去所述應(yīng)力層，其中所述應(yīng)力層被轉(zhuǎn)變成非保形層。
14. 權(quán)利要求ll的方法，其中所述應(yīng)力層被選擇為基本上為氮 化硅(SiN)。
15. 權(quán)利要求11的方法，其中所述溝道被選擇包含于單晶Si基 材料內(nèi)。
16. 權(quán)利要求ll的方法，其中所述覆蓋方式使得所述柵極的所 述側(cè)面的所述部分基本上沒(méi)有所述應(yīng)力層。
17. —種制造器件結(jié)構(gòu)的方法，包括制造至少一個(gè)NFET柵極、NFET源和NFET漏，其中N型溝 道位于所述NFET柵極下面，其中所述N型溝道位于單晶Si基材料 內(nèi)，其中所述NFET柵極具有側(cè)面，其中所述NFET源和所述NFET 漏與所述N型溝道相鄰；制造至少一個(gè)PFET柵極、PFET源和PFET漏，其中P型溝道 位于所述PFET柵極下面，其中所述P型溝道位于單晶Si基材料內(nèi)， 其中所述PFET柵極具有側(cè)面，其中所述PFET源和所述PFET漏與 所述P型溝道相鄰；以在所述NFET柵極的所述側(cè)面的至少 一部分之上，NFET應(yīng)力 層的側(cè)面厚度小于位于所述NFET源和所述NFET漏之上的所述 NFET應(yīng)力層的NFET厚度的大約50%的方式，用電介質(zhì)材料形成的 NFET應(yīng)力層覆蓋所述NFET,此外，所述覆蓋方式使得所述NFET 溝道處于拉伸應(yīng)力下，其中所述拉伸應(yīng)力通過(guò)所述NFET應(yīng)力層被引 入到所述NFET溝道上；以及以在所述PFET柵極的所述側(cè)面的至少 一部分之上，PFET應(yīng)力 層的側(cè)面厚度小于位于所述PFET源和所述PFET漏之上的所述PFET應(yīng)力層的PFET厚度的大約50%的方式，用所述電介質(zhì)材料形 成的PFET應(yīng)力層覆蓋所述PFET，此外，所述覆蓋方式使得所述 PFET溝道處于壓縮應(yīng)力下，其中所述壓縮應(yīng)力通過(guò)所述PFET應(yīng)力 層,皮引入到所述PFET溝道上；
18. 權(quán)利要求17的方法，進(jìn)一步包括 通過(guò)非保形沉積技術(shù)沉積所述NFET和PFET應(yīng)力層。
19. 權(quán)利要求17的方法，進(jìn)一步包括 通過(guò)保形沉積技術(shù)沉積所述NFET和PFET應(yīng)力層； 在所述NFET和PFET應(yīng)力層上沉積覆蓋層； 在所述N型柵極和所述P型柵極之上，從所述覆蓋層下面暴露所述NFET和PFET應(yīng)力層；以及從所述N型柵極和所述P型柵極除去所述NFET和PFET應(yīng)力 層，由此所述NFET和PFET應(yīng)力層被轉(zhuǎn)變成非保形層。
20. 權(quán)利要求17的方法，其中所述電介質(zhì)材料被選擇基本上為 氮化硅(SiN)。
21. 權(quán)利要求17的方法，其中所述覆蓋方式使得所述NFET柵
全文摘要
具有分別被應(yīng)變的溝道區(qū)的NFET和PFET器件及其制造方法。應(yīng)力層以應(yīng)力層相對(duì)柵極而言為非保形的方式覆蓋器件。與保形應(yīng)力層相比，應(yīng)力層的非保形增加了被引入到器件的溝道上的應(yīng)力的量。用于以非保形方式覆蓋的方法包括非保形沉積技術(shù)，以及隨后通過(guò)刻蝕將層轉(zhuǎn)變成非保形層的保形沉積。
文檔編號(hào)H01L27/092GK101262011SQ20081008345
公開(kāi)日2008年9月10日 申請(qǐng)日期2008年3月5日 優(yōu)先權(quán)日2007年3月6日
發(fā)明者B·B·多麗斯, 劉小虎 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司