專利名稱：半導體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一半導體元件，尤其是一種具有導電點結(jié)構(gòu)或?qū)щ娋€結(jié)構(gòu)的 發(fā)光二極管元件。
背景技術(shù)：
發(fā)光二極管是半導體元件中一種被廣泛使用的光源。相較于傳統(tǒng)的白熾 燈泡或焚光燈管，發(fā)光二極管具有省電及使用壽命較長的特性，因此逐漸取 代傳統(tǒng)光源，而應用于各種領(lǐng)域，如交通信號標志、背光模塊、路燈照明、 醫(yī)療設(shè)備等產(chǎn)業(yè)。隨著發(fā)光二極管光源的應用與發(fā)展對于亮度的需求越來越 高，如何增加其發(fā)光效率以提高其亮度，便成為產(chǎn)業(yè)界所共同努力的重要方 向。
其中，一個有效增加發(fā)光二極管元件的功率及光通量的方法為增加管芯 的表面積。然而當管芯變大，電流無法從接觸電極均勻分散至發(fā)光層，若此 時接觸電極也隨著變大以使電流均勻分散，則會產(chǎn)生遮光效應而減少出光面 積，以上情形均造成發(fā)光二極管的發(fā)光效率無法提升。因此如何在不改變接 觸電極面積之前提下，而能將電流均勻地分散至發(fā)光層，提高發(fā)光二極管的 發(fā)光效率，是一個尚待克服的問題。
已知作法是利用半透明的電5克分散層(semi-transparent current spreading layer)形成于p型半導體層之上，以達成電流分散的功效。電流分散層通常 越薄越好，以降低吸光效應，可是電流分散層越薄，卻有薄層電阻(sheet resistance)越大的問題。

發(fā)明內(nèi)容
本發(fā)明提供一種半導體元件，包含利用納米壓印技術(shù)于電極與半導體疊 層之間形成導電結(jié)構(gòu)，使得電流可以透過上述導電結(jié)構(gòu)的設(shè)計，經(jīng)由電極均 勻分散至半導體疊層。上述導電結(jié)構(gòu)可以是導電點結(jié)構(gòu)或?qū)щ娋€結(jié)構(gòu)的型 式，其底部寬度與頂部寬度具有特定比例，或其高度大于其任一寬度，或其任一寬度小于半導體元件的發(fā)光波長。更可以進一步于半導體疊層的表面形 成粗化結(jié)構(gòu)或周期性凹凸結(jié)構(gòu)。
本發(fā)明更提供一種半導體元件，其結(jié)構(gòu)由上而下依序包含電極、透明 電極、導電結(jié)構(gòu)及半導體疊層；或電極、第一透明電極、導電結(jié)構(gòu)、第二透 明電極及半導體疊層；或電極、導電結(jié)構(gòu)及半導體疊層。
本發(fā)明再提供一種半導體元件，在位于電極與半導體疊層之間的導電結(jié) 構(gòu)的側(cè)壁，形成保護層，以加強導電結(jié)構(gòu)的底部支撐力，解決當導電結(jié)構(gòu)的 高度與寬度的比值變大或半導體疊層具有粗糙表面時，導電結(jié)構(gòu)容易傾倒的 問題?；蛘?，也可以利用導電結(jié)構(gòu)作為掩模，進行蝕刻，使半導體發(fā)光疊層 形成多個溝道后，填入絕緣保護層，以簡化工藝所需的掩模數(shù)量，降低成本。
本發(fā)明也提供一種半導體元件，包含半導體疊層，具有第一半導體層、 有源層與第二半導體層；以及導電結(jié)構(gòu)，形成于第一半導體層或第二半導體
層之中。
透過上述各種導電結(jié)構(gòu)的設(shè)計，可以使電流經(jīng)由電極，均勻的分散至半 導體疊層，使發(fā)光效率提高。


圖1A為本發(fā)明第一實施例的第一步驟。 圖1B為本發(fā)明第一實施例的第二步驟。 圖1C為本發(fā)明第一實施例的第三步驟。 圖1D為本發(fā)明第一實施例的第四步驟。 圖1E為本發(fā)明第一實施例的第五步驟。 圖1F為本發(fā)明第一實施例的第六步驟。 圖1G為本發(fā)明第一實施例的結(jié)構(gòu)剖面圖。 圖1H為本發(fā)明第一實施例的上方透視圖。 圖2A為本發(fā)明第二實施例的結(jié)構(gòu)圖。 圖2B為本發(fā)明第二實施例的上方透視圖。 圖3A為本發(fā)明第三實施例的結(jié)構(gòu)圖。 圖3B為本發(fā)明第四實施例的結(jié)構(gòu)圖。 圖3C為本發(fā)明第五實施例的結(jié)構(gòu)圖。 圖3D為本發(fā)明第六實施例的結(jié)構(gòu)圖。圖4A為本發(fā)明第七實施例的結(jié)構(gòu)圖。
圖4B為本發(fā)明第八實施例的結(jié)構(gòu)圖。
圖5為本發(fā)明第九實施例的結(jié)構(gòu)圖。
圖6為本發(fā)明第十實施例的結(jié)構(gòu)圖。
圖7為本發(fā)明的背光模塊裝置。
圖8為本發(fā)明的照明裝置。
圖9為本發(fā)明的導電點結(jié)構(gòu)的SEM照片。
圖IO為本發(fā)明的導電線結(jié)構(gòu)的SEM照片。
附圖標記i兌明
101暫時基板102光致抗蝕劑層
103壓印模板104圖案化光致抗蝕劑層
105成型光致抗蝕劑層111基板
112第一半導體層113有源層
114第二半導體層115導電點結(jié)構(gòu)
116透明導電層117第一電極
118第二電極121導電線結(jié)構(gòu)
122溝槽131粗糙化結(jié)構(gòu)
132周期性凹凸結(jié)構(gòu)141第一透明導電層
142第二透明導電層151保護層
161絕緣保護層162透明導電層
710光源裝置711半導體元件
720光學裝置730電源供應系統(tǒng)
810光源裝置820電源供應系統(tǒng)
811半導體元件830控制元件
具體實施例方式
本發(fā)明利用納米壓印技術(shù)，在半導體元件的電極與半導體疊層間形成導 電結(jié)構(gòu)，例如為許多導電點或?qū)щ娋€結(jié)構(gòu)，使電流可以從電極經(jīng)由導電點或 導電線等結(jié)構(gòu)設(shè)計，均勻分散至半導體疊層。由于納米壓印技術(shù)所形成的導 電結(jié)構(gòu)寬度相當細小，甚至小于半導體元件的發(fā)光波長，所以并不會產(chǎn)生明 顯的遮光現(xiàn)象，而可以有效提升半導體元件的發(fā)光效率。上述的結(jié)構(gòu)，并不局限于任何特定半導體元件，例如可以是發(fā)光元件、太陽能光電元件或二極 管元件等?；谏鲜龅陌l(fā)明特征提出各種不同的實施例，如下所述。
圖1A 1G是本發(fā)明第一實施例的工藝步驟示意圖。如圖1A所示，于暫 時基板101上形成光致抗蝕劑層102;另制備具有納米結(jié)構(gòu)的壓印模板103。 然后，進行如圖1B所示的納米壓印步驟，將原本壓印模板103的納米結(jié)構(gòu)， 壓印至光致抗蝕劑層102，而形成具有梯型形狀的圖案化光致抗蝕劑層104。 再者，更于基板111上形成半導體疊層，包含第一半導體層112、有源層113 與第二半導體層114,并將第二工藝步驟所形成的具有梯型形狀的圖案化光 致抗蝕劑層104,連結(jié)于第二半導體層114之上，如圖1C所示。接著利用 剝離方法，將暫時基板101移除，如圖1D所示。然后再利用氧等離子體(02 Plasma)對圖案化光致抗蝕劑層104的表面進行蝕刻以移除部分光致抗蝕劑 層，形成如圖1E所示的倒梯形的成型光致抗蝕劑層105。接著，如圖1F所 示以賊射(Sputtering)法或電子束沉積(E-beam)法，填入導電材料于成型光致 抗蝕劑層105的空隙，再用剝離法將成型光致抗蝕劑層105移除，便可以獲 得多個上尖下寬而接近三角形的導電點結(jié)構(gòu)115，其實際形狀如圖9的掃描 電子顯微鏡(SEM)照片所示。上述的導電點結(jié)構(gòu)115具有與第二半導體層 114所接觸的底部寬度W1、頂部寬度W2位于底部寬度Wl的相對側(cè)、以及 高度H為底部寬度Wl與頂部寬度W2之間的距離；其中底部寬度Wl小于 5|_im，較佳為介于0.1^im 3^im之間。再者，頂部寬度W2小于底部寬度Wl 的0.7倍，較佳為小于底部寬度Wl的0.35倍或是接近于三角形的結(jié)構(gòu)。另 一方面，其高度H則大于底部寬度Wl,較佳為底部寬度W1的1.5倍以上。 再者，本實施例的底部寬度W1與頂部寬度W2更可以是小于半導體元件的 發(fā)光波長，且其高度H大于50iam。
最后，在導電點結(jié)構(gòu)115上方形成透明導電層116,并分別于透明導電 層116的上方形成第一電極117，以及于基板111下方形成第二電極118, 如圖1G所示，即完成本實施例的具有多個可將電流均勻分散的導電點結(jié)構(gòu) 的半導體元件。透過上述的半導體元件結(jié)構(gòu)設(shè)計，可以使電流從第一電極
117，經(jīng)透明導電層116做橫向傳導，再透過導電點結(jié)構(gòu)115使電流均勻分 散開來并往下傳導至半導體疊層，不讓電流只集中在第一電極117的下方區(qū) 域。而圖1H為本實施例圖1G的上方透^L圖，顯示導電點結(jié)構(gòu)115為點狀 均勻地分散在半導體元件之中。
7上述的暫時基板101,可以是金屬基板、絕緣基板、半導體基板或熱塑
性高分子基板，如銅(Cu)基板、鎳(Ni)基板、環(huán)氧樹脂(Epoxy)基板、藍寶石 (Sapphire)基板或氮化鎵(GaN)基板；基板111，可以是藍寶石(Sapphire)、碳 化硅(SiC)、硅(Si)、氧化鋅(ZnO)、氧化鎂(MgO)、氮化鋁(A1N)、氮化鎵(GaN)、 磷化鎵(GaP)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化鎵砷(GaAsP)或金屬 基板如銅(Cu)基板、鎳(Ni)基板；光致抗蝕劑層102，可以是軟性金屬層、 UV膠、熱固性材料、熱塑性高分子層或氧化銦錫層；壓印模板103，可以 是由下列材料經(jīng)由圖案化工藝所形成，例如硅(Si)、鎳(Ni)、氮化鎵(GaN)、 石英、藍寶石(Sapphire)與高分子材料等；第一半導體層112、有源層113與 第二半導體層II4,可以由磷化鋁銦鎵(AlGalnP)系列或氮化銦鎵(InGaN)系 列的半導體材料，經(jīng)由外延工藝形成；導電點結(jié)構(gòu)115,可以是金(Au)、銀 (Ag)、鉻/金(Cr/Au)、金/鈹金/金(Au/BeAu/Au)或金/鍺金鎳/金(Au/GeAuNi/Au) 或納米碳管所組成；透明導電層116可以是氧化銦錫、氧化銦鋅、氧化鎘錫、 氧化鋅、氧化銦、氧化錫、氧化銅鋁、氧化銅鎵、氧化鍶銅或納米碳管所組 成；第一電極117與第二電極118，可以是鉻/金(Cr/Au)、鈥/鉑/金(Ti/Pt/Au)、 金/鈹金/金(Au/BeAu/Au)、或金/鍺金鎳/金(Au/GeAuNi/Au)所組成。下述其 他圖式中相同的元件將標以相同的標號，且不再贅述，合先述明。
圖2A與圖2B為本發(fā)明的第二實施例。其工藝方法與結(jié)構(gòu)，與第一實 施例大致相似，主要的差異是將導電點結(jié)構(gòu)115以導電線結(jié)構(gòu)121取代。電 流透過這些各種不同的圖案設(shè)計的導電線結(jié)構(gòu)121，均勻地分散至整體半導 體元件，如圖2B所示。上述的導電線結(jié)構(gòu)121,具有與第二半導體層ll4 所接觸的底部寬度W1、頂部寬度W2位于底部寬度Wl的相對側(cè)、以及高 度H為底部寬度Wl與頂部寬度W2之間的距離；其中底部寬度Wl小于 5|im，較佳為介于0.1lum 3iLim之間。再者，頂部寬度W2小于底部寬度Wl 的0.7倍，且較佳為小于底部寬度Wl的0.35倍或是一個接近于三角形的結(jié) 構(gòu)。另一方面，其高度H大于底部寬度Wl,且較佳為底部寬度Wl的1.5 倍。本實施例的導電線結(jié)構(gòu)121為截面接近三角形的長條結(jié)構(gòu)，其實際形狀 如圖IO的掃描電子顯微鏡(SEM)照片所示。
更可以進一步在第二半導體層114的表面進行粗糙化工程，形成粗糙化 結(jié)構(gòu)131,如圖3A所示為本發(fā)明的第三實施例；或者，在第二半導體層114 的表面，形成具有周期性或準周期的凹凸結(jié)構(gòu)132，如圖3B所示為本發(fā)明的第四實施例。透過上述兩種結(jié)構(gòu)，可以將有源層113所產(chǎn)生的光更有效的 導出，而增加半導體元件的發(fā)光效率。
本發(fā)明的納米壓印技術(shù)有別于 一般傳統(tǒng)的掩模技術(shù)，可以簡單而有效的 產(chǎn)生線寬更小的光致抗蝕劑圖案，并且輕易的完成后續(xù)的圖案化工藝。所以
本發(fā)明更提出如圖3C所示的第五實施例，于粗糙度(Ra)界于0.1|im 3(am的 第二半導體層114的表面133上方，利用納米壓印技術(shù)形成導電線結(jié)構(gòu)121。 另外提出第六實施例，如圖3D所示，利用納米壓印^l支術(shù)于第二半導體層114 上方形成光致抗蝕劑圖案，然后對第二半導體層114進行蝕刻形成多個溝槽 122，再將導電線結(jié)構(gòu)121填入多個溝槽中以形成平面134，之后再覆蓋上透 明導電層116與第一電極117。
圖4A為本發(fā)明的第七實施例。如圖所示，本實施例是于第一電極117 下方設(shè)置各種不同圖案的導電線結(jié)構(gòu)121，并與第一電極117直接電性連結(jié)； 因此電流便可以從第一電極117，直接透過導電線結(jié)構(gòu)121的傳導，均勻的 分散至整體元件；同時也可以設(shè)計具有指狀延伸圖案(圖未示)的第一電極 117，置于導電線結(jié)構(gòu)121的上方，以便若導電線結(jié)構(gòu)121有斷線產(chǎn)生時， 仍可透過上方第一電極117的指狀延伸圖案，做電性導通。而本發(fā)明第的八 實施例，如圖4B所示，其主要特征是先在第二半導體層114的上方，形成 第一透明導電層141;之后在第一透明導電層141的上方形成導電線結(jié)構(gòu) 121,再覆蓋第二透明導電層142;最后將第一電極117形成于第二透明導電 層142之上。
圖5所示為本發(fā)明的第九實施例。其工藝方法與結(jié)構(gòu)，與第一實施例大 致相似，唯一的差異是，還包含保護層151，包覆于導電線結(jié)構(gòu)121的側(cè)邊 位置，以增加導電線結(jié)構(gòu)121與第二半導體層114的附著強度，用以解決當 導電線結(jié)構(gòu)121的高度與寬度的比值變大時，導電線結(jié)構(gòu)121缺乏支持而剝 落的問題。其中，上述的保護層151可以是透明材料例如二氧化硅或高分子 材料，利用溶膠凝膠法(Sol-gel)或旋轉(zhuǎn)涂布法(Spin Coating)，于導電線結(jié)構(gòu) 121的側(cè)邊位置形成保護層151。
圖6所示為本發(fā)明的第十實施例。其中形成此元件的方法為，先利用使 用納米壓印技術(shù)，于半導體疊層的第二半導體層114之上形成導電線結(jié)構(gòu) 121,然后再利用上述所形成的導電線結(jié)構(gòu)121作為掩^1，利用感應偶合等 離子體離子蝕刻法(Inductively Coupled plasma)對半導體疊層進行蝕刻，產(chǎn)生如圖所示的導電線結(jié)構(gòu)121下方的半導體疊層柱狀結(jié)構(gòu)及多個溝槽；之后使 用絕緣材料將多個溝槽填滿，形成絕緣保護層161;最后于絕緣保護層161 上方，形成透明導電層162及第一電極117，以完成該實施例的元件結(jié)構(gòu)。 透過上述半導體疊層柱狀結(jié)構(gòu)的設(shè)計，可以增加半導體疊層所產(chǎn)生的光的發(fā) 光效率。其中該透明保護層可以是環(huán)氧樹脂(Epoxy)、 二氧化硅(Si02)等材料 所組成。
上述的所有實施例的結(jié)構(gòu)并不只局限于導電點結(jié)構(gòu)或?qū)щ娋€結(jié)構(gòu)，兩者 均可以互換或同時存在，或者是其它具有相同特性的導電結(jié)構(gòu)；同時也并不 局限于金屬材料，只要是具有導電特性的材料即可。本發(fā)明的導電點結(jié)構(gòu)或 導電線結(jié)構(gòu)并不局限位于電極與半導體疊層之間，也可以同時是位于半導體 疊層的上下兩面，或半導體疊層之中或不同半導體疊層之間，以作為分散電 流之用。
圖7顯示一背光模塊裝置。其中上述背光模塊裝置包含由上述任意實 施例的半導體元件711所構(gòu)成的光源裝置710;光學裝置720置于光源裝置 710的出光路徑上，負責將光做適當處理后出光；以及電源供應系統(tǒng)730, 提供上述光源裝置710所需的電源。
圖8顯示一照明裝置。上述照明裝置可以是車燈、街燈、手電筒、路燈、 指示燈等等。其中照明裝置包含光源裝置810,由上述任意實施例的半導 體元件811所構(gòu)成；電源供應系統(tǒng)820，提供光源裝置810所需的電源；以 及控制元件830以控制電源供應系統(tǒng)820輸入光源裝置810的電源。
雖然本發(fā)明已藉各實施例說明如上，然其并非用以限制本發(fā)明的范圍； 且任何對于本發(fā)明所作的各種修飾與變更，皆不脫本發(fā)明的精神與范圍。
權(quán)利要求
1.一種半導體元件，包含半導體疊層；以及導電結(jié)構(gòu)，形成于該半導體疊層之上，且具有與該半導體疊層接觸的底部寬度，位于該底部寬度的相對側(cè)的頂部寬度，以及一高度為該底部寬度與該頂部寬度的距離，其中該頂部寬度與該底部寬度的比值小于0.7，且較佳為小于0.35。
2. 如權(quán)利要求l所述的半導體元件，其中該底部寬度小于5nm,且較佳 為0.1(im 3)im或小于該半導體元件的發(fā)光波長。
3. 如權(quán)利要求1所述的半導體元件，其中該高度大于該底部寬度，且較 佳為該底部寬度的1.5倍以上。
4. 如權(quán)利要求1所述的半導體元件，其中還包含粗糙化結(jié)構(gòu)或周期性凹 凸結(jié)構(gòu)于該半導體疊層的表面或具有一平均粗糙度大于O.l(am的該半導體 疊層的表面。
5. 如權(quán)利要求1所述的半導體元件，還包含一保護層形成于該導電結(jié)構(gòu) 的側(cè)壁。
6. 如權(quán)利要求1所述的半導體元件，還包含一透明導電層覆蓋于該導電 結(jié)構(gòu)之上或另一透明導電層形成于該導電結(jié)構(gòu)與該半導體疊層之間。
7. 如權(quán)利要求1所述的半導體元件，還包含多個溝槽位于該半導體疊層 之中，并以一絕緣保護層填滿。
8. 如權(quán)利要求1所述的半導體元件，其中該導電結(jié)構(gòu)可以是導電點結(jié)構(gòu) 或?qū)щ娋€結(jié)構(gòu)。
9. 如權(quán)利要求1所述的半導體元件，其中該導電結(jié)構(gòu)是導電線結(jié)構(gòu)，以 及還包含一電極直接形成于該導電線結(jié)構(gòu)的上方。
10. —種半導體元件，包含 半導體疊層；以及導電結(jié)構(gòu)，形成于該半導體疊層之上，且具有與該半導體疊層接觸的底 部寬度，位于該底部寬度的相對側(cè)的頂部寬度，以及一高度為該底部寬度與 該頂部寬度的距離，其中該高度大于該底部寬度且較佳為大于底部寬度的 1.5倍。
11. 如權(quán)利要求10所述的半導體元件，其中該底部寬度小于該半導體 元件的發(fā)光波長。
12. 如權(quán)利要求10所述的半導體元件，還包含一保護層形成于該導電結(jié)構(gòu)的側(cè)壁。
13. —種半導體元件，包含半導體疊層，包含第一半導體層、有源層與第二半導體層；以及 導電結(jié)構(gòu)，形成于該第一半導體層或該第二半導體層之中。
14. 如權(quán)利要求13所述的半導體元件，其中該導電結(jié)構(gòu)可以是導電點 結(jié)構(gòu)或?qū)щ娋€結(jié)構(gòu)，以及該導電結(jié)構(gòu)的寬度小于5jim，且較佳為0.1|Lim 3|am。
15. 如權(quán)利要求13所述的半導體元件，還包含一透明導電層形成于該 半導體疊層之上。
16. —種背光模塊裝置，包含光源裝置，由權(quán)利要求1~15所述的任一半導體元件所組成； 光學裝置，位于該光源裝置的出光路徑上；以及 電源供應系統(tǒng)，提供該光源裝置所需的電源。
17. —種照明裝置，包含光源裝置，由權(quán)利要求1~15所述的任一半導體元件所組成； 電源供應系統(tǒng)，提供該光源裝置所需的電源；以及 控制元件，控制該電源供應系統(tǒng)輸入該光源裝置的電源。
全文摘要
本發(fā)明公開了一種半導體元件、背光模塊裝置及照明裝置。該半導體元件包含有半導體疊層、電極、與一利用納米壓印技術(shù)所形成的導電結(jié)構(gòu)形成于電極與半導體疊層之間，使電流可以透過電極與導電結(jié)構(gòu)，均勻的分散至半導體疊層之中。上述的導電結(jié)構(gòu)具有頂部寬度、底部寬度與高度，且其頂部寬度小于底部寬度或其高度大于底部寬度。
文檔編號H01L33/00GK101515613SQ20081008048
公開日2009年8月26日 申請日期2008年2月19日 優(yōu)先權(quán)日2008年2月19日
發(fā)明者姚久琳, 謝明勛, 陳澤澎 申請人:晶元光電股份有限公司