專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，更具體地涉及其中在高電壓區(qū) 域中形成溝槽時(shí)保護(hù)光刻膠膜下方的柵電極膜的制造半導(dǎo)體器件的方 法。
背景技術(shù)：
為了在非易失性存儲(chǔ)器件例如快閃存儲(chǔ)器件中進(jìn)行擦除和寫入操 作，使用能通過或切換高電壓的高壓晶體管。
形成高壓晶體管的方法如下。在半導(dǎo)體襯底上形成柵極絕緣層和柵 電極膜。使用用于形成圖案的硬掩模膜圖案來圖案化單元區(qū)域，在單元 區(qū)域中形成溝槽。使用用于實(shí)施圖案化工藝的硬掩模膜圖案來圖案化包 括高電壓區(qū)域的周邊區(qū)域，由此在周邊區(qū)域中形成溝槽。
在形成在周邊區(qū)域的高電壓區(qū)域中的高壓柵極圖案之間進(jìn)一步形 成用于改善元件的電隔離的高壓溝槽。在形成高壓溝槽過程中，在形成 有柵極圖案的半導(dǎo)體襯底上形成光刻膠膜，然后利用曝光和顯影工藝圖 案化。沿光刻膠圖案實(shí)施蝕刻工藝，然后進(jìn)行離子注入工藝。高壓柵極 圖案的拐角部分可能容易受蝕刻和離子注入工藝的損害。尤其是，在蝕 刻工藝期間可能暴露柵電極的拐角部分。蝕刻工藝之后實(shí)施離子注入工 藝時(shí)，離子可通過光刻膠圖案滲入柵電極。
滲入高壓柵電極層的離子雜質(zhì)明顯地降低半導(dǎo)體器件的電特性。因 為器件設(shè)計(jì)用于高電壓應(yīng)用，因此半導(dǎo)體器件中雜質(zhì)的存在降低了后續(xù) 施加高電壓時(shí)其經(jīng)受高結(jié)擊穿電壓的能力
發(fā)明內(nèi)容
該發(fā)明涉及制造半導(dǎo)體器件的方法，其通過在光刻膠圖案表面上進(jìn)
行硅烷化處理(silylation process)形成鈍化膜并實(shí)施蝕刻工藝和離子 注入工藝，使得在高電壓區(qū)域中實(shí)施利用光刻膠膜的蝕刻工藝時(shí)，防止 光刻膠膜的受損和離子雜質(zhì)的滲入。
根據(jù)本發(fā)明的一個(gè)實(shí)施方案的制造半導(dǎo)體器件的方法包括在半導(dǎo) 體襯底上形成柵極絕緣層圖案和柵電極層圖案，在包括柵電極層圖案的 半導(dǎo)體襯底上形成通過其暴露柵電極層圖案之間的至少部分區(qū)域的光 刻膠圖案，在光刻膠圖案上形成蝕刻速率比半導(dǎo)體襯底慢的鈍化膜，使 用鈍化膜和光刻膠圖案作為蝕刻掩模、利用蝕刻工藝在半導(dǎo)體襯底中形 成第一溝槽，和在其中形成有第一溝槽的半導(dǎo)體襯底上實(shí)施離子注入工 藝。
在本發(fā)明的一個(gè)實(shí)施方案中，可以通過蝕刻?hào)烹姌O層圖案之間的半 導(dǎo)體襯底進(jìn)一步形成第二溝槽。
在本發(fā)明的一個(gè)實(shí)施方案中，第二溝槽可具有比第一溝槽寬的寬 度。另外，第二溝槽可具有比第一溝槽淺的深度?？梢栽诎雽?dǎo)體襯底的 周邊區(qū)域中形成柵電極層圖案。
在本發(fā)明的一個(gè)實(shí)施方案中，柵電極層可以由多晶硅層或氮化物層 形成?；蛘撸梢酝ㄟ^層疊多晶硅層和氮化物層形成柵電極層。
在本發(fā)明的一個(gè)實(shí)施方案中，可以通過在光刻膠膜的表面上實(shí)施硅 烷化過程來形成鈍化膜。
在本發(fā)明的一個(gè)實(shí)施方案中，可以通過使含有氨基硅氧烷(即，雙 官能的低聚的)試劑與光刻膠膜反應(yīng)來實(shí)施用于形成鈍化膜的硅烷化過 程。所述試劑可包括硅基聚合物或碳基試劑。
在本發(fā)明的一個(gè)實(shí)施方案中，可以通過將光刻膠圖案的一部分改性 為Si()2膜來形成鈍化膜。在本發(fā)明的一個(gè)實(shí)施方案中，可以通過改變 約50 ~ 1000埃的光刻膠圖案的厚度來形成Si02膜。
在本發(fā)明的一個(gè)實(shí)施方案中，第一溝槽可具有500~ 10000埃的深 度。可以利用場(chǎng)終止(field stop)離子注入工藝來實(shí)施離子注入過程。


為了更全面地理解公開的內(nèi)容，應(yīng)該參考以下的詳細(xì)說明和附圖，
其中
圖1A 1F是說明根據(jù)本發(fā)明一個(gè)實(shí)施方案的制造半導(dǎo)體器件的方 法的截面圖。
具體實(shí)施例方式
該發(fā)明不局限于公開的實(shí)施方案，而是可以以各種的方式實(shí)施。 提供實(shí)施方案以完成本發(fā)明的公開并使得本領(lǐng)域技術(shù)人員理解本發(fā)明 的范圍。本發(fā)明由所附的權(quán)利要求限定。
圖1A是說明半導(dǎo)體襯底100的高電壓區(qū)域的截面圖。在半導(dǎo)體襯 底100上形成柵極絕緣層102、柵電極腹104、和硬掩模膜圖案106。可 以例如由氧化物膜形成柵極絕緣層102?？梢岳缤ㄟ^層疊多晶硅層和 氮化物層形成柵電極膜104?；蛘?，可以利用多晶硅層或氮化物層的任 一種形成柵電極膜104。硬掩模膜圖案106可用于形成高壓柵極。
參考圖1B，圖示說明半導(dǎo)體襯底100的周邊區(qū)域?？梢匝赜惭谀?膜圖案106(如閨1A所示)實(shí)施蝕刻工藝，由此形成柵電極層圖案104a 和柵極絕緣層圖案102a。在蝕刻工藝期間可以除去半導(dǎo)體襯底100的至 少一部分以形成溝槽107。 一旦完成溝槽蝕刻，通過任何已知的技術(shù)除 去硬掩模膜圖案106。在一個(gè)實(shí)施方案中，在單元區(qū)域(未顯示)中形 成圖案102a、 104a和溝槽107之后可以圖案化周邊區(qū)域?；蛘?，在周 邊區(qū)域中形成圖案102a、 104a和溝槽107之后，可以在單元區(qū)域中形 成圖案102a、 104a和溝槽107。
圖1C - 1F是^L明形成高壓溝槽100a (如圖1F中所示)的方法。 可以在其上形成有柵電極層圖案104a的半導(dǎo)體襯底100上形成光刻膠 膜108,使得整個(gè)柵電極層圖案104a被光刻膠膜108覆蓋。光刻膠膜 108可以由例如不含硅的感光材料利用例如旋涂方法形成。
可以實(shí)施曝光工藝以限定曝光區(qū)域108a。在一個(gè)實(shí)施方案中，可以 實(shí)施正性曝光工藝以通過曝光使得光刻膠膜108的聚合物鍵合鏈斷裂來除去曝光區(qū)域?；蛘撸梢詫?shí)施負(fù)性曝光工藝以通過曝光使得光刻膠膜108的聚合物鍵合鏈加強(qiáng)來除去除曝光區(qū)域之外區(qū)域。如圖1C所示， 作為例子闡述正性曝光工藝。參考圖1D，可以實(shí)施用于除去光刻膠膜108的曝光區(qū)域108a (如 圖1C所示)的顯影工藝，由此形成通過溝槽107的中心區(qū)域(如圖1B 所示)的孔109?？梢岳缋脻耧@影工藝來實(shí)施顯影過程。也可以使用 其它類型的技術(shù)?？梢匝貓D案化的光刻膠膜108實(shí)施蝕刻和離子注入工藝，在工藝期 間可能影響柵電極層圖案104a。如在圖1C中所提到的，通過實(shí)施旋涂 法形成光刻膠108時(shí)，在柵電極層圖案104a的拐角部分A的光刻膠膜 108的厚度可變薄。柵電極層圖案104a的拐角部分A可能容易受蝕刻 和離子注入工藝的損害。為防止在工藝期間的雜質(zhì)滲入，可以在光刻膠 膜108的表面上形成鈍化膜110 (如圖IE所示)。參考圖IE,可以在光刻膠膜108的表面上實(shí)施用于形成鈍化膜110 的硅烷化過程?？梢酝ㄟ^含有氨基硅氧烷(即雙官能的低聚的)的試劑 例如硅基聚合物或碳基試劑與光刻膠膜108反應(yīng)來進(jìn)行硅烷化處理。鈍 化膜110可以例如是交聯(lián)的Si02膜。在硅烷化處理期間，鈍化膜110 可以在圖案化光刻膠膜108的拐角部分處厚厚地?cái)U(kuò)散形成，同時(shí)改變約 50~ 1000埃的光刻膠膜108的厚度。當(dāng)實(shí)施蝕刻和離子注入工藝時(shí)，這 可有利于用于保護(hù)柵電極層圖案104a。另夕卜，可以容易地形成微圖案的 溝槽以防止光刻膠膜108的任何損失。參考圖1F,通過沿在其上形成有鈍化膜110的光刻膠膜108的圖案 來實(shí)施蝕刻工藝，可以除去暴露的半導(dǎo)體襯底100的至少一部分，由此 形成高壓溝槽100a。如圖所示，高壓溝槽100a可以比溝槽107更深(如 圖1B所示)以使形成在半導(dǎo)體襯底100中的高壓元件電絕緣。在蝕刻 工藝期間，可以部分蝕刻鈍化膜110，使得鈍化膜110的厚度可變薄。 因?yàn)橥ㄟ^鈍化膜110保護(hù)光刻膠膜108的圖案，因此光刻膠膜108的蝕 刻速率可降低。高壓溝槽100a可具有約500 ~ 10000埃的深度。因此， 可以確保自柵電極層圖案104a的拐角保留的光刻膠膜108的表面之間 的距離裕度(margin )。一旦形成高壓溝槽100a，可以沿保留有鈍化膜110的光刻膠膜108 的圖案來實(shí)施場(chǎng)終止離子注入工藝，以使高壓元件電絕緣?？梢岳缤?過注入P型雜質(zhì)來實(shí)施場(chǎng)終止離子注入工藝。另外，實(shí)施離子注入工藝 時(shí)，形成在柵電極層圖案104a上的鈍化膜110可以防止雜質(zhì)滲入柵電 極層圖案104a。通過防止雜質(zhì)的滲入，柵電極能夠經(jīng)受電學(xué)上高壓結(jié)的 擊穿電壓。根據(jù)本發(fā)明，在高電壓區(qū)域上實(shí)施蝕刻工藝時(shí)，可以在光刻膠圖案 的表面上進(jìn)行硅烷化處理以形成鈍化膜。因此，由于蝕刻工藝導(dǎo)致的光 刻膠膜的損失可降低，并且光刻膠膜的厚度可降低。這樣，柵電極層可 以得到保護(hù)以免受到蝕刻工藝的影響?？梢苑乐乖诤罄m(xù)離子注入工藝中 雜質(zhì)滲入柵電極，因此，柵電極能夠經(jīng)受高壓結(jié)的擊穿電壓。另外，可 以在形成光刻膠膜之前，在周邊區(qū)域中的溝槽和半導(dǎo)體襯底之間實(shí)施溝 槽形成工藝。因此，可以防止半導(dǎo)體器件的故障。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)體襯底上形成柵極層圖案；在包括所述柵極層圖案的所述半導(dǎo)體襯底上形成光刻膠圖案；在所述光刻膠圖案上形成鈍化膜，所述鈍化膜具有比所述半導(dǎo)體襯底慢的蝕刻速率；使用所述鈍化膜和所述光刻膠圖案作為蝕刻掩模，利用蝕刻工藝在所述半導(dǎo)體襯底中形成第一溝槽；和在所述第一溝槽中實(shí)施離子注入工藝。
2. 如權(quán)利要求l的方法，其中所述柵極層圖案包括柵極絕緣層圖案和 柵電極層圖案。
3. 如權(quán)利要求2的方法，其中所述柵電極層圖案形成在所述半導(dǎo)體襯 底的周邊區(qū)域中。
4. 如權(quán)利要求3的方法，其中所述柵電極層圖案選自多晶硅、氮化物 和其組合。
5. 如權(quán)利要求3的方法，還包括通過蝕刻所述柵電極層圖案之間的所述半導(dǎo)體襯底的至少一部分 形成第二溝槽；利用光刻膠膜填隙所述第二溝槽，以覆蓋整個(gè)所述柵電極層圖案； 在所述光刻膠膜內(nèi)形成區(qū)域；和 在所述光刻膠膜的表面上形成所述鈍化膜。
6. 如權(quán)利要求4的方法，其中通過進(jìn)行硅烷化處理形成所述鈍化膜。
7. 如權(quán)利要求5的方法，其中通過將所述光刻膠圖案的一部分改性為 Si02膜來形成所述鈍化膜。
8. 如權(quán)利要求7的方法，其中通過改變約50~ 1000埃的所述光刻膠圖案的厚度來形成所述Si02膜。
9. 如權(quán)利要求1的方法，其中所述第一溝槽具有500 ~ 10000埃的深度。
10. 如權(quán)利要求1的方法，其中利用場(chǎng)終止離子注入工藝來實(shí)施所述離 子注入工藝。
11. 如權(quán)利要求5的方法，其中所述第二溝槽的寬度比所述第一溝槽的 寬度寬。
12. 如權(quán)利要求11的方法，其中所述第二溝槽的深度比所述第一溝槽的 深度淺。
13. 權(quán)利要求11的方法，其中所述第 一溝槽具有約500 ~ 10000埃的深度。
14. 一種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)體襯底上形成柵極絕緣層圖案和柵電極層圖案；在包括所述柵電極層圖案的半導(dǎo)體襯底上形成光刻膠圖案；在所述光刻膠圖案上形成鈍化膜，所述鈍化膜具有比所述半導(dǎo)體襯 底慢的蝕刻速率；使用所述鈍化膜和所述光刻膠圖案作為蝕刻掩模，利用蝕刻工藝在 所述半導(dǎo)體襯底中形成第一溝槽；和在其中形成有所述第一溝槽的半導(dǎo)體襯底上實(shí)施離子注入工藝。
15. 如權(quán)利要求14的方法，還包括通過在形成所述光刻膠圖案之前蝕刻在所述柵電極層圖案之間的半導(dǎo)體襯底來形成第二溝槽，其中所述第一溝槽的寬度比所述第二溝槽的寬度寬，而且所述第一溝槽的深度比所述 第二溝槽的深度淺。
16. 如權(quán)利要求14的方法，其中所述柵電極層圖案選自多晶硅層、氮化 物層、和所述多晶硅層與所述氮化物層的組合。
17. 如權(quán)利要求14的方法，其中通過在所述光刻膠膜表面上進(jìn)行硅烷化 處理形成所述鈍化膜，通過使得包括雙官能的低聚的含有氨基硅氧烷的 試劑與所述刻膠膜反應(yīng)，進(jìn)行所述硅烷化處理。
18. 如權(quán)利要求17的方法，其中所述試劑是硅基聚合物或碳基試劑。
19. 如權(quán)利要求17的方法，其中通過將所述光刻膠圖案的一部分改性為 Si02膜形成所述鈍化膜，通過改變約50~1000埃的所述光刻膠圖案的 厚度來形成所述Si02膜。
20. 權(quán)利要求15的方法，其中所述第二溝槽具有約500~10000埃的深度。
21. 如權(quán)利要求14的方法，其中可以利用場(chǎng)終止離子注入工藝來實(shí)施所 述離子注入工藝。
全文摘要
本發(fā)明涉及制造半導(dǎo)體器件的方法?？梢栽诎雽?dǎo)體襯底上形成柵極絕緣層圖案和柵電極層圖案。可以在包括柵電極層圖案的半導(dǎo)體襯底上形成通過其暴露柵電極層圖案之間的區(qū)域的一部分的光刻膠圖案?？梢栽诠饪棠z圖案上形成鈍化膜，所述鈍化膜具有比所述半導(dǎo)體襯底慢的蝕刻速率。通過使用鈍化膜和光刻膠圖案作為蝕刻掩模，利用蝕刻工藝可以在半導(dǎo)體襯底中形成第一溝槽。在其中形成有所述第一溝槽的半導(dǎo)體襯底上可以實(shí)施離子注入工藝。
文檔編號(hào)H01L21/8247GK101295646SQ20081000021
公開日2008年10月29日 申請(qǐng)日期2008年1月7日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者沈貴潢 申請(qǐng)人:海力士半導(dǎo)體有限公司