專利名稱：納米線隧穿晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種納米線隧穿晶體管，尤其涉及一種根據(jù)權(quán)利要 求1所述的納米線隧穿晶體管。
背景技術(shù)：
隨著金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)的溝道長(zhǎng)度進(jìn) 入納米時(shí)代，短溝道效應(yīng)變得越來越顯著。因此，需要對(duì)納米級(jí)的 M0SFET進(jìn)行有效的溝道控制以獲得良好的器件性能。因此，開發(fā)了 硅納米線，硅納米線能實(shí)現(xiàn)多柵極、"全環(huán)柵極"或"環(huán)繞"柵極晶 體管。
已經(jīng)開發(fā)了作為可能的未來晶體管器件選擇的垂直外延半導(dǎo)體 納米線器件。在已經(jīng)檢驗(yàn)的許多器件中，研究最廣泛的是"環(huán)繞"柵
極器件。"環(huán)繞"柵極器件在納米線周圍具有環(huán)形的柵極電極，以控 制納米線內(nèi)部的電特性。
通過氣液固(VLS)技術(shù)，可以生長(zhǎng)多種半導(dǎo)體材料(SiGe、 Zn0、 GaAs、 InAs等)的單晶納米線。
VLS技術(shù)還能生長(zhǎng)縱向異質(zhì)結(jié)構(gòu)納米線(L0HN) 。 L0HN結(jié)構(gòu)包 括本質(zhì)上為晶體材料的一段，其與組分不同的材料的至少另一段相鄰 接，在這兩段之間形成了結(jié)。L0HN結(jié)構(gòu)不僅僅限于兩個(gè)鄰接的段， 而是能夠包括多個(gè)組分不同的材料。術(shù)語"組分不同"包括了以下可 能性
a) 具有不同的化學(xué)成分(本征或摻雜)的材料，以及
b) 具有不同結(jié)晶方向的材料，例如相同材料，但是具有不同的 晶體取向。
當(dāng)縱向觀看時(shí)，納米線異質(zhì)結(jié)構(gòu)可包括組分不同的材料，諸如 具有不同材料的交替或周期段或其中至少兩段為不同材料的多分段
的納米線的情況。
然而，具有納米級(jí)尺寸的器件具有很多明顯的缺點(diǎn)。尤其是
1，預(yù)計(jì)激活區(qū)中的雜質(zhì)摻雜的波動(dòng)較大且不可避免。 2，器件的跨導(dǎo)取決于柵極長(zhǎng)度。在納米場(chǎng)效應(yīng)晶體管器件中， 只有采用相當(dāng)技術(shù)難度才能制造非常小的柵極長(zhǎng)度。
在1992年提出了一種較少依賴摻雜濃度和溝道長(zhǎng)度的橫向
MOSFET器件概念，R.Hattori、 A.Nakae和J.Shirafuji在Jpn. J.Appl.Phys.， vol.31, p丄1467, 1992中對(duì)這種概念進(jìn)行了描述。這種器件采用金屬 源極和漏極區(qū)?？赏ㄟ^施加到柵極電極上的柵極電壓來調(diào)制這些區(qū)之 間的肖特基勢(shì)壘。
盡管已經(jīng)取得了一些進(jìn)展，但是仍然需要對(duì)晶體管進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明提出了一種晶體管，其包括納米線，該納米線具有被本 征區(qū)或低摻雜區(qū)分隔的源極和漏極。在本征區(qū)或低摻雜區(qū)和源極及漏 極中的一個(gè)的交界面處形成勢(shì)壘。在勢(shì)壘的附近提供柵極電極，從而 通過向柵極電極施加適當(dāng)?shù)碾妷耗軌蛘{(diào)制勢(shì)壘的有效高度和/或?qū)?度。
在本發(fā)明晶體管的有利實(shí)施例中，勢(shì)壘區(qū)位于源極和漏極之間
的本征區(qū)或低摻雜區(qū)的內(nèi)部。
根據(jù)本發(fā)明，勢(shì)壘區(qū)可以是高摻雜的半導(dǎo)體材料。必須對(duì)勢(shì)壘
區(qū)的材料進(jìn)行選擇，使其對(duì)鄰近的低摻雜或本征半導(dǎo)體區(qū)形成窄勢(shì) 壘。這種材料的例子是具有適當(dāng)?shù)碾娮佑H和性以保證晶體管正確操作 的各種金屬和高摻雜半導(dǎo)體區(qū)。
在本發(fā)明晶體管的實(shí)際實(shí)施例中，形成勢(shì)壘區(qū)的半導(dǎo)體材料是 砷化銦，而鄰近的本征區(qū)或低摻雜區(qū)是由硅或砷化鎵制成的。
在另一實(shí)施例中，勢(shì)壘是由金屬制成的。在這種情況下，勢(shì)壘 區(qū)的交界面處的勢(shì)壘通常被稱為肖特基勢(shì)壘。
優(yōu)選地，可在半導(dǎo)體襯底上生長(zhǎng)納米線。
在本發(fā)明的有利改進(jìn)中，納米線具有形成晶體管源極和漏極的
髙慘雜末端部分。
在本發(fā)明晶體管的一個(gè)實(shí)際實(shí)施例中，納米線的外表面由絕緣
層覆蓋。在這種情況下，優(yōu)選的是在絕緣層上沉積金屬層來形成柵極 電極。在特定實(shí)施例中，絕緣層是對(duì)柵極電極形成肖特基勢(shì)壘的電介 質(zhì)層或?qū)拵栋雽?dǎo)體。在一個(gè)特定的實(shí)施例中，對(duì)柵極電極形成肖特 基勢(shì)壘的寬帶隙半導(dǎo)體包含S摻雜層。


在閱讀結(jié)合附圖的以下描述后，將更好地理解本發(fā)明，以及其
他特定的特性和優(yōu)點(diǎn)將變得明顯。采用相同的標(biāo)號(hào)來表示相似的或相 應(yīng)的元素。其中
圖1是現(xiàn)有技術(shù)中已知的橫向肖特基源極-漏極M0SFET晶體管 的示意結(jié)構(gòu)；
圖2a到2c示出了圖1所示的晶體管在被施加不同的偏置電壓 時(shí)的電子能帶結(jié)構(gòu)；
圖3是已知的肖特基隧穿晶體管的示意圖4是根據(jù)本發(fā)明的第一實(shí)施例的納米線晶體管的示意結(jié)構(gòu)及 其能帶結(jié)構(gòu)；
圖5a到5h是制造圖4的納米線晶體管結(jié)構(gòu)的一系列工藝步驟； 圖6是根據(jù)本發(fā)明的第二實(shí)施例的納米線晶體管的示意結(jié)構(gòu)；
以及
圖7a和7b是制造圖6的納米線晶體管的一系列工藝步驟。
具體實(shí)施例方式
圖1示出了 R.Hattori、 A.Nakae和J.Shirafuji在Appl.Phys.的日
本刊物，vol.31 ( 1992)，p.L1467到L1469中描述的隧穿效應(yīng)晶體管。 該已知的晶體管是橫向晶體管結(jié)構(gòu)，其采用肖特基勢(shì)壘結(jié)的內(nèi)部場(chǎng)發(fā) 射。該晶體管(整體上用標(biāo)號(hào)1來表示)是在傳統(tǒng)的p型硅襯底2 上制造的。通過傳統(tǒng)的磷或砷離子注入，在襯底的頂面實(shí)現(xiàn)高n型摻 雜溝道層3。通過掩模步驟來橫向限定溝道層3。通過另外的掩模步驟，在溝道層3上生長(zhǎng)硅化鈀(PdSi)來沉積源極4和漏極6。由氧 化硅(Si02)構(gòu)成的絕緣層7將源極4和漏極6分隔，在氧化硅上沉 積金屬柵8。
圖2a示出了圖l所示的結(jié)構(gòu)在源極4和漏極6之間沒有施加偏 置電壓并且柵極電壓為零時(shí)的能帶結(jié)構(gòu)。通常，費(fèi)米能級(jí)Ep是穿過 晶體管結(jié)構(gòu)的整個(gè)能帶圖的直線。在源極4和溝道層3之間存在交界 面11。在漏極6和溝道層3之間存在交界面12。在交界面11， 12 處形成肖特基勢(shì)壘。在圖2a中肖特基勢(shì)壘的高度被表示為eO。圖 2b示出了在源極4和漏極6之間施加偏置電壓以及沒有施加?xùn)艠O電 壓時(shí)的能帶結(jié)構(gòu)。源極4和溝道3之間的肖特基勢(shì)壘阻止了電子從源 極4流向漏極6。
最后，圖2c示出了具有施加的源極-漏極偏置電壓和正的柵極 電壓的晶體管1的能帶圖。可以看出，源極4和溝道3之間的肖特基 勢(shì)壘變得更薄，從而電子e—能從源極4，穿過肖特基勢(shì)壘，流經(jīng)溝道 3的導(dǎo)帶，進(jìn)入漏極6。因此，圖2c所示的狀態(tài)被表示為0N狀態(tài)， 而圖2b所示的狀態(tài)被表示為0FF狀態(tài)。以此方式，柵極電壓對(duì)從源 極4流到漏極6的電流進(jìn)行控制。
圖3示出了在IEEE Electron Device letters, Vol.15， No.10, 1994， page 412中所述的肖特基隧穿晶體管。在這種隧穿晶體管中，電子能 穿過在積累層17和柵極8之間形成的非常薄的肖特基勢(shì)壘。與圖1 所示的晶體管相反，這種隧穿晶體管僅包含單個(gè)肖特基勢(shì)壘。
圖4以截面圖形式示出了根據(jù)本發(fā)明的晶體管的示意結(jié)構(gòu)。該 晶體管整體上用標(biāo)號(hào)21來表示。晶體管21包括納米線22，該納米 線是直接生長(zhǎng)在襯底23上的并且被實(shí)現(xiàn)為縱向異質(zhì)結(jié)構(gòu)。本發(fā)明涉 及一種納米線結(jié)構(gòu)，其直徑小于大約100畫，優(yōu)選為在大約5nni到大 約50nm的范圍內(nèi)，其長(zhǎng)度在大約50nm到大約200,的范圍內(nèi)。鄰接 襯底23的納米線22包括高n型摻雜硅，其形成了晶體管21的源極 24。在遠(yuǎn)離襯底23的軸向上，納米線22隨本征區(qū)或低摻雜區(qū)26延 伸，該本征區(qū)或低摻雜區(qū)26將源極和勢(shì)壘區(qū)27分隔開。勢(shì)壘區(qū)27 由金屬材料制成。在該實(shí)施例中，這種材料是硅化鈷(CoSi2)。但 是在其他實(shí)施例中，還可以采用與硅納米線22兼容的其他金屬材料
或類似砷化銦的具有小帶隙的高摻雜半導(dǎo)體。另外，在遠(yuǎn)離襯底23 的軸向上，縱向納米線22異質(zhì)結(jié)構(gòu)再次隨第二本征區(qū)或低摻雜區(qū)28 延伸，從而勢(shì)壘區(qū)27被夾在第一和第二本征區(qū)或低慘雜區(qū)26、 28 之間。納米線22以形成晶體管21的漏極29的高n型摻雜硅區(qū)結(jié)束。 納米線22的周邊是由電絕緣的電介質(zhì)層31覆蓋的。在電介質(zhì)層31 的外表面上，沉積了金屬柵極層32。柵極層32是由例如鋁制成的。 然而，鋁僅是一個(gè)示例，還可以采用其他金屬層。在漏極29上存在 歐姆接觸33。
類似于結(jié)合圖l所述的橫向晶體管結(jié)構(gòu)，在勢(shì)壘區(qū)27和本征區(qū) 或低摻雜層26、 28之間形成肖特基勢(shì)壘。在沒有在源極24和漏極 29之間施加偏置電壓以及沒有施加?xùn)艠O電壓的情況下，肖特基勢(shì)壘 阻止電子從源極24流到漏極29。施加到柵極32的柵極電壓能調(diào)制 肖特基勢(shì)壘的高度。當(dāng)施加源極-漏極偏置電壓以及柵極電壓降低了 肖特基勢(shì)壘時(shí)，則電流從源極24流到漏極29。在圖4的右手側(cè)，示 意地呈現(xiàn)了晶體管21的電子結(jié)構(gòu)。在勢(shì)壘區(qū)27和本征區(qū)或低摻雜區(qū) 26、 28之間的交界面處形成了肖特基勢(shì)壘。
在另一實(shí)施例中，電介質(zhì)層31由寬帶隙半導(dǎo)體層(例如 AlhGa,As)代替，該半導(dǎo)體層在柵極電極的界面形成了肖特基勢(shì)壘。 在該實(shí)施例的可選變型中，寬帶隙半導(dǎo)體層可以包括或可以不包括S 摻雜層(在圖4中未示出)。S慘雜層增加了納米線22內(nèi)部的載流 子濃度，而不會(huì)在納米線內(nèi)部引入額外的雜質(zhì)。
該電流是由肖特基勢(shì)壘上的熱電子發(fā)射電流和穿過肖特基勢(shì)壘 的隧穿電流組成的。總電流按指數(shù)規(guī)律地取決于能被柵極電壓調(diào)制的 肖特基勢(shì)壘的有效高度和寬度。以此方式，可以獲得晶體管作用?？?以清楚地看出，有效柵極長(zhǎng)度是由勢(shì)壘區(qū)的厚度限定的，因此能夠非 常地薄。從而，柵極電容能被制造的非常小，并且該晶體管適于在高 頻工作。換句話說由于柵極的長(zhǎng)度不是被傳統(tǒng)的掩模技術(shù)限定的， 而是被勢(shì)壘區(qū)27 (是外延生長(zhǎng)的)的厚度限定的，因此根據(jù)本發(fā)明 的晶體管的柵極長(zhǎng)度能夠遠(yuǎn)遠(yuǎn)小于傳統(tǒng)晶體管結(jié)構(gòu)的柵極長(zhǎng)度。
注意，出于完整性的目的，術(shù)語"肖特基勢(shì)壘"通常用于金屬-半導(dǎo)體交界面。因此，如果勢(shì)壘區(qū)27是由高摻雜低帶隙半導(dǎo)體(例 如InAs)組成的，則通過更通用的勢(shì)壘將其與本征區(qū)或低摻雜區(qū)分隔開。
還可以從圖4獲得晶體管結(jié)構(gòu)21的尺寸。晶體管結(jié)構(gòu)在垂直于 硅襯底23的表面的方向上的總長(zhǎng)度是105nm。納米線22的直徑約為 30mn，并且其周邊被厚度為lnra的電絕緣電介質(zhì)層31覆蓋。被電介 質(zhì)層覆蓋的納米線的總直徑因此為32nm。在納米線的縱向上的柵極 電極32的長(zhǎng)度為45nm，而勢(shì)壘區(qū)27在縱向上的厚度僅為5nra。然而， 應(yīng)該注意的是，這些尺寸僅僅被作為示例呈現(xiàn)，而不應(yīng)該被理解為限 制本發(fā)明的范圍。
還要注意，在本發(fā)明的另一實(shí)施例中，本征區(qū)或低摻雜區(qū)26、 28是由砷化鍺(GaAs)而不是由硅(Si)制成的。
在以下描述中，以及參照?qǐng)D5a到5h，提出了制造圖4所示的晶 體管21的一個(gè)可行的工藝步驟順序。注意，所述的工藝方法僅僅是 一個(gè)示范性的方法，并且所屬領(lǐng)域的技術(shù)人員可根據(jù)要制造的器件的 規(guī)格參數(shù)而從所公開的工藝方法想出很多變化。
制造過程以標(biāo)準(zhǔn)的n型硅襯底23開始，通過注入使該襯底成為 高n型摻雜。該摻雜濃度的數(shù)量級(jí)是10+19cm—3，該摻雜濃度是通過注 入砷(As)或磷(P)離子來獲得的?？蓪⑸虡I(yè)可獲得的注入機(jī)用于 該步驟。
通過標(biāo)準(zhǔn)的光刻，限定包含前驅(qū)金屬層的催化劑區(qū)，該前驅(qū)金 屬層用作生長(zhǎng)催化劑34。催化劑34被用于半導(dǎo)體納米線的生長(zhǎng)。眾
所周知，由金或鐵對(duì)含硅氣體進(jìn)行催化分解能形成長(zhǎng)的納米線。這種 技術(shù)通常被稱為氣液固(VLS)機(jī)制。包含金屬和硅的液態(tài)納米液滴 位于正在生長(zhǎng)的線的尖端。遺憾的是，金和鐵在硅中具有很大的擴(kuò)散 系數(shù)并且產(chǎn)生很深的電子能級(jí)，這對(duì)最終器件的電性能是有害的。因 此，每當(dāng)需要金屬層時(shí)，在半導(dǎo)體加工技術(shù)中更加優(yōu)選金屬硅化物。 對(duì)于本發(fā)明，采用了硅化鎳和硅化鈷，但是，接下來，為了簡(jiǎn)單起見， 在不限制本發(fā)明范圍的情況下，描述了基于鈷的工藝。
根據(jù)所提出的方法，通過化學(xué)氣相沉積(CVD)在商業(yè)可獲得的
硅襯底上沉積鈷層。CoCl4氣體被引入反應(yīng)器中的H2氛圍中。CoCl4 的分壓是0.06帕斯卡，總反應(yīng)器壓強(qiáng)是670帕斯卡。在硅襯底的表 面上，CoCL與襯底硅發(fā)生反應(yīng)，形成了CoSi2。襯底的沉積溫度被選 擇在600到700°C的范圍中。在接下來的退火步驟中，在大約900°C 的高溫，完成硅化鈷的形成。為了在硅化鈷上生長(zhǎng)硅納米線，襯底被 暴露給反應(yīng)器的氛圍，該反應(yīng)器溫度大約為650°C，其中2. 7千帕的 氫氛圍中含有分壓為70帕斯卡的SiH2Cl2。在這些條件下，在硅化鈷 上生長(zhǎng)硅納米線。
如果希望將納米線生長(zhǎng)成為硅/鍺異質(zhì)結(jié)構(gòu)，則利用激光在爐子 里從固態(tài)靶中蒸發(fā)鍺。激光束加熱放置在爐子內(nèi)部的鍺靶的表面，直 到鍺原子被蒸發(fā)出來。然后，蒸發(fā)出來的鍺原子并入納米線。根據(jù)生 長(zhǎng)條件，可將納米線生長(zhǎng)成為軸向Si/Ge異質(zhì)結(jié)構(gòu)，即納米線的成分 在其軸向上變化。只要在硅化鈷和納米線之間的交界面處優(yōu)選地產(chǎn)生
反應(yīng)分解，就保持一維的生長(zhǎng)。類似地，從Ge靶蒸發(fā)出來的Ge原子 也被并入硅化鈷和納米線之間的交界面處的正在生長(zhǎng)的納米線中。通 過交替地開啟和關(guān)閉硅和鍺的供應(yīng)源，可以在納米線的軸向上生長(zhǎng)出 具有Si/Ge異質(zhì)結(jié)構(gòu)的納米線。
通過將砷化三氫(AsH3)或三氫化磷(PH3)增加到進(jìn)入的氣流 中，納米線成為n型慘雜的。摻雜濃度是由砷化三氫或三氫化磷氣體 的分壓確定的。
通過適當(dāng)?shù)剡x擇生長(zhǎng)參數(shù)，可以生長(zhǎng)出圖5a所示的異質(zhì)結(jié)構(gòu)。 在這種情況下的勢(shì)壘區(qū)27是由高n摻雜的Ge形成的。在其他實(shí)施例 中，勢(shì)壘區(qū)27是由InAs或能從氣相被生長(zhǎng)成納米線的其他小帶隙半 導(dǎo)體組成的。
注意，術(shù)語"異質(zhì)結(jié)構(gòu)"在上下文中意味著納米線具有類似硅 和鍺的不同材料、具有不同摻雜類型的例如硅(n型摻雜硅和p型摻 雜硅)的相同材料的組分，以及最后，在納米線的軸向上或徑向上具 有不同晶向的類似硅的相同材料。從高的多數(shù)載流子遷移率的意義來 說，為例如納米線的表面的調(diào)制摻雜的納米線的徑向異質(zhì)結(jié)構(gòu)是非常 有利的。
當(dāng)完成納米線22的生長(zhǎng)時(shí)，該結(jié)構(gòu)被氧化硅(Si02)層36覆蓋 (圖5b)。然后在Si02層36上沉積例如鋁的金屬層37 (圖5c)。 在下一步驟中，除了納米線22的頂部，金屬層37被厚的高n慘雜的 多晶硅層38覆蓋(圖5d)。通過適當(dāng)?shù)臐穹涛g，將未被多晶硅層 覆蓋的金屬層37刻蝕掉(圖5e)。然后沉積另一 Si02層39 (圖5f)。 在平面化步驟(圖5g)之后，制造漏極29的歐姆接觸33。以傳統(tǒng)方 式，通過接觸多晶硅層，可以制成形成柵極電極的到金屬層38的接 觸。通過在多晶硅層和氧化硅層38， 39中開窗口，以及通過進(jìn)行與 高n摻雜襯底23的接觸，來接觸源極24。
在另一實(shí)施例中，用金屬層來代替多晶硅層。而且，可用類似 寬帶隙半導(dǎo)體的其他材料來代替形成電介質(zhì)層36的氧化硅，以在柵 極電極38的交界面處形成肖特基勢(shì)壘。在寬帶隙半導(dǎo)體的生長(zhǎng)過程 中，可引入S摻雜層。
在圖6中，圖示說明了包括納米線22'的本發(fā)明晶體管21'的可 選實(shí)施例。其不包括勢(shì)壘區(qū)，僅僅在漏極29和本征區(qū)或低慘雜區(qū)26 之間形成一個(gè)肖特基勢(shì)壘。以如對(duì)圖4所示的晶體管的描述的類似方 式對(duì)漏極和本征區(qū)或低摻雜區(qū)26之間的肖特基勢(shì)壘進(jìn)行調(diào)制。圖4 所示的晶體管21關(guān)于源極24和漏極29是對(duì)稱的，即交換源極和漏 極電勢(shì)僅僅使源極-漏極電流反向，而其大小保持不變。與此相反， 晶體管21'是非對(duì)稱的，這是因?yàn)槠鋬H含有一個(gè)肖特基二極管。
以與納米線22相應(yīng)的方式，通過利用生長(zhǎng)催化劑34的VLS生 長(zhǎng)工藝來生長(zhǎng)納米線22'(圖7a)。主要的差別是在納米線22'中不 生長(zhǎng)勢(shì)壘。因此，該結(jié)構(gòu)是被電介質(zhì)層36覆蓋的。在電介質(zhì)層36 的表面上沉積多晶硅層37 (圖7a)。在平面化步驟(圖7b)之后， 進(jìn)行與源極24、漏極29和柵極32的接觸(圖6)。可選地，可用寬 帶隙半導(dǎo)體材料來代替電介質(zhì)層36，如上述已經(jīng)描述的一樣，寬帶 隙半導(dǎo)體材料可被提供S摻雜層。
權(quán)利要求
1.一種晶體管，其包括納米線(22，22’)，該納米線(22，22’)具有被本征區(qū)或低摻雜區(qū)(26，28)分隔的源極(24)和漏極(29)，其中在本征區(qū)或低摻雜區(qū)(26，28)和源極(24)及漏極(29)中的一個(gè)的交界面處形成勢(shì)壘，其中在勢(shì)壘的附近提供柵極電極(32)，從而通過向柵極電極(32)施加適當(dāng)?shù)碾妷耗軌蛘{(diào)制勢(shì)壘的有效高度和/或?qū)挾取?br> 2. 根據(jù)權(quán)利要求l所述的晶體管，其中勢(shì)壘區(qū)(27)位于所述 源極(24)和漏極(29)之間的本征區(qū)或低慘雜區(qū)(26， 28)的內(nèi)部。
3. 根據(jù)權(quán)利要求1所述的晶體管，其中所述勢(shì)壘(27)是高摻 雜半導(dǎo)體材料。
4. 根據(jù)權(quán)利要求3所述的晶體管，其中形成所述勢(shì)壘區(qū)(27) 的半導(dǎo)體材料是砷化銦(InAs)，而鄰近的本征區(qū)或低摻雜區(qū)是由硅(Si)或砷化鎵(GaAs)構(gòu)成的。
5. 根據(jù)權(quán)利要求l所述的晶體管，其中所述勢(shì)壘(27)是用金 屬制成的。
6. 根據(jù)權(quán)利要求1所述的晶體管，其中在半導(dǎo)體襯底(23)上 生長(zhǎng)所述納米線(22)。
7. 根據(jù)權(quán)利要求1所述的晶體管，其中所述納米線(22)具有 形成所述晶體管的源極(24)和漏極(29)的高摻雜末端部分。
8. 根據(jù)權(quán)利要求5所述的晶體管，其中所述納米線(22)的外 表面被絕緣層(31)覆蓋。
9. 根據(jù)權(quán)利要求8所述的晶體管，其中在所述絕緣層(31)的表面上沉積了形成柵極電極(32)的金屬層(37)。
10. 根據(jù)權(quán)利要求8所述的晶體管，其中所述絕緣層(31)是 電介質(zhì)層或?qū)λ鰱艠O電極(32)形成肖特基勢(shì)壘的寬帶隙半導(dǎo)體。
11. 根據(jù)權(quán)利要求IO所述的晶體管，其中對(duì)所述柵極電極(32) 形成肖特基勢(shì)壘的寬帶隙半導(dǎo)體包含S摻雜層。
全文摘要
一種晶體管，其包括納米線(22，22’)，該納米線(22，22’)具有被本征區(qū)或低摻雜區(qū)(26，28)分隔的源極(24)和漏極(29)。在本征區(qū)或低摻雜區(qū)(26，28)和源極(24)及漏極(29)中的一個(gè)的交界面處形成勢(shì)壘。在該勢(shì)壘的附近提供柵極電極(32)，從而，通過將適當(dāng)?shù)碾妷菏┘又翓艠O電極(32)可調(diào)制該勢(shì)壘的高度。
文檔編號(hào)H01L21/336GK101375398SQ200780003425
公開日2009年2月25日 申請(qǐng)日期2007年1月24日 優(yōu)先權(quán)日2006年1月25日
發(fā)明者弗雷德·胡爾克斯, 普拉巴特·阿加瓦爾 申請(qǐng)人:Nxp股份有限公司