專利名稱：半導體集成電路及其布局方法
技術領域：
本發(fā)明涉及具有用于從外部輸入AC時鐘信號和AC數(shù)據(jù)信號的 電路的半導體集成電路以及該半導體集成電路的布局(layout)方法， 特別涉及用于容易滿足在AC時鐘信號和AC數(shù)據(jù)信號之間產(chǎn)生的定 時限制(timing constraint)的4支術。
背景技術：
在半導體集成電路中，從半導體集成電路的外部輸入時鐘信號和 數(shù)據(jù)信號，并在半導體集成電路內(nèi)使從外部輸入的數(shù)據(jù)信號與從外部 輸入的時鐘信號或在半導體集成電路內(nèi)部產(chǎn)生的時鐘信號同步來進 行信號處理。因此，在該半導體集成電路中具有用于從半導體集成電 路的外部輸入時鐘信號和數(shù)據(jù)信號的電路。
圖8是具有用于從半導體集成電路的外部輸入時鐘信號和數(shù)據(jù)信 號的電路的以往的半導體集成電路的結(jié)構(gòu)圖。在圖8中，ll是外部信 號接收用電路，51是內(nèi)部電路，52是AC時鐘信號布線，53是AC 數(shù)據(jù)信號布線，54是外部時鐘端子，55是外部數(shù)據(jù)端子，56是內(nèi)部 電路發(fā)送數(shù)據(jù)信號布線，57是內(nèi)部電路接收數(shù)據(jù)信號布線。
AC數(shù)據(jù)信號布線53用于向外部信號接收用電路11傳送從外部 數(shù)據(jù)端子55輸入的AC數(shù)據(jù)信號。
AC時鐘信號布線52用于向外部信號接收用電路11傳送從外部 時鐘端子54輸入的AC時鐘信號。
內(nèi)部電路發(fā)送數(shù)據(jù)信號布線56用于向外部信號接收用電路11傳 送由內(nèi)部電^各51產(chǎn)生的內(nèi)部信號。
內(nèi)部電路接收數(shù)據(jù)信號布線57用于向內(nèi)部電路51傳送外部信號 接收用電路11的輸出信號。外部信號接收用電路11將經(jīng)由AC數(shù)據(jù)信號布線53傳送的AC 數(shù)據(jù)信號和經(jīng)由內(nèi)部電路發(fā)送數(shù)據(jù)信號布線56傳送的內(nèi)部信號與經(jīng) 由AC時鐘信號布線52傳送的AC時鐘信號同步來進行處理，并向內(nèi) 部電路51傳送輸出信號。
在此，形成了與AC時鐘信號同步地處理AC數(shù)據(jù)信號的電路結(jié) 構(gòu)，因此，產(chǎn)生如下這樣的定時限制AC數(shù)據(jù)信號從半導體集成電 路外部輸入的定時與AC時鐘信號從半導體集成電路外部輸入的定時 相比，不能產(chǎn)生某一定量以上的大小的差。
為了滿足該限制，必須將半導體集成電路布局成為使AC數(shù)據(jù)信 號通過的AC數(shù)據(jù)信號布線53的延遲時間與AC時鐘信號通過的AC 時鐘信號布線52的延遲時間之差在某一定量的大小以內(nèi)。
但是近年來，半導體集成電路的微型化和高速化正在逐步發(fā)展。 因此，由于AC時鐘信號的頻率較高，AC時鐘信號和AC數(shù)據(jù)信號 之間所容許的定時誤差越來越小。而且，由制造上或電源噪聲等導致 信號質(zhì)量劣化而引起的延遲時間偏差越來越大，導致AC時鐘信號布 線52或AC數(shù)據(jù)信號布線53成為用于滿足AC時鐘信號與AC數(shù)據(jù) 信號之間所容許的定時誤差的半導體集成電路的布局工時和難度增 加的主要原因。
因此，在以往的半導體集成電路中，通過進行使外部信號接收用 電路11和外部數(shù)據(jù)端子55、以及外部信號接收用電路11和外部時鐘 端子54的距離縮短那樣的布局，從而能夠縮短AC數(shù)據(jù)信號布線53 的延遲時間和AC時鐘信號布線52的延遲時間，容易滿足存在于AC 時鐘信號和AC數(shù)據(jù)信號之間的定時限制(例如參照專利文獻1 )。
專利文獻1:日本特開2001 - 67864號公報(第3頁)

發(fā)明內(nèi)容
但是，外部信號接收用電路11為了與內(nèi)部電路51進行數(shù)據(jù)信號 的收發(fā)，需要滿足與內(nèi)部電路51的定時限制。因此，外部信號接收 用電路11必須布局配置在能夠滿足與內(nèi)部電路51的定時限制和存在
于AC時鐘信號和AC數(shù)據(jù)信號之間的定時限制這兩方的位置上。
因此，外部信號接收用電路11受到與內(nèi)部電路51的定時限制的 影響，無法實施如使外部信號接收用電路11和外部數(shù)據(jù)端子55、以 及外部信號接收用電路11和外部時鐘端子54之間的距離縮短那樣的 布局配置，從而存在未減少用于滿足存在于AC時鐘信號和AC數(shù)據(jù) 信號之間的定時限制的半導體集成電路的布局工時和難度這樣的問 題。
本發(fā)明是著眼于上述問題而完成的，其目的在于提供一種可以不 受與內(nèi)部電路的定時限制的影響而易于滿足在AC時鐘信號和AC數(shù) 據(jù)信號之間產(chǎn)生的定時限制的半導體集成電路及其布局方法。
為了解決該目的，本發(fā)明的半導體集成電路具有用于從外部輸入 AC時鐘信號和AC數(shù)據(jù)信號的電路，其特征在于，包括接收從上 述半導體集成電路的外部輸入的AC數(shù)據(jù)信號的外部信號接收用電 路；接收在上述半導體集成電路的內(nèi)部電路中產(chǎn)生的信號、和/或向上 述內(nèi)部電路發(fā)送信號的內(nèi)部信號收發(fā)兩用電路；用于將上述外部信號 接收用電路的輸出信號作為上述內(nèi)部信號收發(fā)兩用電路的輸入信號 來傳送的數(shù)據(jù)信號布線；以及用于向上述外部信號接收用電路和上述 內(nèi)部信號收發(fā)兩用電路提供從上述半導體集成電路的外部輸入的AC 時鐘信號的AC時鐘信號布線。
另外，在上述半導體集成電路中，其特征在于，上述外部信號接 收用電路包括用于接收從上述半導體集成電路的外部輸入的上述AC 數(shù)據(jù)信號的外部信號接收用觸發(fā)器，由上述外部信號接收用觸發(fā)器鎖 存上述AC數(shù)據(jù)信號后的信號經(jīng)由上述數(shù)據(jù)信號布線而被發(fā)送到上述 內(nèi)部信號收發(fā)兩用電路，從上述半導體集成電路的外部輸入的上述 AC時鐘信號經(jīng)由上述AC時鐘信號布線而被提供給上述外部信號接 收用觸發(fā)器。
另外，在上述半導體集成電路中，其特征在于，上述內(nèi)部信號收 信號接收用電路的輸出信號的內(nèi)部信號收發(fā)兩用觸發(fā)器，從上述半導
體集成電路的外部輸入的上述AC時鐘信號經(jīng)由上述AC時鐘信號布 線而被提供給上述內(nèi)部信號收發(fā)兩用觸發(fā)器。
另外，在上述半導體集成電路中，其特征在于，存在多個上述外 部信號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā)器、和上述數(shù)據(jù)信 號布線。
另外，在上述半導體集成電路中，其特征在于，代替上述外部信 號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā)器而包括與時鐘信號 同步動作的電路或電路要素。
另外，在上述半導體集成電路中，其特征在于，與上述外部信號
部信號收發(fā)兩用電路連接的上述AC時鐘信號布線的時鐘等待時間短。
另外，在上述半導體集成電路中，其特征在于，在連接著上述外 部信號接收用電路的輸出信號和上述內(nèi)部信號收發(fā)兩用電路的輸入 信號的上述數(shù)據(jù)信號布線上插入有定時張弛電路。
另外，在上述半導體集成電路中，其特征在于，上述定時張弛電 路是使定時延遲的延遲緩沖器、反相鎖存器、反相觸發(fā)器中的任意一 個。
另外，在上述半導體集成電路中，其特征在于，還包括可選擇多 個上述AC時鐘信號中的任意一個的外部信號接收用時鐘選擇器和內(nèi) 部信號收發(fā)兩用時鐘選擇器，上述外部信號接收用時鐘選擇器的輸出 信號被輸入到上述外部信號接收用電路，上述內(nèi)部信號收發(fā)兩用時鐘 選擇器的輸出信號被輸入到上述內(nèi)部信號收發(fā)兩用電路。
另外，在上述半導體集成電路中，其特征在于，上述外部信號接 收用時鐘選擇器具有選擇在上述半導體集成電路的內(nèi)部產(chǎn)生的內(nèi)部 時鐘信號和多個上述AC時鐘信號中的任意 一個時鐘信號來提供給上 述外部信號接收用電路的功能，上述內(nèi)部信號收發(fā)兩用時鐘選擇器具 有選擇上述內(nèi)部時鐘信號和多個上述AC時鐘信號中的任意一個時鐘 信號來提供給上述內(nèi)部信號收發(fā)兩用電路的功能。
另外，在上述半導體集成電路中，其特征在于，還包括多個上述
外部信號接收用電路；和可選擇多個上述外部信號接收用電路的輸出 信號中的任意一個的外部信號接收選擇電路，其中，上述外部信號接 收選擇電路的輸出信號被輸入到上述內(nèi)部信號收發(fā)兩用電路。
另外，本發(fā)明的半導體集成電路的布局方法是上述半導體集成電 路的布局方法，其特征在于，包括用于將上述外部信號接收用電路 配置在上述半導體集成電路的外部數(shù)據(jù)端子或外部時鐘端子的附近 的外部信號接收用電路配置步驟；用于將上述內(nèi)部信號收發(fā)兩用電路 配置在上述半導體集成電路的任意位置上的內(nèi)部信號收發(fā)兩用電路 配置步驟；用于將連接在從上述外部時鐘端子到上述外部信號接收用 電路之間的上述AC時鐘信號布線和/或上述外部信號接收用時鐘選 擇器配置和布線在上述外部時鐘端子的附近的外部信號接收用時鐘 電路配置步驟；以及用于對連接在從上述外部時鐘端子到上述內(nèi)部信 號收發(fā)兩用電路之間的上述AC時鐘信號布線和/或上述內(nèi)部信號收 發(fā)兩用時鐘選擇器進行配置和布線的內(nèi)部信號收發(fā)兩用時鐘電路配 置步驟。
根據(jù)本發(fā)明，為了容易滿足在AC時鐘信號和AC數(shù)據(jù)信號之間 產(chǎn)生的定時限制，能夠進行如縮短外部信號接收用電路與外部數(shù)據(jù)端 子、以及外部信號接收用電路與外部時鐘端子的距離那樣的布局。


圖1是本發(fā)明的實施方式1中的半導體集成電路的結(jié)構(gòu)圖。 圖2是本發(fā)明的實施方式2中的半導體集成電路的結(jié)構(gòu)圖。 圖3是本發(fā)明的實施方式3中的半導體集成電路的結(jié)構(gòu)圖。 圖4是本發(fā)明的實施方式3中的半導體集成電路的時序圖。 圖5是本發(fā)明的實施方式4中的半導體集成電路的結(jié)構(gòu)圖。 圖6是本發(fā)明的實施方式5中的半導體集成電路的結(jié)構(gòu)圖。 圖7是本發(fā)明的實施方式6中的半導體集成電路的布局方法的步 驟圖。
圖8是以往的半導體集成電路的結(jié)構(gòu)圖。
標i己^兌明
11外部信號接收用電路
51內(nèi)部電^各
52 AC時鐘信號布線
53 AC數(shù)據(jù)信號布線 54外部時鐘端子
55外部數(shù)據(jù)端子
56內(nèi)部電路發(fā)送數(shù)據(jù)信號布線
57內(nèi)部電路接收數(shù)據(jù)信號布線
101外部信號接收用電路
102內(nèi)部信號收發(fā)兩用電路
103數(shù)據(jù)信號布線
104外部信號接收用觸發(fā)器
105內(nèi)部信號收發(fā)兩用觸發(fā)器
151內(nèi)部電^各
152 AC時鐘信號布線
153 AC數(shù)據(jù)信號布線 154外部時鐘端子 155外部數(shù)據(jù)端子
156內(nèi)部電路發(fā)送數(shù)據(jù)信號布線
157內(nèi)部電路接收數(shù)據(jù)信號布線
201時鐘樹
301定時張弛電路
302反相觸發(fā)器
501外部信號接收用時鐘選擇器 502內(nèi)部信號收發(fā)兩用時鐘選擇器 503內(nèi)部時4中生成電^各
601第l外部信號接收用電路
602第2外部信號接收用電路
603外部信號接收選擇電路
604第1外部信號接收用時鐘選擇器
605第2外部信號接收用時鐘選擇器
606第1外部數(shù)據(jù)端子
607第2外部數(shù)據(jù)端子
608第1外部時鐘端子
609第2外部時鐘端子
701外部信號接收用電路配置步驟
702內(nèi)部信號收發(fā)兩用電^ 各配置步驟
703外部信號接收用時鐘電路配置步驟
704內(nèi)部信號收發(fā)兩用時鐘電路配置步驟
具體實施例方式
以下，參照附圖來說明本發(fā)明的實施方式。 《發(fā)明的實施方式1》
圖1示出本發(fā)明的實施方式1中的半導體集成電路的結(jié)構(gòu)圖。在 圖1中，101是外部信號接收用電路，102是內(nèi)部信號收發(fā)兩用電路， 103是數(shù)據(jù)信號布線，104是外部信號接收用觸發(fā)器，105是內(nèi)部信號 收發(fā)兩用觸發(fā)器，151是內(nèi)部電路，152是AC時鐘信號布線，153是 AC數(shù)據(jù)信號布線，154是外部時鐘端子，155是外部數(shù)據(jù)端子，156 是內(nèi)部電路發(fā)送數(shù)據(jù)信號布線，157是內(nèi)部電路接收數(shù)據(jù)信號布線。
外部信號接收用電路ioi構(gòu)成為經(jīng)由AC數(shù)據(jù)信號布線153接收 從外部數(shù)據(jù)端子155輸入的AC數(shù)據(jù)信號，并由外部信號接收用觸發(fā) 器104將其與從外部時鐘端子154輸入的AC時鐘信號同步地鎖存， 向數(shù)據(jù)信號布線103發(fā)送接收到的AC數(shù)據(jù)信號。
內(nèi)部信號收發(fā)兩用電路102構(gòu)成為經(jīng)由^:據(jù)信號布線103或內(nèi)部 電路發(fā)送數(shù)據(jù)信號布線156接收從外部信號接收用電路101發(fā)送的
AC數(shù)據(jù)信號和內(nèi)部信號生成電路151的輸出信號，由內(nèi)部信號收發(fā)
兩用觸發(fā)器105將其與AC時鐘信號同步地鎖存，向內(nèi)部電路接收數(shù) 據(jù)信號布線157發(fā)送接收到的數(shù)據(jù)。
內(nèi)部電路151構(gòu)成為與AC時鐘信號同步接收從內(nèi)部信號收發(fā)兩 用電路102發(fā)送的數(shù)據(jù)以及向內(nèi)部信號收發(fā)兩用電路102發(fā)送數(shù)據(jù)。
AC時鐘信號布線152構(gòu)成為向外部信號接收用電路101、內(nèi)部 信號收發(fā)兩用電路102、內(nèi)部電路151提供從外部時鐘端子154輸入 的AC時鐘信號。
以下，對如圖1那樣構(gòu)成的半導體集成電路的動作進行說明。
從外部數(shù)據(jù)端子155輸入的AC數(shù)據(jù)信號經(jīng)由AC數(shù)據(jù)信號布線 153傳送到外部信號接收用電路101,從外部時鐘端子154輸入的AC 時鐘信號經(jīng)由AC時鐘信號布線152傳送到外部信號接收用電路101。 AC數(shù)據(jù)信號在外部信號接收用觸發(fā)器104中與AC時鐘信號同步被 鎖存。因此，外部信號接收用電路101受到存在于AC時鐘信號和 AC數(shù)據(jù)信號之間的定時限制的影響。
在外部信號接收用電路101中與AC時鐘信號同步被鎖存的AC 數(shù)據(jù)信號被傳送到內(nèi)部信號收發(fā)兩用電路102,并與AC時鐘信號同 步被鎖存。因此，在外部信號接收用電路101和內(nèi)部信號收發(fā)兩用電 ^各102之間產(chǎn)生定時限制。
在內(nèi)部信號收發(fā)兩用電路102中與AC時鐘信號同步鎖存的AC 數(shù)據(jù)信號被傳送到內(nèi)部電路151，并與AC時鐘信號同步被鎖存。另 外，在內(nèi)部電路151中與AC時鐘信號同步產(chǎn)生的信號被傳送到內(nèi)部 信號收發(fā)兩用電路102,并與AC時鐘信號同步被鎖存。因此，在內(nèi) 部信號收發(fā)兩用電路102和內(nèi)部電3各151之間產(chǎn)生定時限制。
由此，在如圖1那樣構(gòu)成的半導體集成電路中，有存在于外部信 號接收用電路101和外部時鐘端子154或外部數(shù)據(jù)端子155之間的定 時限制、存在于外部信號接收用電路101和內(nèi)部信號收發(fā)兩用電路 10 2之間的定時限制、存在于內(nèi)部信號收發(fā)兩用電路10 2和內(nèi)部電路 151之間的定時限制這3個定時限制。
但是，內(nèi)部電路151僅與內(nèi)部信號收發(fā)兩用電路102之間存在定 時限制，而與外部信號接收用電路101之間不存在定時限制。因此， 外部信號接收用電路101可實現(xiàn)不受內(nèi)部電路151的定時限制影響的
布局配置。
因此，外部信號接收用電路101可進行如縮短外部信號接收用電 路101與外部時鐘端子154的距離、以及外部信號接收用電路101與 外部數(shù)據(jù)端子155的距離那樣的布局，以能夠滿足存在于外部信號接 收用電路101與外部時鐘端子154或外部數(shù)據(jù)端子155之間的定時限制。
此外，在本實施方式中，對作為外部信號接收用電路101而使用 了外部信號接收用觸發(fā)器104、作為內(nèi)部信號收發(fā)兩用電路102而使 用了內(nèi)部信號收發(fā)兩用觸發(fā)器105的結(jié)構(gòu)進行了說明，但在作為外部 信號接收用電路101或內(nèi)部信號收發(fā)兩用電路102而使用了 SRAM等 與AC時鐘信號同步動作的電路或電路要素的情況下，也能夠取得同 樣的效果。
另外，在本實施方式中，對在內(nèi)部信號收發(fā)兩用電路102和內(nèi)部 電路151之間共同具有內(nèi)部電路發(fā)送數(shù)據(jù)信號布線156和內(nèi)部電路接 收數(shù)據(jù)信號布線157的情況進行了說明，但在僅具有內(nèi)部電路發(fā)送數(shù) 據(jù)信號布線156和內(nèi)部電路接收數(shù)據(jù)信號布線157中的任一個的情況 下也能夠取得同樣的效果。
另外，在AC數(shù)據(jù)信號布線153、數(shù)據(jù)信號布線103、內(nèi)部電路 發(fā)送數(shù)據(jù)信號布線156、內(nèi)部電路接收數(shù)據(jù)信號布線157具有多根而 并非1根，外部信號接收用觸發(fā)器104、內(nèi)部信號收發(fā)兩用觸發(fā)器105 具有多個，在外部信號接收用電路101、內(nèi)部信號收發(fā)兩用電路102、 內(nèi)部電路151中與AC時鐘信號同步動作的結(jié)構(gòu)的情況下，也能夠取 得同樣的效果。
《發(fā)明的實施方式2》
圖2示出本發(fā)明的實施方式2中的半導體集成電路的結(jié)構(gòu)圖。在 圖2中，201是時鐘樹。與圖l的區(qū)別在于，時鐘樹201被插入在存
在于外部時鐘端子154與內(nèi)部信號收發(fā)兩用電路102、以及外部時鐘 端子154與內(nèi)部電路151之間的AC時鐘信號布線152上。
以下，對如圖2那樣構(gòu)成的半導體集成電路的動作進行說明。
從外部時鐘端子154輸入的AC時鐘信號在時鐘樹201中進行信 號延遲，并被輸入到內(nèi)部信號收發(fā)兩用電路102和內(nèi)部電路151。因 此，輸入到外部信號接收用電路101的AC時鐘信號布線152的時鐘 等待時間(clock latency)比輸入到內(nèi)部信號收發(fā)兩用電路102和內(nèi) 部電路151的AC時鐘信號布線152的時鐘等待時間短，輸入到內(nèi)部 信號收發(fā)兩用電路102和內(nèi)部電路151的AC時鐘信號的定時遲于輸 入到外部信號接收用電路101的AC時鐘信號的定時。
在通常的半導體集成電路的布局中，為了使輸入到同步電路的時 鐘信號的時鐘等待時間與時鐘信號一致而不發(fā)生波形失真，采取在時 鐘布線上插入時鐘樹201的方法，但隨著提供時鐘信號的同步電路的 數(shù)量的增加，時鐘樹201中的信號延遲時間有增加的趨勢。
另一方面，在如圖2那樣構(gòu)成的半導體集成電路中，不對外部信 號接收用電路101插入時鐘樹201。因此，輸入到外部信號接收用電 路101的AC時鐘信號布線152的時鐘等待時間不會受到由包含在內(nèi) 部信號收發(fā)兩用電路102和外部電路151中的同步電路的數(shù)量增加而 引起的時鐘樹201的信號延遲時間的增加的影響。因此，即使在包含 于內(nèi)部信號收發(fā)兩用電路102和內(nèi)部電路151中的同步電路的數(shù)量增 加的情況下，也可實現(xiàn)如縮短AC時鐘信號布線152的延遲時間那樣 的布局，具有能夠容易滿足存在于AC時鐘信號和AC數(shù)據(jù)信號之間 的定時限制這樣的效果。
此外，在本實施方式中，對將時鐘樹201插入到存在于外部時鐘 端子154和內(nèi)部電路151之間的AC時鐘信號布線152上的情況進行 了說明，但只要是緩沖器或延遲電路等具有可實現(xiàn)信號的時間延遲的 元件或電路結(jié)構(gòu)的部件來代替時鐘樹201，就能夠取得同樣的效果。
另外，即使不使用時鐘樹201,只要是具有如輸入到外部信號接 收用電路101的AC時鐘信號布線152的時鐘等待時間比輸入到內(nèi)部
信號收發(fā)兩用電路102和內(nèi)部電路151的AC時鐘信號布線152的時 鐘等待時間短那樣的布線結(jié)構(gòu)的半導體集成電路，就能夠取得同樣的 效果。
《發(fā)明的實施方式3》
圖3示出本發(fā)明的實施方式3中的半導體集成電路的結(jié)構(gòu)圖。在 圖3中，301是定時張弛電路，302是反相觸發(fā)器。
與圖2的區(qū)別在于，定時張弛電路301被插入在數(shù)據(jù)信號布線103 上。定時張弛電路301構(gòu)成為使用反相觸發(fā)器302將從外部信號接收 用電路101發(fā)送來的信號與AC時鐘信號的反相信號同步鎖存，并發(fā) 送到內(nèi)部信號收發(fā)兩用電路102。
另外，從外部時鐘端子154到定時張弛電路301的時鐘等待時間 與從外部時鐘端子154到外部信號接收用電路101的時鐘等待時間相 等，或差異較小到可以視為相等的程度。
以下，對如圖3那樣構(gòu)成的半導體集成電路的動作進行說明。
由外部信號接收用電路101與AC時鐘信號同步發(fā)送來的AC數(shù) 據(jù)信號在反相觸發(fā)器302中與AC時鐘信號的反相信號同步鎖存，并 發(fā)送到內(nèi)部信號收發(fā)兩用電路102。發(fā)送到內(nèi)部信號收發(fā)兩用電路102 的AC數(shù)據(jù)信號在內(nèi)部信號收發(fā)兩用觸發(fā)器105中與由時鐘樹201進 行了信號延遲的AC時鐘信號同步鎖存。
圖4示出如圖3那樣構(gòu)成的半導體集成電路的時序圖。
在輸入到外部信號接收用電路101的AC時鐘信號的波形上升沿 發(fā)送來的AC數(shù)據(jù)信號Dl被保持到下一個AC時鐘信號的波形上升 沿。AC數(shù)據(jù)信號Dl在連接于外部信號接收用電路101的后級的電 路中，應在接收到AC數(shù)據(jù)信號Dl的AC時鐘信號的波形上升沿的 下一個波形上升沿讀入。
假設如圖2中的半導體集成電路的結(jié)構(gòu)圖所示那樣，在外部信號 接收用電路101的后級是內(nèi)部信號收發(fā)兩用電路102的情況下，為了 使與外部信號接收用電路101對應的AC時鐘信號的時鐘等待時間比 與內(nèi)部信號收發(fā)兩用電路102對應的時鐘等待時間短，輸入到內(nèi)部信
號收發(fā)兩用電路102的AC時鐘信號的定時遲于輸入到外部信號接收 用電路101的AC時鐘信號的定時。因此，在內(nèi)部信號收發(fā)兩用電路 102中，將不能在接收到AC數(shù)據(jù)信號Dl的AC時鐘信號的波形上升 沿的下 一 個波形上升沿讀入A C數(shù)據(jù)信號D1 。
與此相對，在如圖3那樣構(gòu)成的半導體集成電路中，由外部信號 接收用電路101輸出的AC數(shù)據(jù)信號Dl在定時張弛電路301中利用 AC時鐘信號的反相信號被鎖存一次，所以AC數(shù)據(jù)信號Dl被信號延 遲AC時鐘信號的半個周期。該信號延遲補償由在時鐘樹201中的 AC時鐘信號延遲引起的定時惡化，所以在內(nèi)部信號收發(fā)兩用電路102 中，能夠在發(fā)送了 AC數(shù)據(jù)信號Dl的AC時鐘信號的波形上升沿的 下一個波形上升沿讀入AC數(shù)據(jù)信號Dl。
此外，在本實施方式中，對定時張弛電路301是反相觸發(fā)器302 的情況進行了說明，但只要是反相鎖存器或緩沖器、延遲電路等具有 可實現(xiàn)信號的時間性延遲的元件或電路結(jié)構(gòu)的部件來代替反相觸發(fā) 器302,就能夠取得同樣的效果。 《發(fā)明的實施方式4》
圖5示出本發(fā)明的實施方式4中的半導體集成電路的結(jié)構(gòu)圖。在 圖5中，501是外部信號接收用時鐘選擇器，502是內(nèi)部信號收發(fā)兩 用時鐘選擇器，503是內(nèi)部時鐘生成電路。
與圖3的區(qū)別在于，具有多個外部時鐘端子154,從多個外部時 鐘端子154輸入的AC時鐘信號和從內(nèi)部時鐘生成電路503輸出的內(nèi) 部時鐘信號被輸入到外部信號接收用時鐘選擇器501和內(nèi)部信號收發(fā) 兩用時鐘選擇器502。外部信號接收用時鐘選擇器501的輸出信號被 輸入到外部信號接收用電路101,內(nèi)部信號收發(fā)兩用時鐘選擇器502 向內(nèi)部信號收發(fā)兩用電路102和內(nèi)部電^各151進行輸入。
以下，對如圖5那樣構(gòu)成的半導體集成電路的動作進行說明。
外部信號接收用時鐘選擇器501和內(nèi)部信號收發(fā)兩用時鐘選擇器 502選擇所輸入的多個外部時鐘端子154或內(nèi)部時鐘生成電路503的 輸出信號的任意一個。在此，外部信號接收用時鐘選擇器501所選擇
的輸入時鐘信號與內(nèi)部信號收發(fā)兩用時鐘選擇器502所選擇的輸入時
鐘信號相同。例如，在外部信號接收用時鐘選擇器501選擇了 AC時 鐘信號的情況下，內(nèi)部信號收發(fā)兩用時鐘選擇器502也預先選擇同樣 的AC時鐘信號。
由此，外部信號接收用時鐘選擇器501和內(nèi)部信號收發(fā)兩用時鐘 選擇器502所選擇的輸入時鐘信號被傳送到外部信號接收用電路 101、內(nèi)部信號收發(fā)兩用電路102、內(nèi)部電路151,所以即使在從多個 外部時鐘端子154輸入了多個AC時鐘信號的情況下，都能夠進行如 縮短了從外部時鐘端子154連接到外部信號接收用電路101的AC時 鐘信號布線152的延遲時間那樣的布局，具有能夠容易滿足存在于 AC時鐘信號和AC數(shù)據(jù)信號之間的定時限制這樣的效果。
此外，在本實施方式中，對向外部信號接收用時鐘選擇器501和 內(nèi)部信號收發(fā)兩用時鐘選擇器502輸入從多個外部時鐘端子154輸入 的A C時鐘信號和從內(nèi)部時鐘生成電路5 03輸出的內(nèi)部時鐘信號的情 況進行了說明，但在向外部信號接收用時鐘選擇器501和內(nèi)部信號收 發(fā)兩用時鐘選擇器502僅輸入從多個外部時鐘端子154輸入的AC時 鐘信號的情況下，也能夠取得同樣的效果。 《發(fā)明的實施方式5》
圖6示出本發(fā)明的實施方式5中的半導體集成電路的結(jié)構(gòu)圖。在 圖6中，601是第1外部信號接收用電路，602是第2外部信號接收 用電路，603是外部信號接收選擇電路，604是第1外部信號接收用 時鐘選擇器，605是第2外部信號接收用時鐘選擇器，606是第1外 部數(shù)據(jù)端子，607是第2外部數(shù)據(jù)端子，608是第1外部時鐘端子， 609是第2外部時鐘端子。
構(gòu)成為第1外部信號接收用電路601的輸出信號和第2外部信號 接收用電路602的輸出信號經(jīng)由定時張弛電路3 01輸入到外部信號接 收選擇電路603,外部信號接收選擇電路603的輸出信號被輸入到內(nèi) 部信號收發(fā)兩用電路102。
與圖5的區(qū)別在于，構(gòu)成為圖5所示的外部信號接收用電路IOI、
外部時鐘端子154、外部數(shù)據(jù)端子155、外部信號接收用時鐘選擇器 501在圖6中分別具有第1外部信號接收用電路601和第2外部信號 接收用電路602這2個、第1外部時鐘端子608和第2外部時鐘端子 609這2個、第1外部數(shù)據(jù)端子606和第2外部數(shù)據(jù)端子607這2個、 第1外部信號接收用時鐘選擇器604和第2外部信號接收用時鐘選擇 器605這2個，向內(nèi)部信號收發(fā)兩用電路102輸入端輸入第1外部信 號接收用電路601的輸出信號和第2外部信號接收用電路602的輸出 信號中的任意一個。
以下，對如圖6那樣構(gòu)成的半導體集成電路的動作進行說明。 第1外部信號接收用時鐘選擇器604、第2外部信號接收用時鐘 選擇器605和內(nèi)部信號收發(fā)兩用時鐘選擇器502選擇從第1外部時鐘 端子608或第2外部時鐘端子609輸入的AC時鐘信號、內(nèi)部時鐘生 成電路503的輸出信號中的任意一個。
在此，第1外部信號接收用時鐘選擇器604或第2外部信號接收 用時鐘選擇器605所選擇的輸入時鐘信號與內(nèi)部信號收發(fā)兩用時鐘選 擇器502所選擇的輸入時鐘信號相等。例如，在第l外部信號接收用 時鐘選擇器604選擇了從第1外部時鐘端子608輸入的AC時鐘信號 的情況下，內(nèi)部信號收發(fā)兩用時鐘選擇器502也預先選擇同樣的AC 時鐘信號。
由此，第1外部信號接收用時鐘選擇器604或第2外部信號接收 用時鐘選擇器605所選擇的輸入時鐘信號被傳送到第1外部信號接收 用電路601或第2外部信號接收用電路602、內(nèi)部信號收發(fā)兩用電路 102、內(nèi)部電^各151。
另外，從第1外部時鐘端子608輸入的AC時鐘信號經(jīng)由第1外 部信號接收用時鐘選擇器604被輸入到第1外部信號接收用電路601， 從第2外部時鐘端子609輸入的AC時鐘信號經(jīng)由第2外部信號接收 用時鐘選擇器605被輸入到第2外部信號接收用電路602。
由此，可實現(xiàn)如縮短了從第1外部時鐘端子608連接到第1外部 信號接收用電路601的AC時鐘信號布線152的延遲時間、并縮短了
從第1外部數(shù)據(jù)端子606連接到第1外部信號接收用電路601的AC 數(shù)據(jù)信號15 3的延遲時間那樣的布局，所以對于第1外部時鐘端子6 0 8 和第1外部數(shù)據(jù)端子606，能夠容易滿足存在于AC時鐘信號和AC 數(shù)據(jù)信號之間的定時限制。另外，可實現(xiàn)如縮短了從第2外部時鐘端 子609連接到第2外部信號接收用電路602的AC時鐘信號布線152 的延遲時間、并縮短了從第2外部數(shù)據(jù)端子607連接到第2外部信號 接收用電路602的AC數(shù)據(jù)信號153的延遲時間那樣的布局，所以對 于第2外部時鐘端子609和第2外部數(shù)據(jù)端子607，能夠容易滿足存 在于AC時鐘信號和AC數(shù)據(jù)信號之間的定時限制。
因此，即使在第1外部時鐘端子608或第1外部數(shù)據(jù)端子606、 和第2外部時鐘端子609或第1外部數(shù)據(jù)端子607的配置位置物理性 分離的情況下，也可分別實現(xiàn)如縮短了 AC時鐘信號布線152和AC 數(shù)據(jù)信號153那樣的布局，具有能夠容易滿足存在于AC時鐘信號和
AC數(shù)據(jù)信號之間的定時限制。
另外，在本實施方式中，對外部信號接收用電路601、 602、外部 時鐘端子608、 609、外部數(shù)據(jù)端子606、 607、外部信號接收用時鐘 選擇器604、 605分別具有2個的情況進行了說明，但即使在具有3 個以上的情況下，也具有同樣的效果。 《發(fā)明的實施方式6》
圖7示出本發(fā)明的實施方式6中的半導體集成電路的布局方法的 步驟圖。在圖7中，701是外部信號接收用電路配置步驟，702是內(nèi) 部信號收發(fā)兩用電路配置步驟，703是外部信號接收用時鐘電路配置 步驟，704是內(nèi)部信號收發(fā)兩用時鐘電路配置步驟。
對于圖7所示的半導體集成電路的布局方法的步驟圖的各處理， 以如圖6那樣構(gòu)成的半導體集成電路為例進行說明。
首先，在外部信號接收用電路配置步驟701中，將第l外部信號 接收用電路601和第2外部信號接收用電路602分別配置在第1外部 數(shù)據(jù)端子606和第2外部數(shù)據(jù)端子607、或第1外部時鐘端子608和 第2外部時鐘端子609的附近。由此，實現(xiàn)如對AC數(shù)據(jù)信號縮短延
遲時間那樣的布局配置。
接著，在內(nèi)部信號收發(fā)兩用電路配置步驟702中，將內(nèi)部信號收 發(fā)兩用電路102、內(nèi)部電路151、定時張弛電路301、外部信號接收選 擇電路603以滿足存在于第1外部信號接收用電路601或第2外部信 號接收用電路602與內(nèi)部信號收發(fā)兩用電路102、以及內(nèi)部信號收發(fā) 兩用電路102與內(nèi)部電路151之間的定時限制的方式配置在半導體集 成電路的任意位置。這些電路可配置成不受從第1外部數(shù)據(jù)端子606、 第2外部數(shù)據(jù)端子607、第1外部時鐘端子608、第2外部時鐘端子 609輸入的AC時鐘信號和AC數(shù)據(jù)信號之間存在的定時限制的影響。
接著，在外部信號接收用時鐘電路配置步驟703中，將從第1外 部時鐘端子608到第1外部信號接收用電路601之間連接的AC時鐘 信號布線152和第1外部信號接收用時鐘選擇器604配置在第1外部 時鐘端子608的附近，以及將從第2外部時鐘端子609到第2外部信 號接收用電路602之間連接的AC時鐘信號布線152和第2外部信號 接收用時鐘選擇器605配置在第2外部時鐘端子609的附近。由此， 連接在第1外部信號接收用電路601和第2外部信號接收用電路602 之間的AC時鐘信號將實現(xiàn)如縮短延遲時間那樣的布局配置。
最后，在內(nèi)部信號收發(fā)兩用時鐘電路配置步驟704中，對從第1 外部時鐘端子608或第2外部時鐘端子609到內(nèi)部信號收發(fā)兩用電路 102或內(nèi)部電路151之間連接的AC時鐘信號布線152、內(nèi)部信號收 發(fā)兩用時鐘選擇器502、時鐘樹201配置布線。這些電路可配置成不 受存在于從第1外部數(shù)據(jù)端子606、第2外部數(shù)據(jù)端子607、第1外 部時鐘端子608、第2外部時鐘端子609輸入的AC時鐘信號和AC
數(shù)據(jù)信號之間的定時限制的影響。
如以上那樣，在本實施方式中，在外部信號接收用電路配置步驟 701和外部信號接收用時鐘電路配置步驟703中，進行用于滿足存在 于從第1外部時鐘端子608、第2外部時鐘端子609、第1外部數(shù)據(jù) 端子606、第2外部數(shù)據(jù)端子607到第1外部信號接收用電路601、 第2外部信號接收用電路602之間的定時限制的配置。另外，在內(nèi)部
信號收發(fā)兩用電路配置步驟702和內(nèi)部信號收發(fā)兩用時鐘電路配置步 驟704中，進行用于滿足從第1外部信號接收用電路601、第2外部 信號接收用電路602到內(nèi)部信號收發(fā)兩用電路102、以及內(nèi)部信號收 發(fā)用電路102與內(nèi)部電路151之間存在的定時限制的配置。這樣，通 過使用于滿足半導體集成電路的定時限制的配置步驟單獨包括用于 滿足與第1外部數(shù)據(jù)端子606、第2外部數(shù)據(jù)端子607、第1外部時 鐘端子608、第2外部時鐘端子609相關的定時限制的配置步驟、和 用于滿足與這些端子無關的定時限制的配置步驟，具有可實現(xiàn)用于容 易滿足在AC時鐘信號和AC數(shù)據(jù)信號之間產(chǎn)生的定時限制的布局配 置這樣的效果。
產(chǎn)業(yè)上的可利用性
本發(fā)明的半導體集成電路及其布局方法具有如下的效果為了不 受與內(nèi)部電路的定時限制的影響而易于滿足在AC時鐘信號和AC數(shù) 據(jù)信號之間產(chǎn)生的定時限制，可進行如縮短外部信號接收用電路與外 部數(shù)據(jù)端子、以及外部信號接收用電路與外部時鐘端子之間的距離那 樣的布局，作為具有用于從外部輸入AC時鐘信號和AC數(shù)據(jù)信號的 電路的半導體集成電路等是有用的。
權利要求
1.一種半導體集成電路，具有用于從外部輸入AC時鐘信號和AC數(shù)據(jù)信號的電路，其特征在于，包括:接收從上述半導體集成電路的外部輸入的AC數(shù)據(jù)信號的外部信號接收用電路；接收在上述半導體集成電路的內(nèi)部電路中產(chǎn)生的信號、和/或向上述內(nèi)部電路發(fā)送信號的內(nèi)部信號收發(fā)兩用電路；用于將上述外部信號接收用電路的輸出信號作為上述內(nèi)部信號收發(fā)兩用電路的輸入信號來傳送的數(shù)據(jù)信號布線；以及用于向上述外部信號接收用電路和上述內(nèi)部信號收發(fā)兩用電路提供從上述半導體集成電路的外部輸入的AC時鐘信號的AC時鐘信號布線。
2. 根據(jù)權利要求1所述的半導體集成電路，其特征在于， 上述外部信號接收用電路包括用于接收從上述半導體集成電路的外部輸入的上述AC數(shù)據(jù)信號的外部信號接收用觸發(fā)器，由上述外部信號接收用觸發(fā)器鎖存上述AC數(shù)據(jù)信號后的信號經(jīng)由上述數(shù)據(jù)信號布線而被發(fā)送到上述內(nèi)部信號收發(fā)兩用電路，從上述半導體集成電路的外部輸入的上述AC時鐘信號經(jīng)由上述AC時鐘信號布線而被提供給上述外部信號接收用觸發(fā)器。
3. 根據(jù)權利要求1所述的半導體集成電路，其特征在于， 上述內(nèi)部信號收發(fā)兩用電路包括用于接收經(jīng)由上述數(shù)據(jù)信號布線而發(fā)送的上述外部信號接收用電路的輸出信號的內(nèi)部信號收發(fā)兩 用觸發(fā)器，從上述半導體集成電路的外部輸入的上述AC時鐘信號經(jīng)由上述 AC時鐘信號布線而被提供給上述內(nèi)部信號收發(fā)兩用觸發(fā)器。
4. 根據(jù)權利要求2或3所述的半導體集成電路，其特征在于， 存在多個上述外部信號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā)器、和上述數(shù)據(jù)信號布線。
5. 根據(jù)權利要求2至4中任意一項所述的半導體集成電路，其特征在于，代替上述外部信號接收用觸發(fā)器或上述內(nèi)部信號收發(fā)兩用觸發(fā) 器而包括與時鐘信號同步動作的電路或電路要素。
6. 根據(jù)權利要求1至5中任意一項所述的半導體集成電路，其 特征在于，等待時間比與上述內(nèi)部信號收發(fā)兩用電路連接的上述AC時鐘信號布 線的時鐘等待時間短。
7. 根據(jù)權利要求6所述的半導體集成電路，其特征在于， 在連接著上述外部信號接收用電路的輸出信號和上述內(nèi)部信號收發(fā)兩用電路的輸入信號的上述數(shù)據(jù)信號布線上插入有定時張弛電 路。
8. 根據(jù)權利要求7所述的半導體集成電路，其特征在于， 上述定時張弛電路是使定時延遲的延遲緩沖器、反相鎖存器、反相觸發(fā)器中的任意一個。
9. 根據(jù)權利要求1至8中任意一項所述的半導體集成電路，其特征在于，p , , 、。 、 ' 、 口 、收用時鐘選擇器和內(nèi)部信號收發(fā)兩用時鐘選擇器，上述外部信號接收用時鐘選擇器的輸出信號被輸入到上述外部 信號接收用電路，上述內(nèi)部信號收發(fā)兩用時鐘選擇器的輸出信號被輸入到上述內(nèi) 部信號收發(fā)兩用電路。
10. 根據(jù)權利要求9所述的半導體集成電路，其特征在于， 上述外部信號接收用時鐘選擇器具有選擇在上述半導體集成電^各的內(nèi)部產(chǎn)生的內(nèi)部時鐘信號和多個上述AC時鐘信號中的任意一個 時鐘信號來提供給上述外部信號接收用電路的功能，上述內(nèi)部信號收發(fā)兩用時鐘選擇器具有選擇上述內(nèi)部時鐘信號 和多個上述AC時鐘信號中的任意 一 個時鐘信號來提供給上述內(nèi)部信 號收發(fā)兩用電路的功能。
11. 根據(jù)權利要求1至10中任意一項所述的半導體集成電路，其特征在于，還包括多個上述外部信號接收用電路；和可選擇多個上述外部信號接收用電路的輸出信號中的任意一個 的外部信號接收選擇電路，其中，上述外部信號接收選擇電路的輸出信號被輸入到上述內(nèi)部信號 收發(fā)兩用電路。
12. —種半導體集成電路的布局方法，其中半導體集成電路是權 利要求1至11中任意一項所述的半導體集成電路，其特征在于，包括用于將上述外部信號接收用電路配置在上述半導體集成電路的 外部數(shù)據(jù)端子或外部時鐘端子的附近的外部信號接收用電路配置步 驟；用于將上述內(nèi)部信號收發(fā)兩用電路配置在上述半導體集成電路 的任意位置上的內(nèi)部信號收發(fā)兩用電路配置步驟；用于將連接在從上述外部時鐘端子到上述外部信號接收用電路 之間的上述AC時鐘信號布線和/或上述外部信號接收用時鐘選擇器 配置和布線在上述外部時鐘端子的附近的外部信號接收用時鐘電路 配置步驟；以及用于對連接在從上述外部時鐘端子到上述內(nèi)部信號收發(fā)兩用電 路之間的上述AC時鐘信號布線和/或上述內(nèi)部信號收發(fā)兩用時鐘選 擇器進行配置和布線的內(nèi)部信號收發(fā)兩用時鐘電路配置步驟。
全文摘要
本發(fā)明提供一種半導體集成電路及其布局方法。內(nèi)部電路(151)僅與內(nèi)部信號收發(fā)兩用電路(102)之間存在定時限制，與外部信號接收用電路(101)之間不存在定時限制。因此，外部信號接收用電路(101)可實現(xiàn)不受內(nèi)部電路(151)的定時限制的影響的布局配置。由此，外部信號接收用電路(101)可實現(xiàn)如縮短外部信號接收用電路(101)與外部時鐘端子(154)的距離、以及外部信號接收用電路(101)與外部數(shù)據(jù)端子(155)的距離，使得能夠滿足存在于外部信號接收用電路(101)與外部時鐘端子(154)或外部數(shù)據(jù)端子(155)之間的定時限制，從而能夠容易滿足在AC時鐘信號與AC數(shù)據(jù)信號之間產(chǎn)生的定時限制。
文檔編號H01L21/82GK101375503SQ200780003340
公開日2009年2月25日 申請日期2007年7月25日 優(yōu)先權日2006年11月10日
發(fā)明者中村明博 申請人:松下電器產(chǎn)業(yè)株式會社