專利名稱：電可編程熔絲感測(cè)電路以及感測(cè)電可編程熔絲狀態(tài)的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電可編程熔絲技術(shù)，特別地涉及用來(lái)感測(cè)電可編 程熔絲燒斷還是未燒斷的電路。
背景技術(shù)：
現(xiàn)代電子系統(tǒng)經(jīng)常在半導(dǎo)體芯片上^f吏用 一個(gè)或多個(gè)電可編程熔絲以 個(gè)性化特定電子系統(tǒng)中半導(dǎo)體芯片的功能。電可編程熔絲可以在制造期 間燒斷或者可以隨后時(shí)間例如在客戶的辦公室中燒斷。電可編程熔絲或 多個(gè)電可編程熔絲的狀態(tài)(即電可編程熔絲"燒斷"還是"未燒斷")在半 導(dǎo)體芯片上使用以啟動(dòng)功能、禁止功能或者改變半導(dǎo)體芯片的功能。例 如，測(cè)試電子功能所需要的測(cè)試功能在電子功能的測(cè)試之后可能不再需 要。為了節(jié)省功率，可以在已執(zhí)行測(cè)試之后禁止測(cè)試功能。作為第二個(gè) 例子，特定電子功能可能在軍隊(duì)或其他安全敏感應(yīng)用中使用?？梢耘渲?電路以探測(cè)篡改特定電子系統(tǒng)的企圖。 一旦探測(cè)到墓改特定電子系統(tǒng)的 企圖，電可編程熔絲被燒斷以禁止特定電子系統(tǒng)或者更改其行為。電可 編程熔絲的其他使用包括但不局限于為客戶提供定制的功能，例如提供 高速緩存大小、高速緩存關(guān)聯(lián)、驅(qū)動(dòng)器/接收器電壓電平等的變化。典型地使用多晶硅形狀構(gòu)造現(xiàn)代電可編程熔絲，多晶硅具有相對(duì)高 的電阻率。金屬硅化物(例如硅化鈦)在多晶硅形狀的頂表面上形成， 金屬硅化物具有相對(duì)較低的電阻率。通過(guò)使足夠的電流流過(guò)電可編程熔 絲以促成從多晶硅形狀的至少一部分去除金屬珪化物而"燒斷，，電可編程 熔絲。例如，電流可以引起金屬硅化物中的電遷移，促成從多晶硅形狀 的至少 一部分去除金屬硅化物。例如，US2006/0136858教導(dǎo)了電可編程熔絲的"燒斷""對(duì)于一些
實(shí)施例，在大約2.5-3.5伏特下驅(qū)動(dòng)大約10毫安的電流通過(guò)硅化物層 202長(zhǎng)達(dá)大約200微秒使硅化物層202和多晶硅線201的溫度升高，這 建立熱梯度。作為電遷移原理的結(jié)果，熱梯度使硅化物層202向多晶硅 線201的一端遷移，但是，通過(guò)硅化物層202的電流繼續(xù)維持，只要多 晶硅線201保持為熱的、本征的以及導(dǎo)電的。熱梯度迫使珪化物層202 的電遷移完成，也就是將熔絲鏈路208中的大部分硅化物202驅(qū)動(dòng)到多 晶硅層201，導(dǎo)致圖2C中所示的燒斷熔絲的不導(dǎo)電耗盡部分 209。"…"然后將組件冷卻，并且電可編程熔絲剩下具有導(dǎo)電硅化物202 的不連續(xù)涂層的高電阻多晶硅線(導(dǎo)電硅化物202已遷移到多晶硅線的 一端并且留下線的相對(duì)端棵露)。"2005年8月12日提交的申請(qǐng)序號(hào)11/297,311 (檔案號(hào) ROC920050241US1)教導(dǎo)燒斷的電可編程熔絲和未燒斷的電可編程熔 絲的電阻容差，以及用來(lái)燒斷電可編程熔絲的電路。申請(qǐng)序號(hào) 11/297,311的詳細(xì)理解不是本申請(qǐng)所必需的；知道燒斷電可編程熔絲需 要專用電路、燒斷的和未燒斷的電可編程熔絲的電阻容差一般相當(dāng)大， 以及半導(dǎo)體芯片上相似器件的跟蹤是有缺點(diǎn)的就足夠了 。圖1A顯示配置以感測(cè)電可編程熔絲12的現(xiàn)有^R術(shù)電可編程熔絲感 測(cè)電路20。當(dāng)電可編程熔絲12未燒斷時(shí)，電可編程熔絲12具有電阻 RFUSE的第一值(在未燒斷的電可編程熔絲的第一電阻范圍內(nèi))。當(dāng)電 可編程熔絲12燒斷時(shí)，電可編程熔絲12具有電阻RFUSE的第二值 (在燒斷的電可編程熔絲的第二電阻范圍內(nèi))。為了簡(jiǎn)單，沒(méi)有顯示用 來(lái)燒斷電可編程熔絲12的專用電路(但是，顯示了 NFET N10B和 N11B，以及當(dāng)電可編程熔絲12燒斷時(shí)的保護(hù)N10A， N11A)。具有電 阻RREF的參考電阻器13在圖1A中顯示。在電可編程熔絲12的感測(cè) 期間，第一電流流過(guò)電可編程熔絲12并且第二電流流過(guò)參考電阻器 13。典型地，第一電流設(shè)計(jì)成與第二電流相同。第一電壓在節(jié)點(diǎn)21處 形成并且第二電壓在節(jié)點(diǎn)22處形成。第一電壓與第一電流乘以電可編 程熔絲12的電阻RFUSE加上在NFET (N溝道場(chǎng)效應(yīng)晶體管)N10A 和NFET N10B上的小的電壓降成比例。第二電壓與第二電流乘以參考電阻器13的電阻RREF加上在NFET NilA和NFET N11B上的小的電 壓降成比例。只要信號(hào)FSET 15激活且PRECHARGE 14和SIGDEV 16未激 活，那么包括反相器11、 PFET (P溝道場(chǎng)效應(yīng)晶體管)P14， P12， P13，以及NFET N12， N13和N14的鎖存電路10保留電可編程熔絲 12燒斷還是未燒斷的邏輯值。例如，如果電可編程熔絲12未燒斷，那 么RFUSE將小于RREF，因此，當(dāng)PRECHARGE 14激活且SIGDEV 16激活時(shí)，節(jié)點(diǎn)21將具有比節(jié)點(diǎn)22低的電壓，并且鎖存電路10將"記 住"電可編程熔絲12未燒斷。另一方面，如果電可編程熔絲12燒斷， 那么RFUSE將大于RREF，并且節(jié)點(diǎn)21將處于比節(jié)點(diǎn)22高的電壓。 鎖存電路10將記住電可編程熔絲12燒斷。在圖1A中，為了感測(cè)電可編程熔絲12燒斷還是未燒斷， PRECHARGE 14被激活(在圖1A中為"低，，)。PFET P10和Pll將節(jié) 點(diǎn)21和22驅(qū)動(dòng)為高。SIGDEV 16被激活以允許電流從P10和Pll分 別流過(guò)電可編程熔絲12和參考電阻器13。然后，F(xiàn)SET 15被激活以啟 動(dòng)鎖存電路IO。在一些實(shí)施中，不使用FSET 15， P14的柵極簡(jiǎn)單地接 地并且N14的柵極接Vdd。在另一種實(shí)施中，不實(shí)施P14和N14， P12 和P13的源極連接到VDD，并且N12和N13的源極連接到地。當(dāng) SIGDEV 16降低、FSET 15激活且PRECHARGE 14未激活時(shí)，鎖存 電路10基于節(jié)點(diǎn)21和22之間的差異鎖存電可編程熔絲12的狀態(tài)，如 下面將參考圖1B說(shuō)明的。SIGDEV 16在實(shí)施例中用來(lái)當(dāng)電可編程熔絲12正被編程(燒斷) 時(shí)關(guān)閉N10A和N11A。在第二實(shí)施例中，不使用SIGDEV 16，并且 N10A和N11A由導(dǎo)線簡(jiǎn)單代替(導(dǎo)通珪芯片上的元件，例如銅、鋁或 硅化多晶硅)。但是，在這種第二實(shí)施例中，任何時(shí)候PRECHARGE 14激活時(shí)，電流從P10和P11流過(guò)，這可能消耗比期望更多的功率。圖1B顯示在電可編程熔絲12的感測(cè)期間信號(hào)的典型時(shí)序圖。 PRECHARGE 14開(kāi)始為"低"，導(dǎo)通P10和P11。在時(shí)間Tl， SIGDEV 16被激活，從而允許電流從P10和Pll分別流過(guò)電可編程熔絲12和參
考電阻器13。當(dāng)PRECHARGE 14為"低，，且SIGDEV 16為低時(shí)，節(jié)點(diǎn) 21和22為"高"(處于Vdd)。在Tl，當(dāng)SIGDEV激活時(shí)，節(jié)點(diǎn)21轉(zhuǎn) 到等于來(lái)自P10的電流乘以RFUSE (加上在N10A和N10B上的小的 電壓降)的電壓；節(jié)點(diǎn)22轉(zhuǎn)到等于來(lái)自Pll的電流乘以RREF (加上 在N11A和N11B上的小的電壓降)的電壓。應(yīng)當(dāng)注意，在圖1B中， 在時(shí)間T1之后，節(jié)點(diǎn)21和22之間有電壓差，因?yàn)槿绻娍删幊倘劢z 12未燒斷則節(jié)點(diǎn)21將低于節(jié)點(diǎn)22;如果電可編程熔絲12燒斷則節(jié)點(diǎn) 21將高于節(jié)點(diǎn)22，如先前描述的。在時(shí)間T2,在圖1B中，F(xiàn)SET 15激活，啟用鎖存電路10。節(jié)點(diǎn) 21和節(jié)點(diǎn)22之間的節(jié)點(diǎn)電壓差如所示的變得稍微更大。這是因?yàn)閬?lái)自 P14的電流的一部分轉(zhuǎn)到節(jié)點(diǎn)21和22的"較高者"，而通過(guò)N14的電流 的一部分來(lái)自節(jié)點(diǎn)21和節(jié)點(diǎn)22的"較低者"。在時(shí)間T3， PRECHARGE 14去激活(在圖1A的電路中變?yōu)?"高")。在T3之后，僅來(lái)自P14的電流流到節(jié)點(diǎn)21， 22的"較高者"。 P14典型地^L計(jì)成比P10或Pll提供更少電流。因?yàn)樵诠?jié)點(diǎn)21和22的 較高者形成更小的電壓，所以在時(shí)間T4如圖1B中VFM1所示的較小 的電壓保持為節(jié)點(diǎn)21和22之間的電壓差。在時(shí)間T4當(dāng)SIGDEV 16去激活時(shí)電可編程熔絲12的狀態(tài)的最終 邏輯值鎖存到鎖存電路10中。應(yīng)當(dāng)注意在時(shí)間T4僅存在從節(jié)點(diǎn)21到 節(jié)點(diǎn)22的顯示為VFM1的小電壓差。當(dāng)SIGDEV 16在T4降低時(shí)，鎖 存電路10將依賴于當(dāng)SIGDEV 16在時(shí)間T4降低時(shí)節(jié)點(diǎn)21還是節(jié)點(diǎn) 22是"較高者"而存儲(chǔ)指示電可編程熔絲12的狀態(tài)(即"燒斷"或"未燒 斷")的"1"或"0"。鎖存電路10將保持該狀態(tài)，直到PRECHARGE 14 再次被斷言。鎖存電路10的使用為幾個(gè)原因而實(shí)現(xiàn)。首先，當(dāng)PRECHARGE 14和SIGDEV 16未激活時(shí)，鎖存電路10中消耗的功率接近零。第 二，使電流連續(xù)通過(guò)電可編程熔絲可能最終使電可編程熔絲上的硅化物 電遷移，可能使得電可編程熔絲看上去"燒斷"，即使電可編程熔絲還沒(méi) 有燒斷。
電子系統(tǒng)的設(shè)計(jì)者需要處理噪聲、電容耦合和偏離。在圖1A的電 路中，假設(shè)當(dāng)SIGDEV 16在時(shí)間T4降低時(shí)節(jié)點(diǎn)21稍微低于節(jié)點(diǎn)22 (例如VFM1伏特)。此外假設(shè)存在來(lái)自電容耦合到節(jié)點(diǎn)21或節(jié)點(diǎn)22 的某種其他信號(hào)的串?dāng)_(其他信號(hào)沒(méi)有顯示；但是，現(xiàn)代半導(dǎo)體芯片具 有成千上萬(wàn)個(gè)信號(hào)，即使不是上百萬(wàn)個(gè)信號(hào)，它們中一個(gè)或多個(gè)可能電 容耦合到節(jié)點(diǎn)21或節(jié)點(diǎn)22)。因?yàn)閂FM1的值小，甚至較小的電壓變 化(也就是，在該實(shí)例中節(jié)點(diǎn)21上的升高或節(jié)點(diǎn)22上的降低)可以引 起鎖存電路10存儲(chǔ)電可編程熔絲12的燒斷/未燒斷狀態(tài)的不正確結(jié) 果。類似地，F(xiàn)ET (場(chǎng)效應(yīng)晶體管)閾值和FET器件寬度和長(zhǎng)度不會(huì) 完美地從第一 FET延續(xù)(track)到第二 FET。隨著電路變得越來(lái)越 小，許多閾值電壓或者寬度或長(zhǎng)度偏離(mistracking)變得相對(duì)較大。因 為這種偏離，包括P12和N12的反相器可能具有比包括P13和N13的 反相器的開(kāi)關(guān)電壓點(diǎn)更低的開(kāi)關(guān)電壓點(diǎn)。因此，對(duì)于VFM1的小值， 即使節(jié)點(diǎn)21的電壓稍微低于節(jié)點(diǎn)22,鎖存電路10仍然可能存儲(chǔ)電可編 程熔絲12的燒斷/未燒斷狀態(tài)的不正確結(jié)果。因此，存在進(jìn)一步改進(jìn)感測(cè)電可編程熔絲燒斷還是未燒斷的需求。發(fā)明內(nèi)容本發(fā)明提供一種增強(qiáng)電可編程熔絲的感測(cè)的方法和裝置。在鎖存時(shí) 間比先前電可編程熔絲感測(cè)電路更大的電壓差提供給鎖存電路。在實(shí)施例中，電可編程熔絲感測(cè)電路包括電可編程熔絲和參考電 阻，當(dāng)電可編程熔絲未燒斷時(shí)電可編程熔絲具有比參考電阻小的電阻， 但是當(dāng)電可編程熔絲燒斷時(shí)電可編程熔絲具有比參考電阻大的電阻。第 一電流源使電流流過(guò)第一開(kāi)關(guān)和電可編程熔絲，產(chǎn)生電可編程熔絲電 壓。第二電流源使電流流過(guò)第二開(kāi)關(guān)和參考電阻，產(chǎn)生參考電壓。在鎖 存時(shí)間，同時(shí)地，第一電流源和第二電流源關(guān)斷，并且第一和笫二開(kāi)關(guān) 打開(kāi)。鎖存電路響應(yīng)電可編程熔絲電壓和參考電壓之間的差而鎖存邏輯 值.在一種方法實(shí)施例中，執(zhí)行導(dǎo)通第一電流源產(chǎn)生第一電流和導(dǎo)通第
二電流源產(chǎn)生第二電流的步驟。執(zhí)行導(dǎo)通第一開(kāi)關(guān)使得第一電流通過(guò)電 可編程熔絲在第一節(jié)點(diǎn)產(chǎn)生電可編程熔絲電壓，以及導(dǎo)通第二開(kāi)關(guān)^f吏得 第二電流通過(guò)參考電阻在第二節(jié)點(diǎn)產(chǎn)生參考電壓的步驟。在鎖存時(shí)間， 執(zhí)行同時(shí)關(guān)閉第一電流源、第二電流源，打開(kāi)第一開(kāi)關(guān)和第二開(kāi)關(guān)，并 且響應(yīng)電可編程熔絲電壓和參考電壓之間的差將值鎖存在鎖存電路中的 步驟。


圖1A是電可編程熔絲感測(cè)電路的現(xiàn)有技術(shù)的圖。圖1B是圖1A的電可編程熔絲感測(cè)電路中波形的現(xiàn)有技術(shù)的圖。圖2A是根據(jù)本發(fā)明實(shí)施例的電可編程熔絲感測(cè)電路的圖。圖2B是圖2A的電可編程熔絲感測(cè)電路中波形的圖。圖3是包括圖2A的電可編程熔絲感測(cè)電路的半導(dǎo)體芯片的圖。圖4是本發(fā)明的方法實(shí)施例。
具體實(shí)施方式
在下面優(yōu)選實(shí)施例的詳述中，參考了附圖，所述附圖構(gòu)成說(shuō)明的一 部分，并且在其范圍內(nèi)示出具體實(shí)施例，通過(guò)所述實(shí)施例可以實(shí)現(xiàn)本發(fā) 明。應(yīng)當(dāng)理解，可以利用其他實(shí)施例并且可以進(jìn)行結(jié)構(gòu)改變而不背離本 發(fā)明的范圍。本發(fā)明提供一種感測(cè)電可編程熔絲是燒斷還是未燒斷的改進(jìn)裝置。 在文獻(xiàn)中，"燒斷的，，電可編程熔絲也稱作"已編程的，，電可編程熔 絲。類似地，"未燒斷的"電可編程熔絲稱作"未編程的，，電可編程熔 絲。燒斷特定電可編程熔絲的過(guò)程經(jīng)常稱作編程該特定電可編程熔絲。應(yīng)當(dāng)理解，也存在電可編程熔絲的"反熔絲"形式(version).電可 編程熔絲的反熔絲方案在未燒斷時(shí)具有相對(duì)較高的電阻，并且在燒斷時(shí) 具有相對(duì)較低的電阻。電可編程熔絲的反熔絲實(shí)施例在本發(fā)明的范圍和 本質(zhì)內(nèi)；但是，為了簡(jiǎn)單，顯示的實(shí)施例針對(duì)在未燒斷(也就是未編 程)時(shí)具有相對(duì)較低電阻而在燒斷(也就是已編程)時(shí)具有較高電阻的
電可編程熔絲。圖2A顯示根據(jù)本發(fā)明實(shí)施例的感測(cè)電路40。感測(cè)電路40包括與 圖1A的鎖存電路10類似的鎖存電路30。鎖存電路30包括PFET P34， P32， P33, N32， N33， N34,以及可選地反相器31。當(dāng)實(shí)現(xiàn) FSET 35時(shí)使用反相器31。在備選實(shí)施例中，不使用FSET 35和反相 器31，并且P34的柵極連接到地且N34的柵極連接到Vdd。在另一種 備選實(shí)施例中，不實(shí)現(xiàn)P34和N34;代替地，P32和P33的源極連接到 VDD并且N32和N33的源極連接到地。在圖2A的感測(cè)電路40中，與圖1A的P10 —樣，當(dāng) PRECHARGE (預(yù)充電)34激活(active)并且當(dāng)節(jié)點(diǎn)38為"高，，時(shí)， P30提供通過(guò)具有由電可編程熔絲32燒斷還是未燒斷確定的電阻值 RFUSE的電可編程熔絲32的第一電流。與圖1A中的電可編程熔絲12 的RFUSE —樣，電可編程熔絲32的RFUSE在電可編程熔絲32燒斷 時(shí)比在電可編程熔絲32未燒斷時(shí)具有相對(duì)較高的電阻值。當(dāng) PRECHARGE 34激活時(shí)并且當(dāng)節(jié)點(diǎn)38為"高"時(shí)，P31提供通過(guò)參考電 阻器33的第二電流，NFET N30B和N31B用來(lái)在電可編程熔絲32的熔絲燒斷時(shí)保護(hù) NFET N30A和N31A并且較大(也就是具有較大的寬度長(zhǎng)度比)，以便 通過(guò)電可編程熔絲32的熔絲燒斷的足夠電流。當(dāng)大時(shí)，由于P10和 Pll提供的電流在N30B， N31B， N30A和N31A上出現(xiàn)較小的電壓 降。類似地設(shè)計(jì)N30A和N31A，同樣地，類似地設(shè)計(jì)N30B和N31B， 4吏得來(lái)自通過(guò)N30A和N30B的第一電流的較小的電壓降類似于來(lái)自通 過(guò)N31A和N31B的第二電流的較小的電壓降。節(jié)點(diǎn)41和42連接到鎖存電路30，如所示。節(jié)點(diǎn)41和42分別連接 到鎖存電路30的真實(shí)和補(bǔ)(complement)節(jié)點(diǎn)。反相器43反轉(zhuǎn)PRECHARGE 34。反相器44驅(qū)動(dòng)節(jié)點(diǎn)39的輸 出，節(jié)點(diǎn)39與PRECHARGE 34具有相同的邏輯值。AND ("與")37具有連接到反相器43的輸出端的第一輸入端和連 接到SIGDEV 36的第二輸入端。AND 37的輸出端連接到信號(hào)38。信 號(hào)38又連接到N30A的柵極和N31A的柵極。設(shè)計(jì)AND 37具有與反相器44基本上相同的延遲，使得當(dāng) PRECHARGE 34升高時(shí)，節(jié)點(diǎn)39基本上在節(jié)點(diǎn)38降低的同時(shí)升高。 應(yīng)當(dāng)理解，如果P30和P31很早地在N30A和N31A關(guān)閉之前關(guān)閉(turn off),節(jié)點(diǎn)41和42將顯著地降低，并且節(jié)點(diǎn)41和42上的電壓 將類似于圖IB中時(shí)間T3之后節(jié)點(diǎn)21和22的電壓，留下僅小電壓(VFM1)差供鎖存電路30嘗試鎖存。另 一方面，如果N30A和N31A 很早地在P30和P31之前關(guān)閉，節(jié)點(diǎn)41和42將充電到(或接近) Vdd,再次留下僅小(或沒(méi)有)電壓差供鎖存電路30嘗試鎖存。關(guān)于 關(guān)閉P30， P31， N30A和N31A，"基本上相同的延遲"，或者可選地 "同時(shí)"，將解釋為足夠接近同時(shí)而發(fā)生，使得節(jié)點(diǎn)41和42之間的電壓 差不因來(lái)自P30和P31或者進(jìn)入N30A和N31A的電流而顯著變化，當(dāng) PRECHARGE 34變得不激活時(shí)(參看參考圖2B下面的波形描述)。當(dāng) PRECHARGE 34變得不激活時(shí)因來(lái)自P30、 P31、 N30A和N31A的電 流而引起的節(jié)點(diǎn)41和42之間電壓差的顯著變化將大于當(dāng)P30、 P31、 N30A和N31A全部導(dǎo)通時(shí)節(jié)點(diǎn)41和42之間電壓差變化的50%。應(yīng)當(dāng)理解，在備選實(shí)施例中，等價(jià)的布爾函數(shù)將使得 PRECHARGE 34同時(shí)關(guān)閉電流源(圖2A的P30和P31)并且打開(kāi)到 地的開(kāi)關(guān)(如圖2A中顯示為N30A和N31A )。在一種實(shí)施例中使用SIGDEV 36以在編程(燒斷)電可編程熔絲 32時(shí)關(guān)閉N30A和N31A。在另一種實(shí)施例中，不使用SIGDEV 36，并 且N30A和N31A簡(jiǎn)單地由導(dǎo)線代替(硅芯片上的傳導(dǎo)元件，例如銅、 鋁或珪化多晶珪(silicided polysilicon ))。但是，在這種第二實(shí)施例 中，任何時(shí)間PRECHARGE 34激活時(shí)，電流從P30和P31流動(dòng)，這 可能比期望的消耗更多的功率。在第二實(shí)施例中，P30和P31可以直接 由PRECHARGE 34驅(qū)動(dòng)且N30A和N31A可以由反轉(zhuǎn)的 PRECHARGE 34信號(hào)驅(qū)動(dòng)，注意使得P30， P31， N30A和N31A同時(shí) 關(guān)閉。圖2B說(shuō)明根據(jù)圖2A的方案SIGDEV 36, FSET 35， PRECHARGE34，節(jié)點(diǎn)38,節(jié)點(diǎn)39，節(jié)點(diǎn)41和節(jié)點(diǎn)42的信號(hào)值。PRECHARGE 34從激活電平("低，，)開(kāi)始，節(jié)點(diǎn)39導(dǎo)通P30和 P31，從而將節(jié)點(diǎn)41和42充電為高。在圖2B的時(shí)間T11， SIGDEV 36 變得激活(變高)，使得節(jié)點(diǎn)38變高，這導(dǎo)通N30A和N31A，使得電 流分別從P30和P31流過(guò)電可編程熔絲32 (和N30B)和參考電阻器 33 (和N31B)。節(jié)點(diǎn)41和節(jié)點(diǎn)42之間的電壓差顯示在圖2B中的時(shí)間 T11和T12之間。節(jié)點(diǎn)41電壓等于第一電流乘以電可編程熔絲32的電 阻(加上在N30A和N30B上的小的電壓降，如所述)。節(jié)點(diǎn)42電壓等 于第二電流乘以參考電阻33的值(加上在N31A和N31B上的小的電 壓降)。在時(shí)間T12， FSET被激活，使得節(jié)點(diǎn)41到節(jié)點(diǎn)42電壓差稍微 變成VFM2，如圖2B中所示。節(jié)點(diǎn)41和42的較高者因更多電流流過(guò) P32 (或P33)流到較高節(jié)點(diǎn)而變高。節(jié)點(diǎn)41和42的較4氐者因更多電 流從較低節(jié)點(diǎn)流過(guò)N33 (或N32)而變得稍低。在圖2B中的時(shí)間T13 ("鎖存時(shí)間")，PRECHARGE 34升高，同 時(shí)關(guān)閉P30, P31， N30A和N31A。在圖2B的時(shí)間T13，鎖存電路30 具有電壓VFM2作為鎖存輸入以分辯為"1"或"0"。應(yīng)當(dāng)記得，在圖1B 中的時(shí)間T4，圖1A中的鎖存電路10具有VFM1作為鎖存輸入以分辯 為"1"或"0"。對(duì)于RFUSE (電可編程熔絲12，電可編程熔絲32)和 RREF (參考電阻器13， 33)的給定值，VFM2將比VFM1大很多，因 為當(dāng)鎖存發(fā)生時(shí)VFM2與各自電阻(電可編程熔絲32和參考電阻器 33)中的電流成比例，該電流比流過(guò)電可編程熔絲12和參考電阻器13 的電流大。鎖存在圖2A中的感測(cè)電路40的時(shí)間T13 (圖2B)發(fā)生。 鎖存在圖1A中的感測(cè)電路20的時(shí)間T4 (圖1B)發(fā)生。當(dāng)鎖存發(fā)生時(shí) 感測(cè)電路40的較大VFM2電壓比電可編程熔絲感測(cè)電路20的較小 VFM1電壓提供對(duì)噪聲、電容耦合和FET偏離的更大免疫力。為了說(shuō)明的目的，假設(shè)電可編程熔絲感測(cè)電路20的P10和Pll， 以及電可編程熔絲感測(cè)電路40的P30和P31在導(dǎo)通時(shí)提供lmA (毫 安)的電流。假設(shè)P14和P34提供O.lmA的電流。假設(shè)電可編程熔絲 12和電可編程熔絲32在未燒斷時(shí)具有1KQ的電阻，并且在燒斷時(shí)具
有1.5KQ的電阻。鎖存電路10 (和鎖存電路30)提供某種小電流到節(jié) 點(diǎn)21和22 (以及節(jié)點(diǎn)41和42 )，如先前說(shuō)明的。為了簡(jiǎn)單，假設(shè)大約 0.05mA流到節(jié)點(diǎn)21和22 (以及節(jié)點(diǎn)41和42 )的"較高電壓節(jié)點(diǎn)，，，并 且假設(shè)大約-0.05mA流到節(jié)點(diǎn)21和22 (以及節(jié)點(diǎn)41和42 )的"較低電 壓節(jié)點(diǎn)"。為了簡(jiǎn)單，進(jìn)一步假設(shè)參考電阻器13和33的RREF是 1，25KH。為了簡(jiǎn)單，忽略在N10A， N10B， N11A， N11B， N30A， N30B， N31A和N31B上的電壓降，因?yàn)檫@些FET設(shè)計(jì)為大的以^f更通 過(guò)足夠電流以燒斷電可編程熔絲12和32。如先前說(shuō)明的，設(shè)計(jì)N10A 和N11A， N10B和N11B， N30A和N31A，以及N30B和N31B使得每 對(duì)因它們各自的第一電流或第二電流而具有類似的小電壓降?，F(xiàn)在考慮當(dāng)感測(cè)電路40的鎖存電路30分辯(resolve)節(jié)點(diǎn)41和 42上的電壓并且鎖存電可編程熔絲32的狀態(tài)時(shí)VFM2的值(圖2B )。 當(dāng)PRECHARGE 34被斷言，F(xiàn)SET 35激活，并且電可編程熔絲32未 燒斷時(shí)，節(jié)點(diǎn)41的節(jié)點(diǎn)電壓是1KQ * (1mA - 0.05mA) = 0.95伏特 并且節(jié)點(diǎn)42的節(jié)點(diǎn)電壓是1.25KQ * (1mA + 0.05mA) = 1.313伏特 因此，在時(shí)間T13，當(dāng)鎖存電路30在電可編程熔絲32未燒斷時(shí)分辯鎖 存電路30的輸入的狀態(tài)時(shí)，節(jié)點(diǎn)41和42之間的差(VFM2)是0.363 伏特。當(dāng)PRECHARGE 34被斷言，F(xiàn)SET 35激活，并且電可編程熔絲 32燒斷時(shí)，節(jié)點(diǎn)41的節(jié)點(diǎn)電壓是1.5KH * (1mA + 0.05mA) = 1.577伏特 并且節(jié)點(diǎn)42的節(jié)點(diǎn)電壓是1.25K11 * (1mA - 0.05mA) = 1.188伏特。 因此，在時(shí)間T13，當(dāng)鎖存電路30在電可編程熔絲32燒斷時(shí)分辯鎖存 電路30的輸入的狀態(tài)時(shí)，節(jié)點(diǎn)41和42之間的差(VFM2 )是0.389伏 特?，F(xiàn)在考慮當(dāng)PRECHARGE 14沒(méi)有被斷言(也就是圖1A的時(shí)間T315 和T4之間)，F(xiàn)SET 15激活時(shí)，圖1A的感測(cè)電路20的VFM1。當(dāng)電 可編程熔絲12燒斷時(shí)，節(jié)點(diǎn)21的節(jié)點(diǎn)電壓是1.5KQ * (0.05mA) = 0.075伏特(近似地) 并且節(jié)點(diǎn)22的節(jié)點(diǎn)電壓是(因?yàn)楣?jié)點(diǎn)21和節(jié)點(diǎn)22將接近零伏特， N12和N13將"關(guān)閉"，并且來(lái)自P14的O.lmA將在電可編程熔絲12和 參考電阻器13之間近似均等地劃分)。1.25Kn * (0.05mA) = 0.063伏特。 因此，在鎖存時(shí)間T4，當(dāng)鎖存電路10在電可編程熔絲12燒斷時(shí)分辯 鎖存電路10的輸入的狀態(tài)時(shí)，節(jié)點(diǎn)21和22之間的差(VFM1)是 (0.075-0.063=0.012)伏特。0.012伏特是非常小的差，并且FET器件 尺寸或FET閾值電壓之間的偏離可能引起鎖存電路10鎖存不正確的電 可編程熔絲狀態(tài)值。類似地，現(xiàn)在考慮當(dāng)PRECHARGE 14沒(méi)有被斷言(也就是圖1A 的時(shí)間T3和T4之間)，F(xiàn)SET 15激活時(shí)，圖1A的感測(cè)電路20的 VFM1。當(dāng)電可編程熔絲12未燒斷時(shí)，節(jié)點(diǎn)21的節(jié)點(diǎn)電壓是l.OKH * (0.05mA) = 0.050伏特(近似地) 并且節(jié)點(diǎn)22的節(jié)點(diǎn)電壓是(因?yàn)楣?jié)點(diǎn)21和節(jié)點(diǎn)22將接近零伏特， N12和N13將"關(guān)閉，，，并且來(lái)自P14的O.lmA將在電可編程熔絲12和 參考電阻器13之間近似均等地劃分)。1.25KQ * (0.05mA) = 0.063伏特。 因此，在鎖存時(shí)間T4,當(dāng)鎖存電路10在電可編程熔絲12未燒斷時(shí)分 辯鎖存電路10的輸入的狀態(tài)時(shí)，節(jié)點(diǎn)21和22之間的差(VFM1)是 (0.050-0.063=0.013)伏特。0.013伏特是非常小的差，并且FET器件 尺寸或FET閾值電壓之間的偏離可能引起鎖存電路10鎖存不正確的電 可編程熔絲狀態(tài)值。應(yīng)當(dāng)理解，上面的假設(shè)和計(jì)算僅用于描述且是近似的，并且為了容 易理解而簡(jiǎn)化。盡管如此，顯然地，鎖存電路30在鎖存發(fā)生時(shí)(也就 是時(shí)間T13)在節(jié)點(diǎn)41和42之間具有的電壓差(VFM2)比鎖存電路 10在鎖存發(fā)生時(shí)(時(shí)間T4)在節(jié)點(diǎn)21和22之間具有的電壓差大得
多。鎖存發(fā)生時(shí)大得多的電壓差(VFM2對(duì)比VFM1)使得電可編程熔 絲感測(cè)電路40比電可編程熔絲感測(cè)電路20對(duì)噪聲、電容耦合以及FET 器件偏離(FET寬度、FET長(zhǎng)度、FET閾值)更不敏感。應(yīng)當(dāng)理解，實(shí)施例可以包括尺寸縮放。例如，在一種實(shí)施例中，i殳 計(jì)P31使得第二電流是第一電流的一半。在這種實(shí)施例中，N31A和 N31B將具有它們的對(duì)應(yīng)物N30A和N30B的一半的寬度長(zhǎng)度比。在這 種實(shí)施例中，參考電阻33具有不實(shí)現(xiàn)尺寸縮放的實(shí)施例的電阻的兩 倍?，F(xiàn)在轉(zhuǎn)向圖3，上面詳細(xì)描述的電可編程熔絲感測(cè)電路40顯示位于 半導(dǎo)體芯片80上。半導(dǎo)體芯片80還包括邏輯81。邏輯81包括被配置 以編程(當(dāng)需要時(shí)，燒斷)電可編程熔絲感測(cè)電路40中的電可編程熔 絲32的電路。被配置以編程電可編程熔絲32的電路沒(méi)有顯示。邏輯81 包括被配置以驅(qū)動(dòng)PRECHARGE 34的電路，凈皮配置以驅(qū)動(dòng)SIGDEV 36和/或FSET 35的電路，對(duì)于包括SIGDEV 36和/或FSET 35的實(shí)施 例。邏輯81具有被配置以使用鎖存在電可編程熔絲感測(cè)電路40的鎖存 電路30 (圖2A)中的電可編程熔絲狀態(tài)的電路。當(dāng)PRECHARGE 34 已經(jīng)變得不激活時(shí)，節(jié)點(diǎn)41和/或節(jié)點(diǎn)42以數(shù)字(也就是"1"或"0") 形式提供電可編程熔絲32的狀態(tài)。應(yīng)當(dāng)理解，節(jié)點(diǎn)41和/或42可以在 從電可編程熔絲感測(cè)電路40驅(qū)動(dòng)到邏輯81之前由反相器或其他適當(dāng)邏 輯門(mén)緩沖。邏輯81可以使用在節(jié)點(diǎn)41和/或42上找到的值禁止、啟用 或改變邏輯81中執(zhí)行的功能。圖4顯示根據(jù)本發(fā)明實(shí)施例的方法100的流程圖。方法100從步驟 102開(kāi)始。在步驟104中，第一電流源導(dǎo)通，提供第一電流。第一電流 源對(duì)應(yīng)于圖2A的P30，其由PRECHARGE 34導(dǎo)通。第二電流源導(dǎo) 通，提供第二電流。第二電流源對(duì)應(yīng)于圖2A的P31，其由 PRECHARGE 34導(dǎo)通。在步驟106中，第一開(kāi)關(guān)導(dǎo)通以通過(guò)第一電流。第一開(kāi)關(guān)與圖2A 中的N30A對(duì)應(yīng)，其由PRECHARGE 34和SIGDEV 36的邏輯組合 (例如圖2A中的AND 37)導(dǎo)通。第二開(kāi)關(guān)導(dǎo)通以通過(guò)第二電流。第 二開(kāi)關(guān)與圖2A的N31A對(duì)應(yīng)。N31A也由PRECHARGE 34和 SIGDEV 36的邏輯組合導(dǎo)通。在步驟108中，通過(guò)第一開(kāi)關(guān)的第一電流進(jìn)一步通過(guò)電可編程熔絲 (例如圖2A的電可編程熔絲32)，從在電可編程熔絲上的電壓降形成 第一電壓(例如圖2A中節(jié)點(diǎn)41的電壓)。如圖2A中所示，可以存在 與電可編程熔絲串聯(lián)的其他元件，例如N30B。這種元件應(yīng)當(dāng)引起相對(duì) 于在電可編程熔絲的上電壓降的小的電壓降，并且如圖2A中所示，這 種元件應(yīng)當(dāng)具有與參考電阻器串聯(lián)的類似元件。類似地，通過(guò)第二開(kāi)關(guān) 的第二電流進(jìn)一步通過(guò)參考電阻(例如圖2A的參考電阻33)，形成第 二電壓(例如圖2A中節(jié)點(diǎn)42的電壓)。N31B被設(shè)計(jì)為與N30B類似， 4吏得在N31B上的較小的電壓降與在N30B上的電壓降類似。第一電壓 稱作電可編程熔絲電壓；第二電壓稱作參考電壓。如先前描述的，如果 電可編程熔絲未燒斷，電可編程熔絲電壓將小于參考電壓；如果電可編 程熔絲燒斷，電可編程熔絲電壓將大于參考電壓。在步驟110中，在鎖存時(shí)間，第一電流源和第二電流源同時(shí)關(guān)閉。 在第一電流源和第二電流源關(guān)閉的同時(shí)，第一開(kāi)關(guān)和第二開(kāi)關(guān)同時(shí)打開(kāi) (叩en),有效地隔離具有電可編程熔絲電壓的第一節(jié)點(diǎn)(圖2A中的 節(jié)點(diǎn)41)以免接收來(lái)自第一電流源的電流或者通過(guò)第一開(kāi)關(guān)和通過(guò)電可 編程熔絲損失電流。關(guān)閉第二開(kāi)關(guān)有效地隔離具有參考電壓的第二節(jié)點(diǎn) (圖2A中的節(jié)點(diǎn)42)以免接收來(lái)自第二電流源的電流或者通過(guò)第二開(kāi) 關(guān)和通過(guò)參考電阻器損失電流。在步驟112中，鎖存電路響應(yīng)鎖存時(shí)間存在的電可編程熔絲電壓和 參考電壓之間的電壓差而鎖存數(shù)字值。鎖存的真實(shí)和補(bǔ)值分別連接到第 一節(jié)點(diǎn)和第二節(jié)點(diǎn)，并且可以緩存 并驅(qū)動(dòng)到接收電可編程熔絲的狀態(tài)(也就是，電可編程熔絲是燒斷還是 未燒斷)所需邏輯。步驟114結(jié)束方法100。
權(quán)利要求
1.一種裝置，包括電可編程熔絲，如果未燒斷則具有第一電阻值并且如果燒斷則具有第二電阻值；參考電阻，具有第一電阻值和第二電阻值之間的第三電阻值；第一電流源，被配置以提供第一電流；第二電流源，被配置以提供第二電流；第一開(kāi)關(guān)，具有連接到第一電流源的第一節(jié)點(diǎn)和連接到電可編程熔絲的第二節(jié)點(diǎn)，當(dāng)?shù)谝婚_(kāi)關(guān)閉合時(shí)第一電流在第一節(jié)點(diǎn)產(chǎn)生電可編程熔絲電壓；第二開(kāi)關(guān)，具有連接到第二電流源的第三節(jié)點(diǎn)和連接到參考電阻的第四節(jié)點(diǎn)，當(dāng)?shù)诙_(kāi)關(guān)閉合時(shí)第二電流在第三節(jié)點(diǎn)產(chǎn)生參考電壓；第一輸入，被配置以在鎖存時(shí)間同時(shí)關(guān)閉第一電流源以終止第一電流，關(guān)閉第二電流源以終止第二電流，打開(kāi)第一開(kāi)關(guān)，以及打開(kāi)第二開(kāi)關(guān)；以及鎖存電路，具有連接到第一節(jié)點(diǎn)的第一輸入端和連接到第三節(jié)點(diǎn)的第二輸入端，所述鎖存電路被配置成存儲(chǔ)指示電可編程熔絲是燒斷還是未燒斷的邏輯值，該邏輯值由在鎖存時(shí)間第一節(jié)點(diǎn)和第三節(jié)點(diǎn)之間的電壓差確定。
2. 根據(jù)權(quán)利要求1的裝置，還包括第二輸入，所述第二輸入被配 置以激活鎖存電路。
3. 根據(jù)權(quán)利要求2的裝置，鎖存電路還包括由第二輸入控制的第 一 P溝道FET (PFET)和由第二輸入控制的第一 N溝道FET(NFET),第一 PFET和第一 NFET被配置成響應(yīng)第二輸入導(dǎo)通和關(guān) 閉。
4. 根據(jù)權(quán)利要求l的裝置，還包括 第三輸入；以及第一邏輯門(mén)，其輸入端連接到第一輸入和第三輸入，并且輸出端連接到第一開(kāi)關(guān)和第二開(kāi)關(guān)；其中第 一邏輯門(mén)的輸出被配置成基本上在第 一輸入關(guān)閉第 一 電流和 第二電流的同時(shí)打開(kāi)第一開(kāi)關(guān)和打開(kāi)第二開(kāi)關(guān)。
5. 根據(jù)權(quán)利要求4的裝置，第一邏輯門(mén)進(jìn)一步被配置成允許第一 開(kāi)關(guān)和第二開(kāi)關(guān)在第一輸入控制第一電流源提供第一電流和控制第二電流源提供第二電流時(shí)的間隔期間打開(kāi)，第一電流和第二電流將第一節(jié)點(diǎn) 和第三節(jié)點(diǎn)充電到電源電壓。
6. 根據(jù)權(quán)利要求5的裝置，進(jìn)一步被配置使得第一輸入的信號(hào)在 控制第 一電流源和第二電流源之前經(jīng)過(guò)第二邏輯門(mén)，第二邏輯門(mén)具有與 第 一邏輯門(mén)基本上相同的延遲。
7. —種半導(dǎo)體芯片，還包括電可編程熔絲感測(cè)電路，該電可編程 熔絲感測(cè)電路還包括電可編程熔絲，如果未燒斷則具有第一電阻值并且如果燒斷則具有 第二電阻值；參考電阻，具有第一電阻值和第二電阻值之間的第三電阻值； 第一電流源，被配置以提供第一電流； 第二電流源，；故配置以提供第二電流；第一開(kāi)關(guān)，具有連接到第一電流源的第一節(jié)點(diǎn)和連接到電可編程熔 絲的第二節(jié)點(diǎn)，當(dāng)?shù)谝婚_(kāi)關(guān)閉合時(shí)第一電流在第一節(jié)點(diǎn)產(chǎn)生電可編程熔 絲電壓；第二開(kāi)關(guān)，具有連接到第二電流源的第三節(jié)點(diǎn)和連接到參考電阻的 第四節(jié)點(diǎn)，當(dāng)?shù)诙_(kāi)關(guān)閉合時(shí)第二電流在第三節(jié)點(diǎn)產(chǎn)生參考電壓；第一輸入，被配置以在鎖存時(shí)間同時(shí)關(guān)閉第一電流源以終止第一電 流，關(guān)閉第二電流源以終止第二電流，打開(kāi)第一開(kāi)關(guān)，以及打開(kāi)第二開(kāi) 關(guān)；以及鎖存電路，具有連接到第一節(jié)點(diǎn)的第一輸入端和連接到第三節(jié)點(diǎn)的 第二輸入端，所述鎖存電路被配置成存儲(chǔ)指示電可編程熔絲是燒斷還是未燒斷的邏輯值，該邏輯值由在鎖存時(shí)間第一節(jié)點(diǎn)和第三節(jié)點(diǎn)之間的電 壓差確定。
8. 根據(jù)權(quán)利要求7的裝置，還包括第二輸入，所述第二輸入,皮配 置以激活鎖存電路。
9. 根據(jù)權(quán)利要求8的裝置，鎖存電路還包括由第二輸入控制的第 一 P溝道FET (PFET)和由第二輸入控制的第一 N溝道FET(NFET)，第一 PFET和第一 NFET被配置成響應(yīng)第二輸入導(dǎo)通和關(guān) 閉。
10. 根據(jù)權(quán)利要求7的裝置，還包括 第三輸入；以及第一邏輯門(mén)，其輸入端連接到第一輸入和第三輸入，并且輸出端連 接到第一開(kāi)關(guān)和第二開(kāi)關(guān)；其中第 一邏輯門(mén)的輸出被配置成基本上在第 一輸入關(guān)閉第 一 電流和 第二電流的同時(shí)打開(kāi)第一開(kāi)關(guān)和打開(kāi)第二開(kāi)關(guān)。
11. 根據(jù)權(quán)利要求10的裝置，第一邏輯門(mén)進(jìn)一步被配置成允許第 一開(kāi)關(guān)和第二開(kāi)關(guān)在第一輸入控制第一電流源提供第一電流和控制第二 電流源提供第二電流時(shí)的間隔期間打開(kāi)，第一電流和第二電流將第一節(jié) 點(diǎn)和第三節(jié)點(diǎn)充電到電源電壓。
12. 根據(jù)權(quán)利要求11的裝置，進(jìn)一步被配置使得第一輸入的信號(hào) 在控制第 一電流源和第二電流源之前經(jīng)過(guò)第二邏輯門(mén)，第二邏輯門(mén)被配 置成具有與第 一邏輯門(mén)基本上相同的延遲。
13. —種感測(cè)電可編程熔絲的狀態(tài)的方法，包括步驟 導(dǎo)通第一電流源，從而產(chǎn)生第一電流； 導(dǎo)通第二電流源，從而產(chǎn)生第二電流；導(dǎo)通第一開(kāi)關(guān)，從而使第一電流通過(guò)電可編程熔絲，在第一節(jié)點(diǎn)產(chǎn) 生電可編程熔絲電壓；導(dǎo)通第二開(kāi)關(guān)，從而使第二電流通過(guò)參考電阻，在第二節(jié)點(diǎn)產(chǎn)生參 考電壓；以及在鎖存時(shí)間，同時(shí)執(zhí)行步驟關(guān)閉第一電流源和第二電流源；以及 打開(kāi)第一開(kāi)關(guān)和第二開(kāi)關(guān)；以及響應(yīng)電可編程熔絲電壓和參考電壓之間的差將值鎖存在鎖存電 路中。
14. 一種感測(cè)電可編程熔絲的狀態(tài)的方法，包括步驟 激活電壓產(chǎn)生電路以在鎖存電路的第一輸入端和第二輸入端之間產(chǎn) 生電壓差；在鎖存時(shí)間，禁用電壓產(chǎn)生電路，從而浮置所述第一輸入端和第二 輸入端免受電壓產(chǎn)生電路的影響；以及響應(yīng)電壓差，將電可編程熔絲的狀態(tài)鎖存在鎖存電路中。
全文摘要
一種電可編程熔絲感測(cè)電路具有電可編程熔絲和參考電阻。第一電流源通過(guò)第一開(kāi)關(guān)連接到電可編程熔絲。第二電流源通過(guò)第二開(kāi)關(guān)連接到參考電阻。預(yù)充電信號(hào)啟用第一電流源，第二電流源并且閉合第一開(kāi)關(guān)和第二開(kāi)關(guān)，在電可編程熔絲和參考電阻上產(chǎn)生電壓降。當(dāng)預(yù)充電信號(hào)變得不激活時(shí)，關(guān)閉第一電流源和第二電流源，同時(shí)打開(kāi)第一開(kāi)關(guān)和第二開(kāi)關(guān)。當(dāng)預(yù)充電信號(hào)變得不激活時(shí)鎖存電路使用電壓降的差存儲(chǔ)指示電可編程熔絲是燒斷還是未燒斷的電可編程熔絲狀態(tài)。
文檔編號(hào)H01L23/525GK101165888SQ200710166809
公開(kāi)日2008年4月23日 申請(qǐng)日期2007年10月18日 優(yōu)先權(quán)日2006年10月19日
發(fā)明者大衛(wèi)·E.·施密特, 大衛(wèi)·H.·艾倫, 安東尼·G.·埃珀斯帕奇, 格里高利·J.·阿爾曼, 菲爾·C.·帕奧內(nèi) 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司