專利名稱：光電二極管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及接受光、特別是接受紫外線而產(chǎn)生電流的光電二極管。
背景技術(shù)：
以往的光電二極管，在SOI ( Silicon On Insulator)襯底的低濃度 擴(kuò)散了 N型雜質(zhì)的硅半導(dǎo)體層中，使高濃度擴(kuò)散N型雜質(zhì)而形成為"E" 字形的梳子形狀的N+擴(kuò)散層、和高濃度擴(kuò)散P型雜質(zhì)而形成為"7t"字 形的梳子形狀的P+擴(kuò)散層的梳齒部嚙合而使它們橫向相對(duì)配置，通過(guò) 對(duì)與N+擴(kuò)散層和P+擴(kuò)散層電連接的金屬布線施加規(guī)定的電壓，來(lái)檢測(cè) 紫外線的強(qiáng)度(例如參照專利文獻(xiàn)1)，該SOI襯底是在硅襯底上隔著 嵌入氧化膜形成了厚度150nm左右的硅半導(dǎo)體層的襯底。


圖13是表示實(shí)施例2的光電二極管的剖面的說(shuō)明圖，圖14至圖17 是表示實(shí)施例2的光電IC的制造方法的說(shuō)明圖.
另夕卜，圖13是以與實(shí)施例1的圖2同樣的剖面進(jìn)行表示的剖視圖， 其上表面與實(shí)施例1的圖l相同。另外，對(duì)于與上述實(shí)施例l相同的部 分，標(biāo)記相同的符號(hào)并省略說(shuō)明。
如圖14至圖17所示，本實(shí)施例的厚度薄的第2硅半導(dǎo)體層4b只 形成在第2P-擴(kuò)散層25的第2P-形成區(qū)域61(圖1所示的第2 二極管形 成區(qū)域6b的被夾在"7T"字形的第2P+擴(kuò)散層22、和"E"字形的第2N+ 擴(kuò)散層24之間的區(qū)域)。
因此，如圖13所示，本實(shí)施例的第2P+擴(kuò)散層22和第2N+擴(kuò)散層 24形成為與第l硅半導(dǎo)體層4a相同的厚度。
在這種情況下，第2珪半導(dǎo)體層4b被i殳定為3nm以上、并小于30nm 的厚度，笫1硅半導(dǎo)體層4a被設(shè)定為30nm以上、36nm以下。
把珪半導(dǎo)體層4的厚度設(shè)定為3nm以上、36nm以下的理由與上述 實(shí)施例l相同。
在把第2硅半導(dǎo)體層4b設(shè)定為小于30nm時(shí)，把第2P+擴(kuò)散層22 和第2N+擴(kuò)散層24的厚度設(shè)定為30nm以上的理由是，如果把第2P+ 擴(kuò)散層22和第2N+擴(kuò)散層24的厚度分別設(shè)定為小于30nm，則無(wú)論是 在圖18所示的P+擴(kuò)散層的情況下，還是在圖19所示的N+擴(kuò)散層的情 況下，薄膜電阻都將極度上升，使得來(lái)自第2感光元件21的輸出下降。
另外，圖18、圖19中的橫軸分別是P+擴(kuò)散層、N+擴(kuò)散層的柵極 長(zhǎng)度方向的寬度，即圖13所示的剖面方向的各自的寬度。
下面，按照?qǐng)D14至圖17中用PA表示的工序，對(duì)本實(shí)施例的光電 IC的制造方法進(jìn)行說(shuō)明。
本實(shí)施例的半導(dǎo)體晶片的硅半導(dǎo)體層4，與上述實(shí)施例1同樣地形 成為具有與第l硅半導(dǎo)體層4a的厚度相同的35nm。
在PA1(圖14)中，與實(shí)施例1的工序P1同樣地，在硅半導(dǎo)體層 4的各個(gè)元件隔離區(qū)域IO中形成元件隔離層9，在硅半導(dǎo)體層4上，采 用CVD法形成由氮化硅構(gòu)成的硅氮化膜53，通過(guò)光刻，在硅氮化膜53 上形成露出了第2 二極管形成區(qū)域6b的第2P-形成區(qū)域61的抗蝕劑掩 模51，把其作為掩模，通過(guò)各向異性蝕刻來(lái)除去硅氮化膜53，露出笫 2P-形成區(qū)域61的硅半導(dǎo)體層4。
在PA2(圖14)中，除去在工序P1中形成的抗蝕劑掩模51，采用 熱氧化法在第2P-形成區(qū)域61的硅半導(dǎo)體層4上形成犧牲氧化膜54。
在PA3 (圖14)中，通過(guò)濕式蝕刻除去犧牲氧化膜54，并浸漬在 熱磷酸中除去硅氮化膜53，形成使笫2P-形成區(qū)域61的硅半導(dǎo)體層4 的厚度成為10nm的第2硅半導(dǎo)體層4b。
由此，被硅氮化膜53覆蓋的第2P-形成區(qū)域61以外的區(qū)域的硅半 導(dǎo)體層4形成為第1硅半導(dǎo)體層4a。
在PA4 (圖14 )中，通過(guò)光刻，形成露出了第1硅半導(dǎo)體層4a的 笫1 二極管形成區(qū)域6a和晶體管形成區(qū)域8a、以及包含第2硅半導(dǎo)體 層4b的第2二極管形成區(qū)域6b的抗蝕劑掩模51，把其作為掩模，與 實(shí)施例1的工序P4同樣地，形成第1感光元件11的笫1P-擴(kuò)散層15 和nMOS元件31的溝道區(qū)域38，并且在包含第2珪半導(dǎo)體層4b的第 2 二極管形成區(qū)域6b中形成以比較低的濃度擴(kuò)散了 P型雜質(zhì)的第2感 光元件21的第2P-擴(kuò)散層25。
在PA5(圖15)中，除去在工序PA4中形成的抗蝕劑掩模51，與 實(shí)施例1的工序P5同樣地形成pMOS元件41的溝道區(qū)域48。
在PA6(圖15)中，與實(shí)施例l的工序P6同樣地形成硅氧化膜55， 并在其上形成多晶硅層56。
在PA7 (圖15)中，與實(shí)施例1的工序7同樣地隔著柵極氧化膜 32、 42，形成與第1硅半導(dǎo)體層4a的溝道區(qū)域38、 48相對(duì)的柵電極33、 43。
在PA8 (圖15 )中，通過(guò)光刻，形成露出了第1及第2 二極管形成 區(qū)域6a、 6b的第1及笫2N+擴(kuò)散層14、 24的形成區(qū)域(圖1中所示的 "E"字形的部位)、和晶體管形成區(qū)域8a的抗蝕劑掩模51，把其作為 掩模，向露出的第l硅半導(dǎo)體層4a和柵電極33的多晶硅注入N型雜質(zhì) 離子，形成在柵電極33兩側(cè)的第l半導(dǎo)體層4a中，中濃度擴(kuò)散了 N型 雜質(zhì)的nMOS元件31的延展部37,并且向柵電極33和第1及第2N+ 擴(kuò)散層14、 24的形成區(qū)域的第1硅半導(dǎo)體層4a中擴(kuò)散中濃度的N型雜 質(zhì).
在PA9 (圖16)中，除去在工序PA8中形成的抗蝕劑掩模51，通 過(guò)光刻，形成露出了第1及笫2 二極管形成區(qū)域6a、 6b的第1及第2P+ 擴(kuò)散層12、 22的形成區(qū)域(圖1所示的"7T"字形的部位)、和晶體管 形成區(qū)域8b的抗蝕劑掩模51，把其作為掩模，向露出的第l硅半導(dǎo)體 層4a和柵電極43的多晶珪注入P型雜質(zhì)離子，形成在柵電極43兩側(cè) 的第l半導(dǎo)體層4a中，中濃度擴(kuò)散了 P型雜質(zhì)的pMOS元件41的延 展部47，并且向柵電極43和第1及第2P+擴(kuò)散層12、 22的形成區(qū)域的 笫l硅半導(dǎo)體層4a中擴(kuò)散中濃度的P型雜質(zhì)。
在PA10(圖16)中，與實(shí)施例1的工序P10同樣地，在柵電極33、 43的側(cè)面形成側(cè)壁34。
在PA11(圖16)中，通過(guò)光刻，形成與上述工序PA8同樣的抗蝕 劑掩模51，把其作為掩模，向露出的第1硅半導(dǎo)體層4a和柵電極33 的多晶硅注入N型雜質(zhì)離子，在側(cè)壁34兩側(cè)的第l硅半導(dǎo)體層4a中形 成以比較高的濃度擴(kuò)散了 N型雜質(zhì)的nMOS元件31的源極層35、漏極 層36，并且在第1硅半導(dǎo)體層4a中形成第1及第2感光元件11、 12 的第1及第2N+擴(kuò)散層14、 24,并向柵電極33擴(kuò)散濃度比較高的N型 雜質(zhì)。
在PA12 (圖16)中，除去在工序PA11中形成的抗蝕劑掩模51， 通過(guò)光刻，形成與上述工序PA9同樣的抗蝕劑掩模51,把其作為掩模， 向露出的笫l硅半導(dǎo)體層4a和柵電極43的多晶硅中注入P型雜質(zhì)離子， 在側(cè)壁34兩側(cè)的第l硅半導(dǎo)體層4a中形成以比較高的濃度擴(kuò)散了 P型 雜質(zhì)的pMOS元件41的源極層45、漏極層46，并且在第1珪半導(dǎo)體 層4a中形成笫1及第2感光元件11、 21的第l及笫2P+擴(kuò)散層12、 22，
并向柵電極43中擴(kuò)散濃度比較高的P型雜質(zhì).
在PA13(圖17)中，除去在工序PA12中形成的抗蝕劑掩模51， 實(shí)施用于使各個(gè)擴(kuò)散層活性化的熱處理，形成本實(shí)施例的第l及第2感 光元件ll、 12，以及nMOS元件31、和pMOS元件41。
然后，與上述實(shí)施例1同樣地形成層間絕緣膜，通過(guò)光刻，在層間 絕緣膜上形成具有開(kāi)口部的抗蝕劑掩模(未圖示)，該開(kāi)口部露出了第1 及第2P+擴(kuò)散層12、 22、第1及第2N+擴(kuò)散層14、 24、源極層35、 45、 和漏極層36、 46上的接觸孔形成區(qū)域的層間絕緣膜，然后與上述實(shí)施 例1同樣地形成到達(dá)各個(gè)擴(kuò)散層的接觸插塞，通過(guò)對(duì)其上表面實(shí)施平坦 化處理，露出層間絕緣膜的上表面。
然后，與上述同樣地通過(guò)在到達(dá)柵電極33、 43的接觸孔中嵌入導(dǎo) 電材料，形成接觸插塞，通過(guò)實(shí)施平坦化處理，形成本實(shí)施例的光電 IC58。
這樣形成的第1及第2感光元件11、 21，由于與上述實(shí)施例1同樣 地，在各自的擴(kuò)散層中以相同濃度擴(kuò)散了與nMOS元件31和pMOS元 件41的各個(gè)擴(kuò)散層相同型的相同雜質(zhì)，所以在各個(gè)形成工序中，能夠 使用相同的抗蝕劑掩模51同時(shí)形成，從而可簡(jiǎn)化光電IC58的制造工序。
如上所述，本實(shí)施例的第2感光元件21的第2P-擴(kuò)散層25盡管是 小于30nm的厚度，但是，由于笫2P+擴(kuò)散層22和第2N+擴(kuò)散層25形 成在具有30nm以上的厚度的第1硅半導(dǎo)體層4a中，所以薄膜電阻不 會(huì)過(guò)大，來(lái)自第2感光元件21的輸出也不會(huì)下降。
另外，由于在形成nMOS元件31和pMOS元件41的笫1硅半導(dǎo) 體層4a中形成第2P+擴(kuò)散層22和第2N+擴(kuò)散層25，所以能夠使接觸孔 的深度與形成在其它源極層等的擴(kuò)散層中的接觸孔的深度相同，從而可 簡(jiǎn)化形成接觸插塞時(shí)的工序，進(jìn)一步簡(jiǎn)化光電IC58的制造工序。
另外，在本實(shí)施例中，舉例說(shuō)明了把第2P-擴(kuò)散層25的厚度設(shè)定為 小于30nm的情況，但是，即使是把第2P-擴(kuò)散層25的厚度設(shè)定為30nm 以上的情況，只要把第2P+擴(kuò)散層22和第2N+擴(kuò)散層25形成在第1硅 半導(dǎo)體層4a中，也可獲得與上述同樣的簡(jiǎn)化形成接觸插塞時(shí)的工序的效果。
如以上說(shuō)明的那樣，本實(shí)施例不僅具有與上述實(shí)施例l同樣的效果,
而且在使形成第2P-擴(kuò)散層的第2硅半導(dǎo)體層的厚度小于30nm的情況 下，通過(guò)使第2P+擴(kuò)散層和笫2N+擴(kuò)散層的厚度為30nm以上，可防止 第2感光元件的高濃度擴(kuò)散層的薄膜電阻變得過(guò)大，可防止來(lái)自第2感 光元件的輸出下降。
另外，通過(guò)把第2P+擴(kuò)散層和笫2N+擴(kuò)散層形成在第1半導(dǎo)體層中， 能夠使第2P+擴(kuò)散層和第2N+擴(kuò)散層的上表面與MOSFET的源極層、 漏極層的上表面成為相同的高度，從而可簡(jiǎn)化形成接觸插塞時(shí)的工序， 簡(jiǎn)化光電IC的制造工序。
另夕卜，在上述各個(gè)實(shí)施例中，說(shuō)明了光電二極管的感光元件的低濃 度擴(kuò)散層分別形成在2種厚度不同的珪半導(dǎo)體層中的情況，但也可以形 成在具有3種以上的不同厚度的硅半導(dǎo)體層中。
另外，在上述各個(gè)實(shí)施例中，說(shuō)明了擴(kuò)散P型雜質(zhì)來(lái)形成低濃度擴(kuò) 散層的情況，但是，即使以比較低的濃度擴(kuò)散N型雜質(zhì)來(lái)形成，也可以 獲得與上述同樣的效果。
并且，在上述各個(gè)實(shí)施例中，說(shuō)明了 P+擴(kuò)散層為"7t"字形、N+ 擴(kuò)散層為"E"字形的情況，但也可以將它們的形狀倒換，或進(jìn)一步增 加梳齒部數(shù)量。
另外，在上述各個(gè)實(shí)施例中，說(shuō)明了在P+擴(kuò)散層和N+擴(kuò)散層中設(shè) 置多個(gè)梳齒部，并使它們嚙合進(jìn)行配置的情況，但也可以不設(shè)置梳齒部， 而只使峰部隔著低濃度擴(kuò)散層相對(duì)配置。
并且，在上述各個(gè)實(shí)施例中，說(shuō)明了硅半導(dǎo)體層是形成在作為SOI 襯底的絕緣層的嵌入氧化膜上的硅半導(dǎo)體層的情況，但也可以是形成在 作為絕緣層的藍(lán)寶石襯底上的SOS ( Silicon On Sapphire )襯底的珪半 導(dǎo)體層，也可以是形成在作為絕緣層的石英襯底上的SOQ (Silicon On Quartz)襯底的硅半導(dǎo)體層等。
權(quán)利要求
1.一種光電二極管，其特征在于，具有形成在絕緣層上的厚度不同的多個(gè)硅半導(dǎo)體層，各種厚度的上述硅半導(dǎo)體層具有低濃度擴(kuò)散P型和N型中的任意一種型的雜質(zhì)而形成的低濃度擴(kuò)散層，隔著各個(gè)上述低濃度擴(kuò)散層，高濃度擴(kuò)散P型雜質(zhì)而形成的P型高濃度擴(kuò)散層、與高濃度擴(kuò)散N型雜質(zhì)而形成的N型高濃度擴(kuò)散層相對(duì)配置。
2. 根據(jù)權(quán)利要求l所述的光電二極管，其特征在于，隔著上述低濃度擴(kuò)散層相對(duì)配置的上述P型高濃度擴(kuò)散層、和上述 N型高濃度擴(kuò)散層形成于相同厚度的硅半導(dǎo)體層。
3. 根據(jù)權(quán)利要求1或2所述的光電二極管，其特征在于，上述厚度不同的硅半導(dǎo)體層分別具有3nm以上、36nm以下的范圍 的厚度。
4. 根據(jù)權(quán)利要求l所述的光電二極管，其特征在于，在把上述低濃度擴(kuò)散層形成在小于30nm的硅半導(dǎo)體層中的情況 下，使隔著該低濃度擴(kuò)散層相對(duì)配置的上述P型高濃度擴(kuò)散層和N型 高濃度擴(kuò)散層的厚度為30nm以上、36nm以下。
5. —種光電二極管，其特征在于，具有 形成在絕緣層上的第1硅半導(dǎo)體層；第2硅半導(dǎo)體層，具有比形成在上述絕緣層上的上述第l硅半導(dǎo)體 層薄的厚度；第1感光元件，具有第1低濃度擴(kuò)散層，該第1低濃度擴(kuò)散層形成 于上述第1硅半導(dǎo)體層，低濃度擴(kuò)散了與P型和N型中的任意一種型 相同型的雜質(zhì)，隔著該第l低濃度擴(kuò)散層相對(duì)配置了高濃度擴(kuò)散了 P型 雜質(zhì)的笫1P型高濃度擴(kuò)散層、和高濃度擴(kuò)散了 N型雜質(zhì)的第1N型高 濃度擴(kuò)散層；以及第2感光元件，具有第2低濃度擴(kuò)散層，該第2低濃度擴(kuò)散層低濃 度擴(kuò)散了與P型和N型中的任意一種型相同型的雜質(zhì)，隔著該第2低濃度擴(kuò)散層相對(duì)配置了高濃度擴(kuò)散了P型雜質(zhì)的第2P型高濃度擴(kuò)散層、 和高濃度擴(kuò)散了 N型雜質(zhì)的第2N型高濃度擴(kuò)散層，在上述第2硅半導(dǎo)體層中形成了上述第2低濃度擴(kuò)散層。
6. 根據(jù)權(quán)利要求5所述的光電二極管，其特征在于，上述第2P型高濃度擴(kuò)散層和第2N型高濃度擴(kuò)散層形成在上述第2 硅半導(dǎo)體層中。
7. 根據(jù)權(quán)利要求5所述的光電二極管，其特征在于，上述第2P型高濃度擴(kuò)散層和第2N型高濃度擴(kuò)散層形成在上述第1 硅半導(dǎo)體層中。
8. 根據(jù)權(quán)利要求5至7中任意一項(xiàng)所述的光電二極管，其特征在于，上述第l及第2珪半導(dǎo)體層分別具有3nm以上、36nm以下的范圍 的厚度。
9. 根據(jù)權(quán)利要求5至7中任意一項(xiàng)所述的光電二極管，其特征在于，上述第1硅半導(dǎo)體層具有30nm以上、36nm以下的范圍的厚度， 上述第2硅半導(dǎo)體層具有3nm以上、小于30nm的范圍的厚度。
全文摘要
本發(fā)明提供一種光電二極管，其能夠?qū)⒆贤饩€的3個(gè)波長(zhǎng)區(qū)域分開(kāi)來(lái)檢測(cè)其強(qiáng)度。該光電二極管具有形成在絕緣層上的厚度不同的多個(gè)硅半導(dǎo)體層，各種厚度的硅半導(dǎo)體層具有低濃度擴(kuò)散了P型和N型中的任意一種型的雜質(zhì)而形成的低濃度擴(kuò)散層，隔著各個(gè)低濃度擴(kuò)散層，相對(duì)配置高濃度擴(kuò)散P型雜質(zhì)而形成的P型高濃度擴(kuò)散層、與高濃度擴(kuò)散N型雜質(zhì)而形成的N型高濃度擴(kuò)散層。
文檔編號(hào)H01L31/102GK101183692SQ20071016335
公開(kāi)日2008年5月21日 申請(qǐng)日期2007年10月19日 優(yōu)先權(quán)日2006年11月14日
發(fā)明者三浦規(guī)之 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社