專利名稱：非易失性存儲器、源極/漏極線插塞及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲器及其制造方法，更具體而言，涉及一種
NAND型非易失性存儲器、源極/漏極線插塞及其制造方法。
背景技術(shù)：
非(NAND)型陣列結(jié)構(gòu)。由于NAND型陣列結(jié)構(gòu)是使僅經(jīng)由同 一接點連接 到一對應的位元線的多個存儲單元連接成串(string),其集成度與NOR型 陣列結(jié)構(gòu)相比更佳，因此已經(jīng)廣泛地應用在多種電子產(chǎn)品中。
一般而言，在NAND型陣列結(jié)構(gòu)中，在進行存儲單元的讀取(read)操 作時，讀取電流會通過同一串的存儲單元，并匯整至源極線(source line, SL)，以讀取數(shù)據(jù)。承上述，源極線設(shè)置于選擇柵極(selective gate, SG) 結(jié)構(gòu)之間的硅基底中。另外，在源極線上方還會設(shè)置有源極線插塞(SLplug )。
為了應對集成電路工藝的集成度不斷提高，以及源極線插塞的電阻值較 高的問題，業(yè)界提出先形成硅化鈦，再填入金屬鴒，以作為源極線插塞的材 料。然而，在形成硅化鈦的工藝中，同時會消耗掉硅基底中的硅原子，而導 致在源極線插塞底部的硅基底中產(chǎn)生孔隙(void)或裂縫(seam)等結(jié)構(gòu)缺 陷(如圖1的虛線圈起處100所示)。上述缺陷會使得NAND型存儲器在進 行讀取操作時，同一串的存儲單元出現(xiàn)有讀取異常(readfail),而大大地影 響到存儲器元件的效能和可靠度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一就是提供一種NAND型非易失性存儲器、 源極/漏極線插塞及其制造方法，能夠避免已知的基底產(chǎn)生孔隙或裂縫等缺陷 及其所導致的讀取異常問題，以及可提高存儲器元件的效能和可靠度。
本發(fā)明提出一種源極/漏極線插塞的制造方法。首先，在基底中形成平行 排列的多個元件隔離結(jié)構(gòu)，而兩相鄰的元件隔離結(jié)構(gòu)之間定義出有源區(qū)。然 后，在各有源區(qū)的基底中形成一源極/漏極區(qū)。接著，移除部分源極/漏極區(qū) 兩側(cè)的元件隔離結(jié)構(gòu)，使元件隔離結(jié)構(gòu)的表面低于源極/漏極區(qū)的基底表面。 之后，在基底上形成介電層。接著，圖案化介電層，以形成與元件隔離結(jié)構(gòu) 垂直排列的多個溝渠，這些溝渠分別暴露出源極/漏極區(qū)。接著，進行一選擇 性硅生長工藝，以在溝渠所暴露的源極/漏極區(qū)上形成一材料層，且材料層至 少覆蓋源極/漏極區(qū)的基底的頂角。之后，在材料層上依序形成金屬硅化物層 和金屬層以填滿溝渠，從而形成多個源極/漏極線插塞。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，在形成溝渠之前 還包括在介電層中形成暴露出漏極區(qū)的多個開口。而且，在這些開口中還可 進一步形成有上述材料層。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述選擇性硅生 長工藝例如使用硅烷氣體作為反應氣體。其中，硅烷氣體例如是硅曱烷、硅 乙烷或硅丙烷。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述選擇性硅生 長工藝例如是磊晶工藝。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述選擇性硅生 長工藝例如是選擇性硅沉積工藝，而選擇性硅沉積工藝例如是化學氣相沉積法。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述材料層的材 質(zhì)例如是摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述金屬層的材 質(zhì)例如是鴒。
依照本發(fā)明實施例所述的源極/漏極線插塞的制造方法，上述金屬硅化物 層的材質(zhì)例如是硅化鈦。
本發(fā)明還提出 一種NAND型非易失性存儲器，其包括:基底、多個NAND 型存儲單元串、介電層、選擇性硅生長材料層、金屬硅化物層以及金屬層。 基底中已形成有平行排列的多個元件隔離結(jié)構(gòu)，而兩相鄰的元件隔離結(jié)構(gòu)之 間定義出有源區(qū)。多個NAND型存儲單元串配置于有源區(qū)中，各NAND型 存儲單元串包括形成于基底中的一源極區(qū)和一漏極區(qū)。其中，源極區(qū)兩側(cè)和 漏極區(qū)兩側(cè)的元件隔離結(jié)構(gòu)的表面低于基底表面。另外，介電層配置于基底 上，且介電層中具有與元件隔離結(jié)構(gòu)垂直排列的多個溝渠，而溝渠暴露出源
極區(qū)。選擇性硅生長材料層配置于溝渠所暴露的源極區(qū)上，且至少覆蓋源極 區(qū)的基底的頂角。金屬硅化物層配置于選擇性硅生長材料層上。金屬層配置 于金屬硅化物層上且填滿溝渠。
依照本發(fā)明實施例所述的NAND型非易失性存儲器，上述在介電層中 還包括具有暴露出漏極區(qū)的多個開口。而且，上述選擇性硅生長材料層還配 置在這些開口中。
依照本發(fā)明實施例所述的NAND型非易失性存儲器，上述選擇性硅生 長材料層的材質(zhì)例如是摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
依照本發(fā)明實施例所述的NAND型非易失性存儲器，上述金屬層的材 質(zhì)例如是鴒。
依照本發(fā)明實施例所述的NAND型非易失性存儲器，上述金屬硅化物 層的材質(zhì)例如是硅化鈦。
本發(fā)明還提出一種源極/漏極線插塞，其包括基底、介電層、選擇性硅生 長材料層、金屬硅化物層以及金屬層。基底中具有平行排列的多個元件隔離 結(jié)構(gòu)，兩相鄰的元件隔離結(jié)構(gòu)之間定^出一有源區(qū)，且各有源區(qū)的基底中形 成一源極/漏極區(qū)。其中，元件隔離結(jié)構(gòu)的表面低于源極/漏極區(qū)的基底表面。 介電層配置于基底上，且介電層中具有與元件隔離結(jié)構(gòu)垂直排列的多個溝 渠，以暴露出源極/漏極區(qū)。選擇性硅生長材料層配置于溝渠所暴露的源極/ 漏極區(qū)上，且至少覆蓋源極/漏極區(qū)的基底的頂角。金屬珪化物層配置于選擇 性硅生長材料層上。金屬層配置于金屬硅化物層上，且填滿溝渠。
依照本發(fā)明實施例所述的源4il/漏極線插塞，上述選擇性硅生長材料層的 材質(zhì)例如是摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
依照本發(fā)明實施例所述的源極/漏極線插塞，上述金屬層的材質(zhì)例如是鎢。
依照本發(fā)明實施例所述的源極/漏極線插塞，上述金屬硅化物層的材質(zhì)例 如是硅化鈦。
由于本發(fā)明的方法在溝渠底部形成金屬硅化物層之前，會形成選擇性硅 生長材料層，以至少覆蓋住源極區(qū)的基底的頂角，因此，選擇性硅生長材料 層可保護基底，以避免基底中的硅原子在金屬硅化物層的制造過程中被消 耗，而產(chǎn)生孔隙或裂縫等缺陷。另外，因為本發(fā)明的結(jié)構(gòu)的基底內(nèi)不會有孔 隙或裂縫等缺陷，所以可避免進行讀取操作時所產(chǎn)生的讀取異常，進而可提
高存儲器元件的效能和可靠度。另一方面，本發(fā)明在暴露出漏極區(qū)的開口中 可配置有選擇性硅生長材料層，因此可降低開口的深寬比值，進而提高工藝 的裕度。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉實 施例，并配合所附圖式，作詳細說明如下。


圖1示出已知NAND型非易失性存儲器的剖面的透射電子顯微鏡照片； 圖2至圖5為依照本發(fā)明實施例所繪示的NAND型非易失性存儲器的 制造流程的示意國，其中子圖(a)示出上視示意圖，子圖(b)示出沿剖面 線A-A，的剖面示意圖，子圖(c)示出沿剖面線B-B，的剖面示意圖。
主要附圖標記說明100虛線圈起處
200基底
202元件隔離結(jié)構(gòu)
204有源區(qū)
206存儲單元列
208存儲單元
210漏極區(qū)
212源極區(qū)
213、 226:介電層214a、 214b:選擇單元215導體層
216摻雜區(qū)
218.穿隧介電層
220電荷儲存層
222柵間介電層
224控制柵極
225溝渠
227開口
235虛線
236:材料層
238:金屬;圭化物層
240:金屬層
具體實施例方式
圖2至圖5為依照本發(fā)明實施例所繪示的NAND型非易失性存儲器的 制造流程的示意圖，其中子圖(a)示出上視示意圖，子圖(b)示出沿剖面 線A-A，的剖面示意圖，子圖(c)示出沿剖面線B-B，的剖面示意圖。
首先，請同時參照圖2 (a)、圖2 (b)和圖2 (c),提供基底200,基 底200例如是硅基底。然后，在基底200中形成多個元件隔離結(jié)構(gòu)202。這 些元件隔離結(jié)構(gòu)202在X方向(列方向)上平行排列，并在兩相鄰的元件隔 離結(jié)構(gòu)202之間定義出有源區(qū)204。上述元件隔離結(jié)構(gòu)202例如是溝渠隔離 結(jié)構(gòu)，而其形成方法為本領(lǐng)域普通技術(shù)人員所熟知，在此不再贅述。
然后，在基底200上形成多個NAND型存儲單元串206。各NAND型 存儲單元串206例如是由多個存儲單元208、漏極區(qū)210和源極區(qū)212以及 兩個選擇單元214a、 214b所構(gòu)成。其中，存儲單元208串4關(guān)連接于漏極區(qū) 210與源極區(qū)212之間。而且，元件隔離結(jié)構(gòu)202在制造過程中會有一部份 被移除，使得源極區(qū)212兩側(cè)與漏極區(qū)210兩側(cè)的元件隔離結(jié)構(gòu)202的表面 低于基底200的表面。兩個選擇單元214a、 214b分別形成于NAND型存儲 單元串206中最外側(cè)的兩個存儲單元208與漏極區(qū)210、源極區(qū)212之間。 并且，各存儲單元208之間以及存儲單元208與兩個選擇單元214a、 214b 之間例如是以摻雜區(qū)216連接在一起。存儲單元208從基底200起至少包括 穿隧介電層218、電荷儲存層220、柵間介電層222以及控制柵極224。其中， 柵間介電層222的材質(zhì)例如是氧化硅/氮化硅/氧化硅，電荷儲存層220的材 質(zhì)例如是摻雜多晶硅，穿隧介電層218的材質(zhì)例如是氧化硅，控制柵極224 的材質(zhì)例如是摻雜多晶硅。選擇單元214a、 214b例如是由一層介電層213 和一層導體層215所構(gòu)成。
之后，請同時參照圖3(a)、圖3(b)和圖3(c)，在基底200上形成 介電層226,以覆蓋NAND型存儲單元串206。介電層226的材質(zhì)例如是磷 硅玻璃、硼磷硅玻璃或其他適合的介電材料，而其形成方法例如是化學氣相 沉積法。然后，圖案化介電層226，以形成多個溝渠225，溝渠225作為源
極線插塞開口。溝渠225排列于Y方向(行方向)上，與元件隔離結(jié)構(gòu)202 垂直，且分別暴露出源極區(qū)212。在一實施例中，在后續(xù)工藝中，在介電層 226中會形成多個開口 227，而這些開口 227暴露出漏極區(qū)210，開口 227 作為位元線4妄觸窗開口 。
然后，請同時參照圖4(a)、圖4(b)和圖4(c)，在溝渠225形成之 后，接著進行選擇性硅生長工藝，以在溝渠225所暴露的源極區(qū)212上形成 一層材料層236。材料層236的材質(zhì)例如是摻雜或未摻雜的單晶硅、摻雜或 未摻雜的多晶硅。上述選擇性硅生長工藝例如是選擇性磊晶法。選擇性硅生 長工藝包括使用硅烷氣體作為反應氣體，而硅烷氣體例如是硅曱烷、硅乙烷 或硅丙烷。在另一實施例中，還可以利用另一種選擇性硅生長工藝，即選擇 性硅沉積工藝，來形成材料層236。選擇性硅沉積工藝例如是化學氣相沉積 法。
特別要說明的是，以選擇性硅生長工藝所形成的材料層236會至少覆蓋 住源極區(qū)212的基底200的頂角(如虛線235所示)。因此，材料層236可 保護有源區(qū)204的基底200，以避免在后續(xù)形成金屬硅化物層時造成基底中 產(chǎn)生孔隙(void)或裂縫(seam)等結(jié)構(gòu)缺陷，而影響元件效能和可靠度。
承上述，在另一實施例中，材料層236亦可形成于開口 227中。如此一 來，可進一步降低開口 227的深寬比值，以提高工藝的裕度(margin)。
然后，請同時參照圖5 (a)、圖5 (b)和圖5 (c)，在材料層236上形 成金屬硅化物層238。金屬硅化物層238的材質(zhì)例如是硅化鈦，而其形成方 法為本領(lǐng)域普通技術(shù)人員所熟知，在此不再贅述。特別是，由于在金屬硅化 物層238形成之前，先形成有材料層236以保護有源區(qū)204的基底200,因 此金屬硅化物層238不會對基底200造成孔隙或裂縫等缺陷。
隨后，在金屬硅化物層238上形成金屬層240，以填滿溝渠225。金屬 層240的材質(zhì)例如是鴒，而其形成方法為本領(lǐng)域普通技術(shù)人員所熟知，在此 不再贅述。其中，金屬層240、金屬硅化物層238和材料層236可構(gòu)成源極 線插塞(source line plug )。而后續(xù)完成半導體元件的工藝為本領(lǐng)域普通技術(shù) 人員所熟知，在此不再贅述。
接下來，以上述實施例的圖5 (a).、圖5 (b)和圖5 (c)來說明本發(fā)明 的NAND型非易失性存儲器的結(jié)構(gòu)。
請再次同時參照圖5 (a)、圖5(b)和圖5(c),本發(fā)明的NAND型非易失性存儲器主要是由基底200、多個NAND型存儲單元串206、介電層226、 材料層236、金屬硅化物層238以及金屬層240所組成。其中，基底200上 已形成有平行排列的多個元件隔離結(jié)構(gòu)202，而兩相鄰的元件隔離結(jié)構(gòu)202 定義出有源區(qū)204。多個NAND型存儲單元串206配置于有源區(qū)204中， NAND型存儲單元串206包含漏極區(qū)210、源極區(qū)212、存儲單元208、選 擇單元214a和214b以及摻雜區(qū)216。源極區(qū)212兩側(cè)和漏極區(qū)210兩側(cè)的 元件隔離結(jié)構(gòu)202的表面低于基底200表面。NAND型存儲單元串206的各 構(gòu)件的材質(zhì)與組成已于上述實施例中詳細說明，在此不再贅述。
介電層226配置于基底200上且具有多個溝渠225，溝渠225暴露出源 極區(qū)212。介電層226的材質(zhì)可以是磷硅玻璃、硼磷硅玻璃或其他適合的介 電材料。材料層236配置于溝渠225所暴露的源極區(qū)212上，而且材料層236 至少覆蓋源極區(qū)212的基底200的頂角。本實施例中的材料層236是以選擇 性硅生長工藝所形成，即所謂的選擇性硅生長材料層，其材質(zhì)例如是摻雜或 未摻雜的單晶硅、摻雜或未摻雜的多晶硅。另外，金屬硅化物層238配置于 材料層236上，金屬硅化物層238的材質(zhì)例如是硅化鈦。金屬層240配置于 金屬硅化物層238上并填滿溝渠225。金屬層240的材質(zhì)例如是鎢。
在一實施例中，介電層226中還具有暴露出漏極區(qū)210的開口 227。此 開口 227作為字元線接觸窗開口 。而且，在開口 227中亦可配置有材料層236， 以降低開口的深寬比值，進而提高工藝的裕度。
由于本實施例的NAND型非易失性存儲器的源極線插塞底部的硅基底 不會產(chǎn)生孔隙或裂縫等缺陷，因此在進行NAND型非易失性存儲器的讀取 操作時，不會有同一串的存儲單元出現(xiàn)讀取異常(read fail )。
綜上所述，本發(fā)明可避免基底中的硅原子在金屬硅化物層的制造過程中 被消耗，而導致在源極線插塞底部的硅基底中產(chǎn)生空隙或裂縫等缺陷。而且， 本發(fā)明還可避免進行讀取操作時所產(chǎn)生的讀取異常，以及可提高存儲器元件 的效能和可靠度。
雖然本發(fā)明已以實施例揭露如上，但是其并非用以限定本發(fā)明，任何本 領(lǐng)域普通技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可以進行一些更動與潤 飾，因此本發(fā)明的保護范圍應當以所附的權(quán)利要求書所界定者為準。
權(quán)利要求
1.一種源極/漏極線插塞的制造方法，包括在基底中形成平行排列的多個元件隔離結(jié)構(gòu)，兩相鄰的元件隔離結(jié)構(gòu)之間定義出有源區(qū)；在各有源區(qū)的基底中形成源極/漏極區(qū)；移除部分各源極/漏極區(qū)兩側(cè)的該元件隔離結(jié)構(gòu)，使該元件隔離結(jié)構(gòu)的表面低于該源極/漏極區(qū)的該基底表面；在該基底上形成介電層；圖案化該介電層，以形成與該些元件隔離結(jié)構(gòu)垂直排列的多個溝渠，該些溝渠分別暴露出該些源極/漏極區(qū)；進行選擇性硅生長工藝，以在該些溝渠所暴露的該些源極/漏極區(qū)上形成材料層，且該材料層至少覆蓋該些源極/漏極區(qū)的該基底的頂角；以及在該材料層上依序形成金屬硅化物層和金屬層以填滿該些溝渠，從而形成多個源極/漏極線插塞。
2. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中在形成該些 溝渠之前，還包括在該介電層中形成暴露出該些漏極區(qū)的多個開口 。
3. 如權(quán)利要求2所述的源極/漏極線插塞的制造方法，其中該材料層還 包括形成在該些開口中。
4. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該選擇性硅 生長工藝包括使用硅烷氣體作為反應氣體。
5. 如權(quán)利要求4所述的源極/漏極線插塞的制造方法，其中該硅烷氣體 包括硅曱烷、硅乙烷或硅丙烷。
6. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該選擇性硅 生長工藝包括磊晶工藝。
7. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該選擇性硅 生長工藝包括選擇性硅沉積工藝。
8. 如權(quán)利要求7所述的源極/漏極線插塞的制造方法，其中該選擇性硅 沉積工藝包括化學氣相沉積法。
9. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該材料層的 材質(zhì)包括摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
10. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該金屬層的材質(zhì)包括鴒。
11. 如權(quán)利要求1所述的源極/漏極線插塞的制造方法，其中該金屬硅化 物層的材質(zhì)包括硅化鈦。
12. —種NAND型非易失性存儲器，包括基底，該基底中已形成有平行排列的多個元件隔離結(jié)構(gòu)，兩相鄰的元件 隔離結(jié)構(gòu)之間定義出有源區(qū)；多個NAND型存儲單元串，配置于該些有源區(qū)中，各該NAND型存儲 單元串包括形成于該基底中的源極區(qū)和漏極區(qū)，其中各該源極區(qū)兩側(cè)和各該漏極區(qū)兩側(cè)的該元件隔離結(jié)構(gòu)的表面低于 該基底表面；介電層，配置于該基底上，且該介電層中具有與該些元件隔離結(jié)構(gòu)垂直 排列的多個溝渠，以暴露出該些源極區(qū)；選擇性硅生長材料層，配置于該些溝渠所暴露的該些源極區(qū)上，且至少 ^i蓋該源才及區(qū)的該基底的頂角；金屬硅化物層，配置于該選擇性硅生長材料層上；以及金屬層，配置于該金屬硅化物層上，且填滿該些溝渠。
13. 如權(quán)利要求12所述的NAND型非易失性存儲器，其中該介電層中 還包括具有暴露出該些漏極區(qū)的多個開口 。
14. 如權(quán)利要求13所述的NAND型非易失性存儲器，其中該選擇性硅 生長材料層還包括配置于該些開口中。
15. 如權(quán)利要求12所述的NAND型非易失性存儲器，其中該選擇性硅 生長材料層的材質(zhì)包括摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
16. 如權(quán)利要求12所述的NAND型非易失性存儲器，其中該金屬層的 材質(zhì)包括鴒。
17. 如權(quán)利要求12所述的NAND型非易失性存儲器，其中該金屬硅化 物層的材質(zhì)包括硅化鈦。
18. —種源極/漏極線插塞，包括基底，該基底中具有平行排列的多個元件隔離結(jié)構(gòu)，兩相鄰的元件隔離 結(jié)構(gòu)之間定義出有源區(qū)，且各該有源區(qū)的該基底中形成源極/漏極區(qū)，其中該 元件隔離結(jié)構(gòu)的表面低于該源才57漏極區(qū)的該基底表面；介電層，配置于該基底上，且該介電層中具有與該些元件隔離結(jié)構(gòu)垂直排列的多個溝渠，以暴露出該些源極/漏極區(qū)；選擇性硅生長材料層，配置于該些溝渠所暴露的該些源極/漏極區(qū)上，且至少覆蓋該源極/漏極區(qū)的該基底的頂角；金屬硅化物層，配置于該選擇性硅生長材料層上；以及 金屬層，配置于該金屬硅化物層上，且填滿該些溝渠。
19. 如權(quán)利要求18所述的源極/漏極線插塞，其中該選擇性硅生長材料 層的材質(zhì)包括摻雜或未摻雜的單晶硅、摻雜或未摻雜的多晶硅。
20. 如權(quán)利要求18所述的源極/漏極線插塞，其中該金屬層的材質(zhì)包括鎢。
21. 如權(quán)利要求18所述的源極/漏極線插塞，其中該金屬硅化物層的材 質(zhì)包括硅化鈦。
全文摘要
本發(fā)明提供一種源極/漏極線插塞的制造方法。首先，在基底中形成多個元件隔離結(jié)構(gòu)，且兩相鄰的元件隔離結(jié)構(gòu)之間定義出有源區(qū)。然后，在各有源區(qū)的基底中形成源極/漏極區(qū)。接著，移除部分源極/漏極區(qū)兩側(cè)的元件隔離結(jié)構(gòu)，使元件隔離結(jié)構(gòu)的表面低于源極/漏極區(qū)的基底表面。之后，在基底上形成介電層，接著圖案化該介電層以形成暴露出源極/漏極區(qū)的多個溝渠。接著，在溝渠所暴露的源極/漏極區(qū)上形成選擇性硅生長材料層，以至少覆蓋源極/漏極區(qū)的基底的頂角。接著，在選擇性硅生長材料層上依序形成金屬硅化物層和金屬層以填滿溝渠，從而形成多個源極/漏極線插塞。
文檔編號H01L27/115GK101345207SQ200710128380
公開日2009年1月14日 申請日期2007年7月10日 優(yōu)先權(quán)日2007年7月10日
發(fā)明者畢嘉慧, 陳啟明, 魏鴻基 申請人:力晶半導體股份有限公司