專利名稱：一種封裝芯片及對芯片進行封裝的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子和集成電路制造領(lǐng)域，更具體的說，涉及一種封裝 芯片及對芯片進行封裝的方法。
背景技術(shù)：
現(xiàn)在的高速數(shù)字系統(tǒng)中，由于性能的要求，ASIC(特定用途集成電路) 的應用越來越多，在高端和高速的系統(tǒng)中，ASIC有著自己得天獨厚的優(yōu) 勢，它可以工作在相對高的主頻下，提供通用芯片不能達到的性能。但是 ASIC也有自己的缺點，由于其不可編程，導致開發(fā)和維護難度較大，尤 其是在維護方面，即使要增加或者改變一個小的功能，也需要重新進行設(shè) 計和流片，導致其開發(fā)成本成幾何級數(shù)增加。所以，現(xiàn)在越來越多的FPGA (現(xiàn)場可編程門陣列)被應用來代替ASIC的作用。FPGA具有可再編程 的特點，因此在新功能維護上比ASIC有較大優(yōu)勢，而性能上又沒有太大 的差別，因此FPGA的應用越來越廣泛。
在使用FPGA進行的系統(tǒng)設(shè)計中，遇到的最大的困難在于調(diào)試時的內(nèi) 部信號的觀測。由于管腳眾多，現(xiàn)在的FPGA通常采用BGA封裝(Ball Grid Array Package,即球柵陣列封裝)或其它相似的封裝。
以現(xiàn)有的BGA封裝為例，圖1示出了現(xiàn)有技術(shù)中芯片的BGA封裝方 式所述的封裝芯片106包括
模帽101:設(shè)置在芯片102周圍，對芯片102進行保護，為了防止芯 片102受到外界的強力作用而損壞，是在芯片的外面覆蓋的一層防護體； 模帽的物理強度很高，可以抵抗外界的很強的作用力，避免內(nèi)部芯片的形 變；
芯片102:設(shè)置在模帽101內(nèi)部，是整個封裝芯片106的核心，是其 的功能的載體；用以實現(xiàn)邏輯，時序和電路上的功能；
基板103:設(shè)置在芯片102的下部，通過粘結(jié)劑與芯片102相連，用 來實現(xiàn)內(nèi)部芯片102與下表面焊接球104的連接；由于要直接與外界接觸，
基板具有很強的物理強度和抗撞擊能力；由于與焊接球直接接觸，基板需 要具有很強的抗熱性；
下表面焊接球104:設(shè)置在封裝芯片106底部，位于基板103的底面, 是用戶訪問內(nèi)部芯片的唯一入口，即封裝芯片106的信號焊接腳；下表面 焊接球104通過導線橋接105與內(nèi)部芯片102相連，將內(nèi)部芯片102的輸 入輸出信號引導到封裝芯片106的外部，使用戶可以將自己的電路與內(nèi)部 芯片的電路連接；
導線橋接105:在基板中穿越，實現(xiàn)內(nèi)部芯片和外部焊接球的連接； 導線橋接105 —般采用銅質(zhì)材料。
由于芯片102不直接與外界有接觸面，芯片102的輸入輸出信號要通 過導線橋接105與下表面焊接球104相連，用戶要訪問內(nèi)部芯片102的信 號引腳，必須要通過設(shè)置在封裝芯片106底部的下表面焊接球104來進行 操作。
由此可見，在應用BGA封裝的封裝芯片106的時候，如將封裝芯片 106焊接在要使用的PCB (印制電路板)上時，焊接好的芯片管腳即位于 封裝芯片106下部的下表面焊接球104對于用戶來說是不可見的。因此， 目前FPGA調(diào)試的手段基本上都是先結(jié)合軟件的波形仿真設(shè)計出芯片內(nèi) 的數(shù)字電路，然后再進行板級的調(diào)試，調(diào)試成功之后，如果生產(chǎn)的話，還 要進行系統(tǒng)的測試。在調(diào)試和測試的時候難免會遇到問題，這時就需要進 行問題的分析，此時很大的可能會需要監(jiān)測FPGA內(nèi)部的信號變化，這個 內(nèi)部信號可以由特定軟件通過JTAG (聯(lián)合測試行動小組)接口來抓取， 但是這種做法需要重新對器件進行綜合和布線等操作，將耗費大量的時間， 并且需要額外的FPGA內(nèi)部資源來實現(xiàn)，這在規(guī)模較大資源緊張的情況下 并不方便，非常不利于FPGA的模塊化設(shè)計。調(diào)試的另一個途徑是將內(nèi)部 信號引到FPGA的臨時引腳上，由于現(xiàn)在多管腳的FPGA基本上都采用 BGA類型，如EBGA (強化球柵陣列封裝)、FBGA (微間距球柵陣列封裝) 等封裝方式，在芯片表面不能接觸到芯片的引腳，這就需要對這些臨時引 腳也有測試點引出，這在PCB板級的布線上又是一個限制。

發(fā)明內(nèi)容
為克服上述缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種方便測試和
調(diào)試的封裝芯片，及其采用的對芯片進行封裝的方法。 本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的
一種封裝芯片，包括芯片、設(shè)置在基板上的一組信號焊接腳，信號 焊接腳用于引出芯片上相應的信號引腳的信號；其中所述的封裝裝置還 包括一組設(shè)置在測試基板上，對應于芯片上相應的信號引腳的對用戶完全 可見的信號管腳。
所述的信號管腳為設(shè)置在測試基板上的焊接球，焊接球通過導線橋接 與芯片上的信號引腳連通。
所述的封裝芯片上設(shè)有模帽，模帽上對應的設(shè)置有連接芯片和信號管 腳的基板與芯片的連通通道。
所述的信號管腳引出芯片中的全部或部分信號弓I腳。
所述的信號管腳設(shè)置在封裝芯片的側(cè)面。由于焊接用的信號焊接腳一 般設(shè)置于芯片的底部，側(cè)面設(shè)置的信號管腳更方便在芯片焊接后，對芯片 進行連接測試。同樣的，信號管腳也可以設(shè)置在封裝芯片的頂部，但這種 方式會影響散熱片的添加，其效果不如將信號管腳設(shè)置在側(cè)面的封裝芯片。
一種如權(quán)利要求1所述的封裝芯片采用的對芯片進行封裝的方法，包 括以下步驟
A-在芯片下面輔以基板，在基板上固定一組信號焊接腳，將信號焊 接腳與芯片上相應的信號引腳連接；
B:在芯片上對用戶可見的位置設(shè)置測試基板，在測試基板上固定一 組信號管腳，將信號管腳與芯片上相應的信號引腳連接。
所述的步驟A中，所述的信號焊接腳為焊接球，所述的焊接球通過導
線橋接連接到芯片上相應的信號引腳；所述的步驟B中，所述的信號管腳 為信號管腳焊接球，所述的信號管腳焊接球通過導線橋接連接到芯片上相 應的信號引腳。
所述的步驟A中還包括在芯片上面和側(cè)面輔以模帽的步驟，其中，模 帽上對應的設(shè)置有連接芯片和信號管腳的基板與芯片的連通通道。
所述的步驟B中如果布線條件允許，所述的信號管腳引出芯片中的 全部信號引腳；如果由于空間原因不滿足布線條件，信號管腳引出芯片中 的部分信號引腳。
所述的步驟A中，所述的基板設(shè)置在芯片下面；步驟B中，所述的測
試基板設(shè)置在芯片的側(cè)面。
本發(fā)明由于在封裝芯片上又設(shè)置了一組設(shè)置在測試基板上，對應于芯 片上相應的信號引腳的對用戶完全可見的信號管腳，使得在對封裝芯片進
行測試時，實現(xiàn)了芯片信號在與PCB焊接之后的可見性，可以很方便的通 過這可見的信號管腳對封裝芯片進行測試和調(diào)試。


圖1是現(xiàn)有技術(shù)芯片的BGA封裝方式結(jié)構(gòu)示意圖2是本發(fā)明實施例實現(xiàn)的芯片的BGA封裝方式結(jié)構(gòu)示意圖3是采用本發(fā)明的BGA封裝方式的芯片在實際應用中的橫截面視
圖4是采用本發(fā)明的BGA封裝方式的芯片在實際應用中的俯視示意圖。
其中101、模帽，102、芯片，103、基板，104、下表面焊接球，105、 導線橋接，106、封裝芯片，201、測試基板，202、模帽，203、側(cè)面焊接 球，204、導線橋接，205、封裝芯片，301、 PCB板，302、測試導線。
具體實施例方式
下面結(jié)合附圖和較佳的實施例對本發(fā)明作進一步說明。
本發(fā)明的主要構(gòu)思為在對芯片進行封裝的時候，對于同一個信號引 腳，同時引到芯片的下表面和側(cè)面進行物理封裝。這樣，在應用封裝后的 封裝芯片時，如將封裝芯片焊接在要使用的PCB (印制電路板)上后，其 焊接好的底部的芯片管腳對用戶來說是不可見的，若要對封裝芯片進行調(diào) 試和測試，需要對信號管腳進行測量時，只需要在芯片側(cè)面的裸露的信號 管腳進行測量即可。
仍以BGA封裝為例，圖2示出了本發(fā)明的一種實現(xiàn)的芯片的BGA封 裝方法所述的封裝芯片205包括芯片102、基板103、下表面焊接球 104、導線橋接105、測試基板201、模帽202、側(cè)面焊接球203、導線橋接 204，其中
芯片102:為封裝的封裝芯片206的核心，即封裝芯片206中的晶體 的部分，用以實現(xiàn)器件的功能，與現(xiàn)有技術(shù)中的芯片1Q2相同；
基板103和測試基板201:基板103和現(xiàn)有技術(shù)中的基板103完全相 同，測試基板201設(shè)置在封裝芯片205的側(cè)面，連接內(nèi)部芯片102與外部 的側(cè)面焊接球204，避免芯片102直接暴露給外界；測試基板201與基板 103可以在下表面和側(cè)面表面同時為內(nèi)部芯片102提供導線橋接，使下表 面和側(cè)面表面都可以固定信號管腳；
模帽202:覆蓋在芯片102的外側(cè)，其作用與普通的模帽101的作用 相同，都是為了加強芯片對外界力的保護，加強芯片的抗擊打能力，防止 芯片受到碰撞沖擊或其它的損壞；其中，所述模帽202的側(cè)面對應于測試 基板201的位置處預留了供導線橋接204通過的連接通道，以便測試基板 201和內(nèi)部的芯片203信號連接；
下表面焊接球104和側(cè)面焊接球203:下表面焊接球104設(shè)置在封裝 芯片205底部，為封裝芯片205的信號焊接腳，通過導線橋接105與內(nèi)部 芯片102的信號引腳相連，將內(nèi)部芯片102的輸入輸出信號引導到封裝芯 片205的外部，使用戶可以將自己的電路與內(nèi)部芯片102電路連接；側(cè)面 焊接球203設(shè)置在芯片102的側(cè)面的測試基板201上，為封裝芯片205的 信號管腳，通過導線橋接204與內(nèi)部芯片102的相應信號引腳相連通；如 果布線條件允許，在側(cè)面的側(cè)面焊接球203可以與下表面焊接球104引出 的信號完全相同；若布線調(diào)節(jié)不允許，在側(cè)面的側(cè)面焊接球203可以只引 出一部分需要的信號，而不需要全部都與下表面焊接球104引出的信號相 同；這樣，當用戶通過下表面的焊接球?qū)⑿酒cPCB電路板相連時，側(cè)面 的焊接球還是可見的，用戶需要測量和監(jiān)測芯片102的某個信號引腳的信 號時，在PCB電路板上沒有測試點的情況下，也可以直接通過側(cè)面焊接球 203進行測量；
導線橋接105和導線橋接204:導線橋接105在基板103中穿越，用 于連接下表面焊接球104和內(nèi)部芯片102;導線橋接204在測試基板201 中穿越，用于連接側(cè)面焊接球203和內(nèi)部芯片102。
本發(fā)明的封裝方法的封裝芯片在實際應用中的情況如圖3和圖4所 示封裝芯片205的側(cè)面也有與下表面類似的一層焊接球，由圖可見，下 表面焊接球104已經(jīng)被封裝芯片205本身所遮擋，對于用戶來說是不可見 的，但是由于有側(cè)面焊接球203，其引出的信號和下表面焊接球104引出 的信號是一樣的，用戶可以通過側(cè)面焊接球203直接觀察檢測到內(nèi)部芯片
的輸入輸出信號。封裝芯片205在焊接到用戶自己的電路系統(tǒng)應用而設(shè)計 的電路板一—PCB板301上之后，其側(cè)面的側(cè)面焊接球203對用戶來說還 是可見的，也就是說，芯片內(nèi)部的信號引腳對用戶還是可見的，用戶可以 通過一根測試導線302與側(cè)面焊接球203相連，對封裝芯片205輸入輸出 的信號進行測試，極大的方便了用戶對封裝芯片205的測試和調(diào)試。
由于本發(fā)明將芯片的同一個信號引腳，同時引到芯片的下表面和側(cè)面 進行物理封裝，通過芯片在封裝方式上的改變，實現(xiàn)了FPGA的調(diào)試和測 試的極大的簡化。通過在封裝的封裝芯片的側(cè)面增加一層測試基板和側(cè)面 焊接球，通過對芯片進行物理封裝中基板的處理，使芯片的下表面和側(cè)面 表面都有焊接球存在，使信號管腳對用戶完全可見，實現(xiàn)了芯片信號在 PCB焊接之后的可見性。對于FPGA或其它采用BGA類(EBGA、 FBGA 等)封裝的ASIC芯片，將是一種簡單靈活的實現(xiàn)方式。此思想可以廣泛 的應用在使用BGA類型的ASIC的芯片封裝中。
使用這種封裝方式的芯片，在開發(fā)人員進行調(diào)試和測試人員進行測試 的時候，如果發(fā)現(xiàn)問題，當芯片需要觀測芯片的管腳信號的時候，只需要 在芯片上直接引出測試點就可以，而不需要對PCB單板進行修改，即使此 時芯片上還沒有引出對應的信號到信號管腳，所要作的也僅僅是使用布線 工具對芯片重新進行信號管腳的鎖定，而不需要對芯片重新進行綜合和布 局、布線、鎖定管腳，降低了用戶開發(fā)的難度。這就克服了現(xiàn)有技術(shù)中難 以在FPGA設(shè)計中實現(xiàn)靈活的對信號管腳和內(nèi)部信號監(jiān)測的缺陷，尤其是 克服現(xiàn)有技術(shù)中觀測FGPA引腳需要在PCB板級布線添加測試點或者對 FPGA重新進行布局和布線的缺陷。通過改變FPGA的封裝形式，可以在 不改變PCB板級的布線的情況下，通過將內(nèi)部信號引到FPGA的引腳上的 方法觀測到內(nèi)部信號，并且不需要在PCB上添加測試點，直接對FPGA引 腳進行測量。
本發(fā)明不僅可以應用在BGA封裝的芯片中，還可以應用在相似的封 裝方式中，例如EBGA (Enhanced Ball Grid Array增強球柵陣列封裝)、 FBGA (Fine Ball Grid Array微間距球柵陣列封裝)等，甚至可以應用在不 相似的其它封裝方式中，例如LCC (Leadless Chip Carrier無引腳芯片載 體封裝)、LDCC (Leaded ceramic Chip Carrier,有引腳陶瓷芯片載體封裝)、 LQFP (Low profile Quad Flat Package,薄型小型方塊平面封裝)、PQFP
(Plastic Quad Flat Pack，塑料方塊平面封裝)等各種封裝方式。
以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說 明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù) 領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若 干簡單推演或替換，如所述的側(cè)面焊接球可以設(shè)置在封裝芯片的側(cè)面， 也可以根據(jù)實際情況設(shè)置在封裝芯片上可見的其它位置。這都應當視為屬 于本發(fā)明的保護范圍。
權(quán)利要求
1、一種封裝芯片，包括芯片(102)、設(shè)置在基板(103)上的一組信號焊接腳，信號焊接腳用于引出芯片(102)上相應的信號引腳的信號；其特征在于所述的封裝裝置還包括一組設(shè)置在測試基板(201)上，與芯片(102)上相應的信號引腳相連接的，對用戶完全可見的信號管腳。
2、 如權(quán)利要求l所述的一種封裝芯片，其特征在于所述的設(shè)置在測試基板(201)上的信號管腳設(shè)置在芯片(102)封裝裝置的側(cè)面。
3、 如權(quán)利要求1或2所述的一種封裝芯片，其特征在于所述的信號 管腳為設(shè)置在測試基板(201)上的焊接球，焊接球通過導線橋接與芯片(102)上的信號引腳連通。
4、 如權(quán)利要求3所述的一種封裝芯片，其特征在于所述的芯片(102) 封裝裝置上設(shè)有模帽(202)，模帽(202)上對應的設(shè)置有連接芯片(102) 和信號管腳的測試基板(201)與芯片(102)的連通通道。
5、 如權(quán)利要求1或2所述的一種封裝芯片，其特征在于所述的信號 管腳引出芯片(102)中的全部或部分信號引腳。
6、 一種如權(quán)利要求1所述的封裝芯片采用的對芯片進行封裝的方法， 包括以下步驟A:在芯片(102)下面輔以基板(103)，在基板(103)上固定一組 信號焊接腳，將信號焊接腳與芯片(102)上相應的信號引腳連接；B:在芯片(102)上對用戶可見的位置設(shè)置測試基板(201)，在測試 基板(201)上固定一組信號管腳，將信號管腳與芯片(102)上相應的信 號引腳連接。
7、 一種如權(quán)利要求6所述的對芯片進行封裝的方法，其特征在于所述的步驟A中，所述的基板(103)設(shè)置在芯片(102)下面；步驟B中， 所述的測試基板(201)設(shè)置在芯片(102)封裝裝置的側(cè)面。
8、 一種如權(quán)利要求6或7所述的對芯片進行封裝的方法，其特征在于: 所述的步驟A中，所述的信號焊接腳為焊接球，所述的焊接球通過導線橋 接連接到芯片(102)上相應的信號引腳；所述的步驟B中，所述的信號 管腳為信號管腳焊接球，所述的信號管腳焊接球通過導線橋接連接到芯片 (102)上相應的信號引腳。
9、 一種如權(quán)利要求8所述的對芯片進行封裝的方法，其特征在于所述的步驟A中還包括在芯片(102)上面和側(cè)面輔以模帽(202)的步驟， 其中，模帽(202)上對應的設(shè)置有連接芯片(102)和信號管腳的測試基 板(201)與芯片(102)的連通通道。
10、 一種如權(quán)利要求6或7所述的對芯片進行封裝的方法，其特征在 于所述的步驟B中如果布線條件允許，所述的信號管腳引出芯片(102) 中的全部信號引腳；如果由于空間原因不滿足布線條件，信號管腳引出芯 片(102)中的部分信號引腳。
全文摘要
本發(fā)明公開了一種方便測試和調(diào)試的封裝芯片，及其采用的對芯片進行封裝的方法。所述的封裝芯片包括芯片、設(shè)置在基板上的一組信號焊接腳，信號焊接腳用于引出芯片上相應的信號引腳的信號；其中所述的封裝裝置還包括一組設(shè)置在測試基板上，對應于芯片上相應的信號引腳的對用戶完全可見的信號管腳。本發(fā)明由于在封裝芯片上又設(shè)置了一組設(shè)置在測試基板上，對應于芯片上相應的信號引腳的對用戶完全可見的信號管腳，使得在對封裝芯片進行測試時，實現(xiàn)了芯片信號在與PCB焊接之后的可見性，可以很方便的通過這可見的信號管腳對封裝芯片進行測試和調(diào)試。
文檔編號H01L21/60GK101101906SQ20071007629
公開日2008年1月9日 申請日期2007年6月29日 優(yōu)先權(quán)日2007年6月29日
發(fā)明者吳兆勝, 嵩 李, 焱 楊, 潘建農(nóng) 申請人:中興通訊股份有限公司