專利名稱：：集成電路器件結(jié)構(gòu)形成方法及相應(yīng)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路器件結(jié)構(gòu)的形成方法，具體涉及一種用于提高金屬層和NDC層之間介面的擊穿電壓(BreakdownVoltage)的方法及相應(yīng)結(jié)構(gòu)。
背景技術(shù)：
：集成電路芯片由各種不同材質(zhì)的金屬以及電介質(zhì)材料構(gòu)成，在金屬層之間，需要用非導(dǎo)電性的電介質(zhì)材料將金屬層相互隔離，這種層與層之間的電介質(zhì)材料稱為層間電介質(zhì)(ILD,Inter-LayerDielectric)。層間電介質(zhì)的材料可以是例如氧化硅(Si02)或者其它的低介電常數(shù)材料。一般而言，層間電介質(zhì)層需要具有較高的擊穿電壓，以保證可靠的電性能。例如，高的擊穿電壓可以使半導(dǎo)體器件具有良好的可靠性。目前常見的用層間電介質(zhì)層進(jìn)行隔離的器件結(jié)構(gòu)如圖1所示，其中101和IOI，分別表示第一金屬銅層和第二金屬銅層，102表示層間電介質(zhì)(ILD,Inter-LayerDielectric)層，103表示NDC層(NitrogendoppedSiliconCarbite，氮摻雜的碳化硅層)，NDC層通常用作上述的電介質(zhì)層102的阻擋層。嚴(yán)格地說，實(shí)際上NDC層(氮摻雜的碳化硅層)103也屬于層間電介質(zhì)(ILD,Inter-LayerDielectric)層的一部分。對(duì)于集成電路芯片的電性能而言，上述金屬銅層ioi和ior之間的電介質(zhì)層102以及103具有高的擊穿電壓是有利的，例如，這可以使集成電路芯片的可靠性得到提升。
發(fā)明內(nèi)容出于提升層間電介質(zhì)層電性能的考慮，具體而言，特別是出于提高層間電介質(zhì)層擊穿電壓的考慮，而提出本發(fā)明。發(fā)明人通過試驗(yàn)，認(rèn)為在用層間電介質(zhì)層進(jìn)行隔離的半導(dǎo)體器件結(jié)構(gòu)中，金屬/NDC介面(例如銅/NDC介面)的電性能對(duì)于芯片的性能而言至關(guān)重要，尤其對(duì)于擊穿電壓的性能影響較大。該介面處的擊穿電壓一般情況下越高越好。鑒于此，本發(fā)明一個(gè)目的在于提供一種提高集成電路器件中的層間電介質(zhì)層擊穿電壓的方法，該方法通過在金屬/NDC介面，即金屬層和NDC層之間預(yù)沉積一層富含氮的過渡層，使整個(gè)層間電介質(zhì)層的擊穿電壓得以提高。具體而言，在實(shí)際的生產(chǎn)制程中，所述預(yù)沉積可以作為NDC層沉積的預(yù)處理步驟。本發(fā)明中所述的金屬不限制任何可以應(yīng)用于集成電路器件結(jié)構(gòu)的導(dǎo)電材料的應(yīng)用，例如多晶硅等本領(lǐng)域常用的導(dǎo)電材料。同時(shí)，在本發(fā)明中，用于形成集成電路器件結(jié)構(gòu)的各種沉積制程屬于本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，其制程條件、規(guī)格等均可參考現(xiàn)有技術(shù)，本發(fā)明將不再詳述相關(guān)內(nèi)容，實(shí)際上，本發(fā)明對(duì)現(xiàn)有技術(shù)的改進(jìn)在于富含氮的電介質(zhì)過渡層的形成過程，該步驟之外的制程均可以參照現(xiàn)有技術(shù)完成。本發(fā)明還有一個(gè)目的在于提供一種通過上述方法形成的集成電路器件結(jié)構(gòu)，該結(jié)構(gòu)可以保證最后形成的集成電路芯片具有較高的擊穿電壓。用于實(shí)現(xiàn)本發(fā)明的具體技術(shù)方案介紹如下。首先，本發(fā)明提供一種在集成電路器件中提高金屬層和NDC層之間介面擊穿電壓的方法，該方法包括在集成電路器件中的金屬層和NDC層之間，形成富含氮的電介質(zhì)過渡層。在實(shí)際操作中，該方案不影響原有的各層結(jié)構(gòu)的沉積步驟，只需要在原有的沉積步驟中添加所述富含氮的電介質(zhì)過渡層沉積步驟即可。例如，在沉積形成NDC層之前，預(yù)先在第一金屬層上沉積形成富含氮的電介質(zhì)過渡層。上述的沉積可以采用常^見的沉積方法完成，例如化學(xué)氣相沉積方法。具體地，該化學(xué)氣相沉積制程的控制參數(shù)為功率，100—600W;溫度，300~400°C;壓力，1~4Torr;所采用的氣體流量為三曱基硅烷(3MS)和/或四曱基硅烷(4MS)，10~300sccm;He,200~600sccm;NH3，200~500sccm。沉積步驟通常持續(xù)3~10秒。其目的是為了形成厚度控制在50~400A，氮含量為20%~50%的電介質(zhì)過渡層，高于NDC層的氮含量。本發(fā)明還提供一種用于在集成電路器件中提高金屬層和NDC層之間介面擊穿電壓的器件結(jié)構(gòu)，該結(jié)構(gòu)的特征在于所述層間電介質(zhì)層對(duì)金屬層進(jìn)行隔離的結(jié)構(gòu)中，金屬層/NDC介面，即金屬層和NDC層之間預(yù)沉積有一層富含氮的過渡層。所述富含氮的過渡層中，氮含量為20%~50%，其應(yīng)當(dāng)高于NDC層的氮含量。所述富含氮的過渡層的厚度控制在30~400A。根據(jù)本發(fā)明方法形成的富含氮的過渡層可以阻止金屬電子的移動(dòng)，由此而使得其所處介面的擊穿電壓升高。本發(fā)明所提供的方法以及相應(yīng)結(jié)構(gòu)在實(shí)際的集成電路制造工藝中，可以用于提高集成電路結(jié)構(gòu)中相隔離的金屬層間的層間電介質(zhì)層的電性能。具體地，例如可以用于在金屬層以及該金屬層之上的阻擋層(即文中所述NDC層)之間形成富含氮的薄膜。本發(fā)明的優(yōu)點(diǎn)在于，所提供的形成電介質(zhì)過渡層的方法是作為NDC層的預(yù)沉積步驟，其控制條件和隨后的NDC層沉積步驟絕大部分相同，因此可以和NDC層沉積步驟在同一機(jī)臺(tái)中進(jìn)行，并且，該預(yù)沉積步驟所需時(shí)間極短，一般是36秒。在實(shí)際生產(chǎn)過程中，采用本發(fā)明提供的方法并不會(huì)對(duì)現(xiàn)有制程的操作或者控制帶來不便，只需要在進(jìn)行NDC層沉積之前按照本發(fā)明的方案對(duì)沉積的控制條件稍作改變即可。另一方面，采用本發(fā)明方法形成的層間電介質(zhì)層的結(jié)構(gòu)，其擊穿電壓可以得到顯著提高。所形成膜層的各種其它參數(shù)，例如RI等沒有明顯變化。本申請(qǐng)的附圖是說明書的一個(gè)組成部分，可以結(jié)合說明書的描述更好地幫助理解本發(fā)明目的和本發(fā)明的優(yōu)點(diǎn)。各附圖的說明如下圖1是現(xiàn)有技術(shù)中用層間電介質(zhì)層進(jìn)行隔離的器件結(jié)構(gòu)示意圖2是根據(jù)本發(fā)明方法形成的用層間電介質(zhì)層進(jìn)行隔離的器件結(jié)構(gòu)示意圖3是測試層間電介質(zhì)擊穿電壓的銅梳結(jié)構(gòu)示意圖4顯示了實(shí)施例3升壓測試的電流對(duì)數(shù)-電壓曲線圖5顯示了實(shí)施例4中測得的各晶片Ml層的層間電介質(zhì)擊穿電壓的Weibull分布圖；和圖6顯示了實(shí)施例5中測得的各晶片M2層的層間電介質(zhì)擊穿電壓的Weibull分布圖。附圖標(biāo)記101、201第一金屬銅層102、202電介質(zhì)層103、203NDC層ior、2or第二金屬銅層204電介質(zhì)過渡層300銅梳結(jié)構(gòu)301、301'銅導(dǎo)線具體實(shí)施例方式下面通過實(shí)施例進(jìn)一步說明本發(fā)明，但這些實(shí)施例不對(duì)本發(fā)明構(gòu)成任何限制。實(shí)施例1:提高層間電介質(zhì)擊穿電壓的方法及相應(yīng)結(jié)構(gòu)本實(shí)施例涉及的金屬銅層和電介質(zhì)氧化硅層的沉積工藝是相對(duì)成熟數(shù)。本發(fā)明對(duì)這兩層的工藝沒有具體的要求。所涉及的銅膜制備工藝可以利用應(yīng)用材料公司(AppliedMaterial)的機(jī)臺(tái)ProducerSE進(jìn)行制備，具體工藝參數(shù)可以參考該公司提供的該機(jī)臺(tái)的工藝手冊(cè)ProducerSEPECVDBestKnownmethodProcessRecipes所涉及的電介質(zhì)制備工藝可以利用Novellus公司的機(jī)臺(tái)NovellusSabreNexT進(jìn)行制備，具體工藝參數(shù)可以參考該公司提供的該機(jī)臺(tái)的工藝手冊(cè)SabrexTCopperElectrofillSystemCopperElectrofillProcess。如圖2所示，首先通過常規(guī)的沉積制程在例如硅襯底上形成第一金屬銅層201;然后，通過化學(xué)氣相沉積方法形成富含氮的電介質(zhì)過渡層204,該制程的控制參數(shù)為功率，300W;溫度，35CTC;壓力，3.0Torr;所采用的氣體流量為三曱基硅烷(3MS)，50sccm;He,權(quán)sccm;麗3，325sccm。沉積步驟持續(xù)3秒。所述的電介質(zhì)過渡層沉積步驟在NDC沉積步驟之前進(jìn)行，二者沉積之間有破真空出腔體，過渡層沉積與NDC層沉積分別地形成。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，上述的控制參數(shù)僅用于示例，并不限制本發(fā)明。由于上述步驟是作為NDC層203的沉積步驟之前的預(yù)沉積步驟而進(jìn)行，其控制參數(shù)可參照其后進(jìn)行的"主沉積步驟，，，即NDC層203的沉積步驟。除了三曱基硅烷(3MS)或者四曱基硅烷(4MS)的流量控制不同，其它參數(shù)均和隨后進(jìn)行的NDC層203的沉積步驟相同。在實(shí)施本發(fā)明方案時(shí)，本領(lǐng)域技術(shù)人員可以據(jù)此對(duì)所述的控制參數(shù)進(jìn)行配置，或者，也可以按照需要對(duì)控制參數(shù)進(jìn)行具體配置。只要其目的是為了形成具有適當(dāng)厚度，并且氮含量高于NDC層203的電介質(zhì)過渡層。隨后進(jìn)行NDC層203的沉積步驟，如上所述，和上述CVD制程相比，除了三曱基硅烷(3MS)的用量改為160sccm,其它控制條件相同。沉積形成NDC層203。隨后按照常規(guī)方法進(jìn)行電介質(zhì)層202和第二銅層201，的沉積。按照上述方法形成的器件結(jié)構(gòu)中，第一銅層201和NDC層203為富含氮的電介質(zhì)過渡層204。所述電介質(zhì)過渡層204的含氮量高于NDC層203的含氮量，介于20%~50%之間。所形成的電介質(zhì)過渡層204的厚度為30~400A。實(shí)施例2:提高層間電介質(zhì)擊穿電壓的方法及相應(yīng)結(jié)構(gòu)本實(shí)施例涉及的金屬銅層和電介質(zhì)氧化硅層的沉積工藝是相對(duì)成熟數(shù)。本發(fā)明對(duì)這兩層的工藝沒有具體的要求。所涉及的銅膜制備工藝可以利用應(yīng)用材料公司(AppliedMaterial)的機(jī)臺(tái)ProducerSE進(jìn)行制備，具體工藝參數(shù)可以參考該公司提供的該機(jī)臺(tái)的工藝手冊(cè)ProducerSEPECVDBestKnownmethodProcessRecipes所涉及的電介質(zhì)制備工藝可以利用Novellus公司的機(jī)臺(tái)NovellusSabreNexT進(jìn)行制備，具體工藝參數(shù)可以參考該公司提供的該機(jī)臺(tái)的工藝手冊(cè)SabrexTCopperElectrofillSystemCopperElectrofillProcess。如圖2所示，首先通過常規(guī)的沉積制程在例如硅襯底上形成第一金屬銅層201;然后，通過化學(xué)氣相沉積方法形成富含氮的電介質(zhì)過渡層204，該制程的控制參數(shù)為功率，300W;溫度，350°C;壓力，3.0Torr;所采用的氣體流量為四曱基石圭烷(4MS)，50sccm;He，400sccm;NH3，325sccm。沉積步驟持續(xù)3秒。所述的電介質(zhì)過渡層沉積步驟在NDC沉積步驟之前進(jìn)行，無需破真空出腔體，即過渡層沉積與NDC沉積連續(xù)相應(yīng)形成。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，上述的控制參數(shù)僅用于示例，并不限制本發(fā)明。由于上述步驟是作為NDC層203的沉積步驟之前的預(yù)沉積步驟而進(jìn)行，其控制參數(shù)可參照其后進(jìn)行的"主沉積步驟，，，即NDC層203的沉積步驟。除了三曱基硅烷(3MS)或者四曱基硅烷(4MS)的流量控制不同，其它參數(shù)均和隨后進(jìn)行的NDC層203的沉積步驟相同。在實(shí)施本發(fā)明方案時(shí)，本領(lǐng)域技術(shù)人員可以據(jù)此對(duì)所述的控制參數(shù)進(jìn)行配置，或者，也可以按照需要對(duì)控制參數(shù)進(jìn)行具體配置。只要其目的是為了形成具有適當(dāng)厚度，并且氮含量高于NDC層203的電介質(zhì)過渡層。隨后進(jìn)行NDC層203的沉積步驟，如上所述，和上述CVD制程相比，除了三曱基硅烷(3MS)的用量改為160sccm，其它控制條件相同。沉積形成NDC層203。隨后按照常規(guī)方法進(jìn)行電介質(zhì)層202和第二銅層201，的沉積。按照上述方法形成的器件結(jié)構(gòu)中，第一銅層201和NDC層203為富含氮的電介質(zhì)過渡層204。所述電介質(zhì)過渡層204的含氮量高于NDC層203的含氮量，介于20Q/。~50%之間。所形成的電介質(zhì)過渡層204的厚度為30~400A。實(shí)施例3比較測量本發(fā)明和現(xiàn)有技術(shù)方案產(chǎn)品將常規(guī)方法得到的產(chǎn)品和按照本發(fā)明方法得到的產(chǎn)品進(jìn)行厚度、反射指數(shù)(RI)、不均勻度以及應(yīng)力等各項(xiàng)指數(shù)的測量，結(jié)果請(qǐng)參見下表l，其中顯示了現(xiàn)有技術(shù)方案和實(shí)施例1技術(shù)方案所形成的薄膜的物理參數(shù)對(duì)比結(jié)果。該現(xiàn)有技術(shù)方案和實(shí)施例1技術(shù)方案區(qū)別在于沒有進(jìn)行NDC層203的沉積步驟之前的預(yù)沉積步驟。表1<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table><table>tableseeoriginaldocumentpage12</column></row><table>圖5是相對(duì)應(yīng)的這些擊穿電壓的Weibull分布圖，其中橫坐標(biāo)是擊穿電壓，縱坐標(biāo)是CDF(Q/。)值。從上述表2以及相應(yīng)的圖6中可以了解到，用三曱基硅烷進(jìn)行預(yù)沉積可以使M1層的層間電介質(zhì)的擊穿電壓顯著升高，3秒鐘的預(yù)沉積使擊穿電壓升高約4伏，6秒鐘的預(yù)沉積使擊穿電壓升高約7伏。實(shí)施例6集成電路結(jié)構(gòu)中的實(shí)際應(yīng)用測試在生產(chǎn)過程中隨機(jī)取樣得到6個(gè)晶片，其中兩個(gè)晶片進(jìn)行標(biāo)準(zhǔn)處理作為基準(zhǔn)，兩個(gè)晶片用三曱基硅烷進(jìn)行3秒鐘的預(yù)沉積，兩個(gè)晶片用三曱基硅烷進(jìn)行6秒鐘的預(yù)沉積(其它沉積條件參考實(shí)施例1)。在不同CDF(。/o)時(shí)，分別測試所述6個(gè)晶片中的M2層的層間電介質(zhì)擊穿電壓。結(jié)果如下表3所示。表3<table>tableseeoriginaldocumentpage12</column></row><table>圖6是相對(duì)應(yīng)的這些擊穿電壓的Weibull分布圖，其中橫坐標(biāo)是擊穿電壓，縱坐標(biāo)是CDF(。/。)值。從上述表2以及相應(yīng)的圖6中可以了解到，用三曱基硅烷進(jìn)行預(yù)沉積可以使M2層的層間電介質(zhì)的擊穿電壓顯著升高，3秒鐘的預(yù)沉積使擊穿電壓升高約7伏，6秒鐘的預(yù)沉積使擊穿電壓升高約10伏。權(quán)利要求1.一種集成電路器件結(jié)構(gòu)形成方法，用于提高集成電路器件中的金屬層和NDC層之間介面的擊穿電壓，其特征在于，該方法包括步驟:在集成電路器件中的金屬層和NDC層之間，形成富含氮的電介質(zhì)過渡層。2、根據(jù)權(quán)利要求l所述的方法，其包括下列步驟a)以常規(guī)方法在襯底上形成第一金屬層201;b)在所述第一金屬層201上沉積形成電介質(zhì)過渡層204;c)在所述電介質(zhì)過渡層204上形成NDC層203;d)以常規(guī)方法在所形成的NDC層203上形成電介質(zhì)層202;e)以常規(guī)方法在所形成的電介質(zhì)層202上形成第二金屬層201，。3、根據(jù)權(quán)利要求2所述的方法，其中步驟b)的控制參數(shù)為功率，100-600W;溫度，300~400°C;壓力，1~4Torr;氣體流量三曱基硅烷和/或四曱基硅烷，10300sccm;He,200~600sccm;NH3，200~500sccm;持續(xù)時(shí)間2~IO秒。4、根據(jù)權(quán)利要求2或3所述的方法，其中步驟b)的控制參數(shù)為功率，300W;溫度，350°C;壓力，3.0Torr;氣體流量三曱基硅烷和/或四曱基硅烷，50sccm;He,400sccm;NH3，325sccm;持續(xù)時(shí)間3秒。5、一種用于在集成電路器件中提高銅層和NDC層之間介面的擊穿電壓的器件結(jié)構(gòu)，其在基材上依次包括第一金屬層201，電介質(zhì)過渡層204，NDC層203，電介質(zhì)層202以及第二金屬層201'，其特征在于所述電介質(zhì)過渡層204位于第一金屬層201和NDC層203之間。6、根據(jù)權(quán)利要求5所述的器件結(jié)構(gòu)，其中，電介質(zhì)過渡層204的含氮量超過NDC層203的含氮量，介于20atom。/。~50atom。/。之間。7、根據(jù)權(quán)利要求5或6所述的器件結(jié)構(gòu)，其中，電介質(zhì)過渡層204的厚度是30400A。全文摘要本發(fā)明提供一種提高集成電路器件中的層間電介質(zhì)層擊穿電壓的器件結(jié)構(gòu)形成方法，該方法包括在集成電路器件中的銅層和NDC層之間，形成富含氮的電介質(zhì)過渡層。由本發(fā)明方法形成的層間電介質(zhì)層結(jié)構(gòu)中，在金屬銅層和NDC層之間為所述的電介質(zhì)過渡層。采用本發(fā)明提供的方法和結(jié)構(gòu)，可以使所述層間電介質(zhì)層的擊穿電壓得到顯著提高。文檔編號(hào)H01L21/70GK101373733SQ20071004510公開日2009年2月25日申請(qǐng)日期2007年8月21日優(yōu)先權(quán)日2007年8月21日發(fā)明者卑多慧申請(qǐng)人:中芯國際集成電路制造(上海)有限公司