專利名稱：應(yīng)用于閃存的雙重側(cè)壁的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及閃存器件的制程方法，更具體地說，涉及應(yīng)用于閃存器件 的雙重側(cè)壁的制程方法。
背景技術(shù)：
在閃存(Flash)應(yīng)用中，閃存單元陣列和閃存的外圍設(shè)備具有不同的 性能要求。通常，閃存單元陣列(Flash Cell Array)要求比較小的間隙， 以保證能夠避免接觸孔(Contact)區(qū)域中的層間電介質(zhì)空隙(Inter Layer Dielectric Void, ILD Void )，因此，閃存單元陣列需要窄的側(cè)壁。而閃存 單元陣列的外圍設(shè)備要求比較大的間隙，以滿足高壓器件的要求，比如， 外圍設(shè)備中的充電泵和靜電充電(ESD)設(shè)備都需要高壓。
在現(xiàn)有技術(shù)中，常用的雙重側(cè)壁的材料是氮化硅(SiN)、等離子增強(qiáng) 氧化物(PEOX)或者氧化物/氮化物/氧化物(ONO)。
在制程閃存單元陣列以及外圍設(shè)備的側(cè)壁時(shí)，還需要考慮閃存單元陣 列存儲(chǔ)數(shù)據(jù)的要求，即側(cè)壁的材料還需要考慮閃存單元陣列的數(shù)據(jù)保存特 性。氮化硅是一種很好的具有數(shù)據(jù)保存特性的材料。但是，氮化硅有一個(gè) 顯著的缺點(diǎn)，它很難被移除，因此，對(duì)于閃存單元陣列所要求的窄的側(cè)壁， 移除過多的氮化硅側(cè)壁是一件很困難的事情。而等離子增強(qiáng)氧化物或者氧 化物/氮化物/氧化物雖然能夠被方便的移除，但是它們的數(shù)據(jù)保存特性比較 差，不能滿足閃存單元陣列的數(shù)據(jù)存儲(chǔ)的要求。
由此可見，現(xiàn)有技術(shù)中無論使用單一的氮化硅、等離子增強(qiáng)氧化物還 是氧化物/氮化物/氧化物來作為側(cè)壁，都不能同時(shí)滿足閃存單元陣列和外圍 設(shè)備兩者的要求。
發(fā)明內(nèi)容
本發(fā)明的目的是提供新型的應(yīng)用于閃存的側(cè)壁，結(jié)合氮化硅和等離子
增強(qiáng)氧化物，在閃存外圍設(shè)備的源極/漏極植入時(shí)，側(cè)壁是厚的，而進(jìn)行層 間電介質(zhì)的沉積時(shí)，側(cè)壁是薄的。這樣既提高了外圍高壓電路的擊穿電壓，
同時(shí)氮化硅側(cè)壁的保留也使得閃存的數(shù)據(jù)保留能力得到提高。
根據(jù)本發(fā)明的第一方面，提供一種應(yīng)用于閃存的雙重側(cè)壁，
該雙重側(cè)壁包括第 一 離子增強(qiáng)氧化物層、氮化硅和第二等離子增強(qiáng)氧
化物層；
其中，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，在沉積層間電介質(zhì)層時(shí)第
二等離子增強(qiáng)氧化物層被移除；
應(yīng)用于閃存外圍設(shè)備的二次陣列中，在外圍設(shè)備的源極/漏極植入時(shí)， 所有層都被保留，在沉積層間電介質(zhì)層時(shí)，第二等離子增強(qiáng)氧化物層被移 除。
根據(jù)一實(shí)施例，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，第二等離子增強(qiáng) 氧化物層通過濕法刻蝕被移除。
應(yīng)用于閃存單元陣列的雙重側(cè)壁中，第一等離子增強(qiáng)氧化物層首先被 沉積，之后氮化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被沉積形成 側(cè)壁，在進(jìn)行層間電介質(zhì)沉積之前刻蝕第二等離子增強(qiáng)氧化物層。
應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁中，第二等離子增強(qiáng)氧化物層沉積的 厚度為200A-300A。并且，第一等離子增強(qiáng)氧化物層首先被沉積，之后氮 化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被沉積形成側(cè)壁，隨后進(jìn) 行外圍器件源極/漏極的植入，然后刻蝕第二等離子增氧化物層，再沉積層 間電介質(zhì)層。
根據(jù)本發(fā)明的第二方面，提供一種應(yīng)用于閃存的雙重側(cè)壁的制程方法， 包括
依次沉積第一等離子增強(qiáng)氧化物層、氮化硅層和第二等離子增強(qiáng)氧化 物層形成雙重側(cè)壁；
對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，移除第二等離子增強(qiáng)氧化物層， 再沉積層間電介質(zhì)層；
對(duì)應(yīng)用于閃存外圍設(shè)備的二次陣列，進(jìn)行外圍設(shè)備的源極/漏極植入，
之后移除第二等離子增強(qiáng)氧化物層并沉積層間電介質(zhì)層。
根據(jù)本發(fā)明的一實(shí)施例，對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，通過濕 法刻蝕被移除第二等離子增強(qiáng)氧化物層。
對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，該方法包括 沉積第一等離子增強(qiáng)氧化物層； 沉積氮化硅層；
沉積第二等離子增強(qiáng)氧化物層； 刻蝕第二等離子增強(qiáng)氧化物層； 進(jìn)行層間電介質(zhì)沉積。 對(duì)應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁，第二等離子增強(qiáng)氧化物層沉積的 厚度為200A-300A,并且，對(duì)用于閃存外圍設(shè)備的雙重側(cè)壁，該方法包括 沉積第 一等離子增強(qiáng)氧化物層； 沉積氮化硅層；
沉積第二等離子增強(qiáng)氧化物層；
進(jìn)行外圍器件源極/漏極的植入；
刻蝕第二等離子增強(qiáng)氧化物層；
進(jìn)行層間電介質(zhì)沉積。 采用本發(fā)明的技術(shù)方案，結(jié)合使用氮化硅和等離子增強(qiáng)氧化物，在閃 存外圍設(shè)備的源極/漏極植入時(shí)，側(cè)壁是厚的，而進(jìn)行層間電介質(zhì)的沉積時(shí)， 側(cè)壁是薄的。這樣既提高了外圍高壓電路的擊穿電壓，又使得閃存陣列在 進(jìn)行層間電介質(zhì)填充時(shí)不會(huì)由于陣列過密而產(chǎn)生空洞，同時(shí)氮化硅側(cè)壁的 保留也使得閃存的數(shù)據(jù)保留能力得到提高。
本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢(shì)將通過下面結(jié)合附圖和 實(shí)施例的描述而變得更加明顯，在附圖中，相同的附圖標(biāo)記始終表示相同 的特征，其中，
圖1是根據(jù)本發(fā)明的一 實(shí)施例的應(yīng)用與閃存的雙重側(cè)壁的制程方法的 流程圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例進(jìn) 一 步說明本發(fā)明的技術(shù)方案。
本發(fā)明首先提供一種應(yīng)用于閃存的雙重側(cè)壁，該雙重側(cè)壁包括第 一 離
子增強(qiáng)氧化物層、氮化硅和第二等離子增強(qiáng)氧化物層；
其中，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，在沉積層間電介質(zhì)層時(shí)第 二等離子增強(qiáng)氧化物層被移除；
應(yīng)用于閃存外圍設(shè)備的二次陣列中，在外圍設(shè)備的源極/漏極植入時(shí)， 所有層都被保留，在沉積層間電介質(zhì)層時(shí)，第二等離子增強(qiáng)氧化物層被移 除。
在一個(gè)制程流程中，對(duì)于應(yīng)用于閃存單元陣列的雙重側(cè)壁，第二等離 子增強(qiáng)氧化物層通過濕法刻蝕被移除。
在一個(gè)制程流程中，對(duì)于應(yīng)用于閃存單元陣列的雙重側(cè)壁，第一等離 子增強(qiáng)氧化物層首先被沉積，之后氮化硅層被沉積，再之后第二等離子增 強(qiáng)氧化物層被沉積形成側(cè)壁，在進(jìn)行層間電介質(zhì)沉積之前刻蝕第二等離子 增強(qiáng)氧化物層。
在一個(gè)制程流程中，對(duì)于應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁，第二等離 子增強(qiáng)氧化物層沉積的厚度為200A-300A。并且，第一等離子增強(qiáng)氧化物 層首先被沉積，之后氮化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被 沉積形成側(cè)壁，隨后進(jìn)行外圍器件源極/漏極的植入，然后刻蝕第二等離子 增氧化物層，再沉積層間電介質(zhì)層。
本發(fā)明還提供一種應(yīng)用于閃存的雙重側(cè)壁的制程方法，包括
依次沉積第一等離子增強(qiáng)氧化物層、氮化硅層和第二等離子增強(qiáng)氧化 物層形成雙重側(cè)壁；
對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，移除第二等離子增強(qiáng)氧化物層， 再沉積層間電介質(zhì)層；
對(duì)應(yīng)用于閃存外圍設(shè)備的二次陣列，進(jìn)行外圍設(shè)備的源極/漏極植入， 之后移除第二等離子增強(qiáng)氧化物層并沉積層間電介質(zhì)層。
在一實(shí)施例中，對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，通過濕法刻蝕被
移除第二等離子增強(qiáng)氧化物層。
在本發(fā)明的方法中，對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，采用如下的
制程
沉積第 一 等離子增強(qiáng)氧化物層； 沉積氮化硅層；
沉積第二等離子增強(qiáng)氧化物層； 刻蝕第二等離子增強(qiáng)氧化物層； 進(jìn)行層間電介質(zhì)沉積。
對(duì)應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁，第二等離子增強(qiáng)氧化物層沉積的 厚度為200A-300A,并且，對(duì)用于閃存外圍設(shè)備的雙重側(cè)壁，采用如下的 制程
沉積第 一等離子增強(qiáng)氧化物層； 沉積氮化硅層；
沉積第二等離子增強(qiáng)氧化物層； 進(jìn)行外圍器件源極/漏極的植入； 刻蝕第二等離子增強(qiáng)氧化物層； 進(jìn)行層間電介質(zhì)沉積。
參考圖1，圖1是根據(jù)本發(fā)明的一實(shí)施例的應(yīng)用與閃存的雙重側(cè)壁的 制程方法的流程圖。根據(jù)圖1所示的方法，將得到進(jìn)行外圍設(shè)備源極/漏極 植入時(shí)具有厚的側(cè)壁而進(jìn)行層間電介質(zhì)層沉積時(shí)具有薄的側(cè)壁的效果，該 方法100包括
102.第一等離子增強(qiáng)氧化物層沉積；
104.氮化硅層進(jìn)行沉積，沉積的寬度應(yīng)當(dāng)滿足閃存單元陣列所需要 的窄的側(cè)壁的要求；
106.外圍設(shè)備中的低壓器件的源極/漏極植入，該步驟106是可選的 步驟，如果在外圍設(shè)備中存在低壓器件，則執(zhí)行步驟106進(jìn)行源極/漏極的 植入，如果在外圍設(shè)備中沒有低壓器件存在，則不執(zhí)行步驟106，直接執(zhí) 行步驟108;
108.第二等離子增強(qiáng)氧化物層沉積，其厚度應(yīng)當(dāng)滿足高壓器件的擊
穿電壓要求；
110.在外圍設(shè)備區(qū)域進(jìn)行高壓器件的源極/漏極植入，當(dāng)然，如果在 一個(gè)應(yīng)用中，高壓器件和低壓器件的側(cè)壁厚度可以兼容，即在低壓器件區(qū) 域有足夠的空間沉積滿足高壓器件要求的厚度的側(cè)壁，并且這種厚度的側(cè)
壁不會(huì)影響低壓器件的性能，那么步驟110和步驟106,即所有外圍設(shè)備 的源極/漏極植入可以合并執(zhí)行，執(zhí)行的順序應(yīng)當(dāng)在步驟108之后。
112.將第二等離子增強(qiáng)氧化物層移除，該移除可以采用濕法刻蝕實(shí)現(xiàn)。
114.進(jìn)行層間電介質(zhì)的沉積，以避免接觸孔區(qū)域中的層間電介質(zhì)空 隙和單元間接觸孔橋的出現(xiàn)。
采用本發(fā)明的技術(shù)方案，結(jié)合使用氮化硅和等離子增強(qiáng)氧化物，在閃 存外圍設(shè)備的源極/漏極植入時(shí)，側(cè)壁是厚的，而進(jìn)行層間電介質(zhì)的沉積時(shí)， 側(cè)壁是薄的。這樣既提高了外圍高壓電路的擊穿電壓，又使得閃存陣列在 進(jìn)行層間電介質(zhì)填充時(shí)不會(huì)由于陣列過密而產(chǎn)生空洞，同時(shí)氮化硅側(cè)壁的 保留也使得閃存的數(shù)據(jù)保留能力得到提高。
上述實(shí)施例是提供給熟悉本領(lǐng)域內(nèi)的人員來實(shí)現(xiàn)或使用本發(fā)明的，熟 悉本領(lǐng)域的人員可在不脫離本發(fā)明的發(fā)明思想的情況下，對(duì)上述實(shí)施例做 出種種修改或變化，因而本發(fā)明的保護(hù)范圍并不被上述實(shí)施例所限，而應(yīng) 該是符合權(quán)利要求書提到的創(chuàng)新性特征的最大范圍。
權(quán)利要求
1.應(yīng)用于閃存的雙重側(cè)壁，其特征在于，所述雙重側(cè)壁包括第一離子增強(qiáng)氧化物層、氮化硅和第二等離子增強(qiáng)氧化物層；其中，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，在沉積層間電介質(zhì)層時(shí)第二等離子增強(qiáng)氧化物層被移除；應(yīng)用于閃存外圍設(shè)備的二次陣列中，在外圍設(shè)備的源極/漏極植入時(shí)，所有層都被保留，在沉積層間電介質(zhì)層時(shí)，第二等離子增強(qiáng)氧化物層被移除。
2.如權(quán)利要求1所述的雙重側(cè)壁，其特征在于， 應(yīng)用于閃存單元陣列的雙重側(cè)壁中，笫二等離子增強(qiáng)氧化物層通過濕 法刻蝕被移除。
3.如權(quán)利要求2所述的雙重側(cè)壁， 應(yīng)用于閃存單元陣列的雙重側(cè)壁中 沉積，之后氮化硅層被沉積，再之后第 側(cè)壁，在進(jìn)行層間電介質(zhì)沉積之前刻蝕其特征在于，，第一等離子增強(qiáng)氧化物層首先被 二等離子增強(qiáng)氧化物層被沉積形成 g二等離子增強(qiáng)氧化物層。
4.如權(quán)利要求1所述的雙重側(cè)壁，其特征在于， 應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁中，第二等離子增強(qiáng)氧化物層沉積的 厚度為200A-300A。
5.如權(quán)利要求4所述的雙重側(cè)壁，其特征在于，應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁中，第一等離子增強(qiáng)氧化物層首先被 沉積，之后氮化硅層被沉積，再之后第二等離子增強(qiáng)氧化物層被沉積形成 側(cè)壁，隨后進(jìn)行外圍器件源極/漏極的植入，然后刻蝕第二等離子增氧化物 層，再沉積層間電介質(zhì)層。
6. 應(yīng)用于閃存的雙重側(cè)壁的制程方法，其特征在于，包括依次沉積第一等離子增強(qiáng)氧化物層、氮化硅層和第二等離子增強(qiáng)氧化物層形成雙重側(cè)壁；對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，移除第二等離子增強(qiáng)氧化物層， 再沉積層間電介質(zhì)層；對(duì)應(yīng)用于閃存外圍設(shè)備的二次陣列，進(jìn)行外圍設(shè)備的源極/漏極植入， 之后移除第二等離子增強(qiáng)氧化物層并沉積層間電介質(zhì)層。
7. 如權(quán)利要求6所述的雙重側(cè)壁的制程方法，其特征在于， 對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，通過濕法刻蝕被移除第二等離子增強(qiáng)氧化物層。
8. 如權(quán)利要求7所述的雙重側(cè)壁的制程方法，其特征在于， 對(duì)應(yīng)用于閃存單元陣列的雙重側(cè)壁，該方法包括沉積第 一等離子增強(qiáng)氧化物層； 沉積氮化硅層；沉積第二等離子增強(qiáng)氧化物層； 刻蝕第二等離子增強(qiáng)氧化物層； 進(jìn)行層間電介質(zhì)沉積。
9. 如權(quán)利要求6所述的雙重側(cè)壁的制程方法，其特征在于， 對(duì)應(yīng)用于閃存外圍設(shè)備的雙重側(cè)壁，第二等離子增強(qiáng)氧化物層沉積的厚度為200A-300A。
10. 如權(quán)利要求9所述的雙重側(cè)壁的制程方法，其特征在于， 對(duì)用于閃存外圍設(shè)備的雙重側(cè)壁，該方法包括 沉積第一等離子增強(qiáng)氧化物層；沉積氮化硅層； 沉積第二等離子增強(qiáng)氧化物層； 進(jìn)行外圍器件源極/漏極的植入; 刻蝕第二等離子增強(qiáng)氧化物層； 進(jìn)行層間電介質(zhì)沉積。
全文摘要
本發(fā)明揭示了一種應(yīng)用于閃存的雙重側(cè)壁，該雙重側(cè)壁包括第一離子增強(qiáng)氧化物層、氮化硅和第二等離子增強(qiáng)氧化物層；其中，應(yīng)用于閃存單元陣列的雙重側(cè)壁中，在沉積層間電介質(zhì)層時(shí)第二等離子增強(qiáng)氧化物層被移除；應(yīng)用于閃存外圍設(shè)備的二次陣列中，在外圍設(shè)備的源極/漏極植入時(shí)，所有層都被保留，在沉積層間電介質(zhì)層時(shí)，第二等離子增強(qiáng)氧化物層被移除。本發(fā)明還揭示了一種應(yīng)用于閃存的雙重側(cè)壁的制程方法。本發(fā)明在閃存外圍設(shè)備的源極/漏極植入時(shí)，側(cè)壁是厚的，而進(jìn)行層間電介質(zhì)的沉積時(shí)，側(cè)壁是薄的。這樣既提高了外圍高壓電路的擊穿電壓，又使得閃存陣列在進(jìn)行層間電介質(zhì)填充時(shí)不會(huì)由于陣列過密而產(chǎn)生空洞。
文檔編號(hào)H01L21/70GK101373772SQ20071004507
公開日2009年2月25日 申請(qǐng)日期2007年8月21日 優(yōu)先權(quán)日2007年8月21日
發(fā)明者吳佳特, 李紹彬, 鄔瑞彬 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司