本發(fā)明涉及集成電路領域，尤其涉及一種帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路。

背景技術：

自從人類1947年發(fā)明晶體管以來，50多年間半導體技術經歷了硅晶體管、集成電路、超大規(guī)模集成電路、甚大規(guī)模集成電路等幾代，發(fā)展速度之快是其他產業(yè)所沒有的；中央處理器是指計算機內部對數(shù)據進行處理并對處理過程進行控制的部件，伴隨著大規(guī)模集成電路技術的迅速發(fā)展，芯片集成密度越來越高，CPU可以集成在一個半導體芯片上，這種具有中央處理器功能的大規(guī)模集成電路器件，被統(tǒng)稱為“微處理器”；無論是錄像機、智能洗衣機、移動電話等家電產品，還是汽車引擎控制，以及數(shù)控機床、導彈精確制導等都要嵌入各類不同的微處理器；微處理器不僅是微型計算機的核心部件，也是各種數(shù)字化智能設備的關鍵部件。

而接口芯片，是用于連接微處理器和存儲器之間的一種電子元器件，它包括有數(shù)據暫存緩沖的數(shù)據緩沖器或總線緩沖器、為地址信號提供較大驅動能力的總線驅動器等等，簡而言之，接口芯片是用來保證數(shù)據傳輸過程的安全和穩(wěn)定性。

然而，在數(shù)據傳輸?shù)倪^程中，接口芯片的輸入接口會因接觸不良而無法確定接口芯片的輸入數(shù)據是否有效，此時，接口芯片的輸出接口卻仍然會輸出“0”或“1”的確定信號，并將其信號傳輸?shù)轿⑻幚砥鳟斨?；然而，由于輸入接口的接觸不良，使接口芯片的輸入數(shù)據不能反映出真實的數(shù)據，從而導致接口芯片的輸出數(shù)據是沒有意義的。如何獲取接口芯片上輸入數(shù)據的有效性，從而決定是否采信接口芯片上的輸出數(shù)據，便成為了人們研究的一個問題。

在數(shù)字電路中，數(shù)字電路一般有三種輸出狀態(tài)，為高電平、低電平和高阻態(tài)，其中高電平為邏輯“1”，低電平為邏輯“0”，高阻態(tài)相當于隔斷狀態(tài)；其中由邏輯“1”和邏輯“0”組成的二進制信號，是目前電子芯片內部傳輸數(shù)據的主要方式，而接口芯片的輸入接口若是懸空或接觸不良的情況下，便會形成高阻態(tài)，正是基于此，若能通過對接口芯片的輸入進行高阻態(tài)的測試，來獲取接口芯片上輸入數(shù)據 的有效性，從而避免無法判斷輸出數(shù)據是否有效的技術問題。

因此，有必要提供一種輸入能檢測輸入數(shù)據有效性的電路。

技術實現(xiàn)要素：

本發(fā)明為解決上述問題提供一種帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路，通過對數(shù)據輸入接口的輸入電壓信號進行比較，根據門電路的輸出數(shù)據來判斷數(shù)據輸入接口的輸入數(shù)據是否有效，從而檢測出數(shù)據輸入接口的輸入數(shù)據是否有效。

為實現(xiàn)上述目的，達到上述效果，本發(fā)明通過以下技術方案實現(xiàn)：

一種帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路，該檢測電路包括偏置電路、第一閥值比較單元、第二閥值比較單元；其中偏置電路包括兩個串聯(lián)的電阻，在兩個電阻之間的節(jié)點與數(shù)據輸入接口相連，該節(jié)點與第一閥值比較單元、第二閥值比較單元的第一輸入端連接；第一閥值比較單元、第二閥值比較單元的第二輸入端分別與一個閥值電壓生成單元連接，第一閥值比較單元、第二閥值比較單元的輸出端與門電路的兩個輸入端一一對應連接，根據門電路的輸出數(shù)據來判斷數(shù)據輸入接口的輸入數(shù)據是否有效。

作為優(yōu)選的，門電路為同或門或異或門。

作為優(yōu)選的，為了檢測出電路輸出狀態(tài)為高電平、低電平或高阻態(tài)，閥值電壓生成單元包含有高閥值電壓生成單元、低閥值電壓生成單元，高閥值電壓生成單元、低閥值電壓生成單元與數(shù)字接口控制單元連接，將第一閥值比較單元的第二輸入端連接高閥值電壓生成單元，第二閥值比較單元的第二輸入端連接低閥值電壓生成單元，從高閥值電壓生成單元、低閥值電壓生成單元上傳輸進來的高、低電平電壓閥值作為比較器的比較基準。

作為優(yōu)選的，第一閥值比較單元或第二閥值比較單元的輸出端擇一與數(shù)據輸出接口連接，即將輸入數(shù)據傳輸?shù)较乱患夒娐分小?/p>

作為優(yōu)選的，當輸入數(shù)據有效時，與該電路連接的下一級電路將繼續(xù)采集該數(shù)據信號；當輸入數(shù)據無效時，與該電路連接的下一級電路將停止采集該數(shù)據信號。

作為優(yōu)選的，由于高、低電平的取值范圍為兩個極端，所以產生的偏置電路取中間值時方案較佳，故而使兩個電阻的阻值相等，并使其中一個電阻與電源連接，另一個電阻與地連接，從而使中間節(jié)點產生的偏置電壓為電路電壓的中間值。

作為優(yōu)選的，第一閥值比較單元、第二閥值比較單元的第一輸入端為同相端，第一閥值比較單元、第二閥值比較單元的第二輸入端為反相端，即第一閥值比較單元、第二閥值比較單元均使用正邏輯。

作為優(yōu)選的，由數(shù)字接口控制單元接收控制信號，使高閥值電壓生成單元生成高電平電壓閥值，低閥值電壓生成單元生成低電平電壓閥值，兩個電阻之間的節(jié)點電壓小于高電平電壓閥值，且大于低電平電壓閥值，即高、低電平電壓閥值形成三個電壓區(qū)間，分別對應電路輸出的三種狀態(tài)。

作為優(yōu)選的，為了適應不同的工作環(huán)境和需求，兩個電阻可等效替換為兩個電流源，其中一個電流源與電源連接，另一個電流源與地連接，電流源的電流流向為電源方向至地，其目的是產生偏置電壓。

本發(fā)明的有益效果是：

一種帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路，通過對數(shù)據輸入接口的輸入電壓信號進行比較，根據門電路的輸出數(shù)據來判斷數(shù)據輸入接口的輸入數(shù)據是否有效，從而保證數(shù)據傳輸過程的有效性，并能在輸入接口發(fā)生懸空或接觸不良時能及時發(fā)現(xiàn)，避免因為采集無意義的信號作為數(shù)據所導致的故障。

上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，并可依照說明書的內容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后，本發(fā)明的具體實施方式由以下實施例及其附圖詳細給出。

附圖說明

此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中：

圖1為本發(fā)明第一實施例涉及的帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路的具體電路示意圖；

圖2為含有本發(fā)明帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路的芯片接口示意圖；

圖3為本發(fā)明第一實施例涉及的帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路中各位置電壓的示意圖；

圖4為本發(fā)明第二施例涉及的帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路的具體電路示意圖；

圖5為本發(fā)明第三實施例涉及的帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路的具體電路示意圖；

圖6為本發(fā)明第四實施例涉及的帶有閥值數(shù)控的輸入數(shù)據狀態(tài)檢測電路的具體電路示意圖。

其中，1為高閥值電壓生成單元，2為低閥值電壓生成單元，3為數(shù)字接口控制單元，IN為數(shù)據輸入接口，D_out為數(shù)據輸出接口，D_INS為數(shù)據輸入狀態(tài)輸出接口，V_S為閥值控制接口，V_CC為電路的供電電源，GND為接地端，R₁-R₂為電阻，IS₁、IS₂為電流源，A₁為第一閥值比較單元，A₂為第二閥值比較單元。

其中，圖3中各位置的電壓說明如下：V_IN為輸入電壓，V_bias為偏置電壓，V_A1+為第一閥值比較單元A₁同相端的輸入電壓，V_A1-為第一閥值比較單元A₁反相端的輸入電壓，V_A2+為第二閥值比較單元A₂同相端的輸入電壓，V_A2-為第二閥值比較單元A₂反相端的輸入電壓，V_outa為第一閥值比較單元A₁的輸出電壓，V_outb為第二閥值比較單元A₂的輸出電壓，V_refh為高閥值輸入電壓，V_refl為低閥值輸入電壓，V_out為輸出電壓，V_INS為數(shù)據輸入狀態(tài)檢測電壓。

具體實施方式

下面將參考附圖并結合實施例，來詳細說明本發(fā)明：

如圖1至圖3所示的為本發(fā)明的第一實施例，其中圖1為第一實施例的具體電路示意圖；該檢測電路包括偏置電路、第一閥值比較單元A₁、第二閥值比較單元A₂；其中偏置電路包括兩個串聯(lián)的電阻R₁、R₂，電阻R₁與電路的供電電源V_CC連接，電阻R₂與接地端GND連接，在電阻R₁、R₂之間的節(jié)點與數(shù)據輸入接口IN相連。

如圖1所示，第一閥值比較單元A₁、第二閥值比較單元A₂均使用正邏輯，使得與數(shù)據輸入接口IN的節(jié)點與第一閥值比較單元A₁、第二閥值比較單元A₂的第一輸入端連接，且兩個比較單元的第一輸入端均為同相端；兩個比較單元的第二輸入端為反相端，其中第一閥值比較單元A₁的第二輸入端連接高閥值電壓生成單元1，第二閥值比較單元A₂的第二輸入端連接低閥值電壓生成單元2，同時，高閥值電壓生成單元1、低閥值電壓生成單元2與數(shù)字接口控制單元3連接，數(shù)字接口控制單元3向外連接有閥值控制接口V_S；第一閥值比較單元A₁、第二閥值比較單元A₂的輸出端與同或門的兩個輸入端一一對應連接，同或門的輸出端與數(shù)據輸入狀態(tài)輸出接口D_INS連接，第一閥值比較單元A₁的輸出端同時與數(shù)據輸出接口D_out連接。

其中，通過閥值控制接口V_S將閥值控制信號傳輸?shù)綌?shù)字接口控制單元3內，從而控制高閥值電壓生成單元1、低閥值電壓生成單元2分別生成高電平電壓閥值V_refh、低電平電壓閥值V_refl，其中高電平電壓閥值V_refh設置為接近但小于高電平電壓的下限值，低電平電壓閥值V_refl設置為接近但大于低電平電壓的下限值，電阻R₁、R₂之間的節(jié)點電壓小于高電平電壓閥值V_refh，且大于低電平電壓閥值V_refl，即形成三個電壓區(qū)間，分別為大于高電平電壓閥值V_refh的區(qū)間、處于高電平電壓閥值V_refh與低電平電壓閥值V_refl之間的區(qū)間以及小于低電平電壓閥值V_refl的區(qū)間，并分別對應電路輸出的三種狀態(tài)。

同時，為了保證更理想的檢測效果，使電阻R₁、R₂的阻值相等，且電阻R₁、R₂阻值很大，從而在理想情況下，產生的偏置電壓V_bias為電路的供電電源V_CC的二分之一，且該偏置電路上的電流很小，使其對輸入數(shù)據的高、低電平所造成的影響忽略不計。

為了更好的說明整個電路的工作過程，配合圖3中各位置電壓如的示意圖，數(shù)據輸入接口IN上三種形態(tài)下的電路分析如下：

（1）、當數(shù)據輸入接口IN所處的狀態(tài)為高電平時，V_A1+ =V_A2+=V_IN=V_IH（輸入高電平），V_A1-=V_refh，V_A2-=V_refl，由于V_IH> V_refh 且V_IH> V_refl，從而使第一閥值比較單元A₁的輸出電壓V_outa、第二閥值比較單元A₂的輸出電壓V_outb均為高電平，經過同或門運算后，得到的數(shù)據輸入狀態(tài)檢測電壓V_INS為高電平，即輸出的邏輯值為1。

（2）、當數(shù)據輸入接口IN所處的狀態(tài)為低電平時，V_A1+ =V_A2+=V_IN=V_IL（輸入低電平），V_A1- =V_refh，V_A2-=V_refl，由于V_IL<V_refh 且V_IL <V_refl，從而使第一閥值比較單元A₁的輸出電壓V_outa、第二閥值比較單元A₂的輸出電壓V_outb均為低電平，經過同或門運算后，得到的數(shù)據輸入狀態(tài)檢測電壓V_INS為高電平，即輸出的邏輯值為1。

（3）、當數(shù)據輸入接口IN所處的狀態(tài)為高阻態(tài)時，等同于數(shù)據輸入接口IN上沒有外接，此時，V_A1+ =V_A2+=V_bias，由于V_refl < V_bias < V_refh，從而使第一閥值比較單元A₁的輸出電壓V_outa為低電平、第二閥值比較單元A₂的輸出電壓V_outb為高電平，即第一閥值比較單元A₁輸出的邏輯值為0，第二閥值比較單元A₂輸出的邏輯值為1，經過同或門運算后，得到的數(shù)據輸入狀態(tài)檢測電壓V_INS為低電平，即輸出的邏輯值為0。

綜上所述，當數(shù)據輸入狀態(tài)檢測電壓V_INS的輸出邏輯值為1時，數(shù)據輸入接口IN所處的狀態(tài)為高電平或低電平，即數(shù)據輸入接口IN的輸入數(shù)據邏輯有效，并且在邏輯上，輸出電壓V_out與輸入電壓V_IN相等，故與該檢測電路連接的下一級電路取數(shù)據輸出接口D_out的輸出數(shù)據作為該下一級電路的輸入數(shù)據即可；當數(shù)據輸入狀態(tài)檢測電壓V_INS的輸出邏輯值為0時，數(shù)據輸入接口IN所處的狀態(tài)為高阻態(tài)，即數(shù)據輸入接口IN的輸入數(shù)據邏輯無效，故與該檢測電路連接的下一級電路停止采信該輸出數(shù)據。

圖4為本發(fā)明第二施例的具體電路示意圖，與第一實施例相比的區(qū)別在于：第一閥值比較單元A₁、第二閥值比較單元A₂的第一輸入端均為反相端；第一閥值比較單元A₁、第二閥值比較單元A₂的第二輸入端為同相端，當數(shù)據輸入接口IN所處的狀態(tài)為高電平時，第一閥值比較單元A₁、第二閥值比較單元A₂輸出的邏輯值均為0，當數(shù)據輸入接口IN所處的狀態(tài)為低電平時，第一閥值比較單元A₁、第二閥值比較單元A₂輸出的邏輯值均為1，即輸出邏輯值與輸入邏輯值相反，此時與該檢測電路連接的下一級電路取數(shù)據輸出接口D_out的輸出數(shù)據與非門運算后的結果作為該下一級電路的輸入數(shù)據均可，其余參照上述關于第一實施例的描述。

圖5為本發(fā)明第三實施例的具體電路示意圖，該檢測電路包括偏置電路、第一閥值比較單元A₁、第二閥值比較單元A₂；其中偏置電路包括兩個串聯(lián)的電流源IS₁、IS₂，電流源IS₁與電路的供電電源V_CC連接，電流源IS₂與接地端GND連接，在電流源IS₁、IS₂之間的節(jié)點與數(shù)據輸入接口IN相連，即本發(fā)明第三實施例是在第一實施例的基礎上，將偏置電路上的電阻R₁、R₂替換為電流源IS₁、IS₂，其余參照上述關于第一實施例的描述。

圖6為本發(fā)明第四實施例的具體電路示意圖，第一閥值比較單元A₁、第二閥值比較單元A₂的輸出端與異或門的兩個輸入端一一對應連接，異或門的輸出端與數(shù)據輸入狀態(tài)輸出接口D_INS連接，此時，當數(shù)據輸入狀態(tài)檢測電壓V_INS的輸出邏輯值為0時，數(shù)據輸入接口IN的輸入數(shù)據邏輯有效；當數(shù)據輸入狀態(tài)檢測電壓V_INS的輸出邏輯值為1時，數(shù)據輸入接口IN的輸入數(shù)據邏輯無效，即本發(fā)明的第四實施例是在第一實施例的基礎上，將同或門替換為異或門，使得輸出邏輯值和有效性的對應與第一實施例相反，其余參照上述關于第一實施例的描述。

同時，第二實施例中將同相端和反相端的調換，第三實施例中將電阻R₁、R₂替換為電流源IS₁、IS₂，第四實施例中將同或門替換為異或門的形式，均是在第一實施例的基礎上進行的替換，該三種替換方式可自由組合成新的實施例，例如第五實施例：在第一實施例的基礎上，將電阻R₁、R₂替換為電流源IS₁、IS₂，將同或門替換為異或門，這樣形成的第五實施例是對第三實施、第四實施例的簡單組合，此類組合而成新的實施例均為本發(fā)明的等效實施例。

以上所述，僅為本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制；凡本行業(yè)的普通技術人員均可按說明書附圖所示和以上所述而順暢地實施本發(fā)明；但是,凡熟悉本專業(yè)的技術人員在不脫離本發(fā)明技術方案范圍內，利用以上所揭示的技術內容而做出的些許更動、修飾與演變的等同變化，均為本發(fā)明的等效實施例；同時,凡依據本發(fā)明的實質技術對以上實施例所作的任何等同變化的更動、修飾與演變等，均仍屬于本發(fā)明的技術方案的保護范圍之內。