專利名稱：一種芯片的蝕刻方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片設(shè)計領(lǐng)域，涉及一種芯片的蝕刻方法。
背景技術(shù)：
隨著現(xiàn)代社會生活的日新月異，各種電子產(chǎn)品相繼融入現(xiàn)代社會的生活
中，帶給用戶很多便利。這些電子產(chǎn)品均配置不同的芯片，而芯片是將晶體
管、二極管、電阻器及電容器等電路元件聚集于晶片上，形成完整的邏輯電
路，以達到控制、計算或記憶等功能，讓電子產(chǎn)品得以發(fā)揮其功用并加以處
理用戶的各種事務(wù)，相當方便。
芯片一般包括保護層、金屬層、氧化層及底層，其中需要蝕刻的為保護
層、金屬層、及部分氧化層；芯片制作時分別采用突破步驟、主蝕刻步驟、 過蝕刻步驟完成上述三層的蝕刻。然而，現(xiàn)有的芯片蝕刻方法制作而成的芯 片的良品率較低，主要是由于機臺對氧化層的刻蝕時中間快、邊緣慢，故在 氧化層中間易造成管溝(trench )。
另外，現(xiàn)有的芯片蝕刻方法，在主蝕刻步驟中，蝕刻氣體為25個單位 體積流量的Cl2、 45個單位體積流量的BCI3、 5個單位體積流量的CHF3， 蝕刻壓力為8mT,下電極為140Wb，通過金屬層端點返回的信號來控制蝕 刻的結(jié)束。在過蝕刻步驟中，蝕刻氣體為25個單位體積流量的Cl2、 45個 單位體積流量的BCI3、 5個單位體積流量的N2，蝕刻壓力為8mT,下電極為80Wb,通過控制蝕刻時間來控制蝕刻的結(jié)束，其蝕刻時間為15s。上述 兩步驟中，BCl3的流量及下電極的能量過高，而BCl3的流量越高、下電極 的能量越高對芯片的轟擊越強烈，也容易使芯片造成管溝(trench)缺陷。 同時，上述兩步驟的蝕刻壓力稍低，壓力越低、整片芯片刻蝕的均勻性越差。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以提高制作芯片成功率的芯片蝕刻方法。
為了實現(xiàn)上述目的，本發(fā)明提供一種芯片的蝕刻方法，該芯片包括保護 層、金屬層、氧化層及底層；所述蝕刻方法包括突破步驟、主蝕刻步驟、過 蝕刻步驟，突破步驟完成保護層的蝕刻，主蝕刻步驟完成金屬層的蝕刻，過 蝕刻步驟完成氧化層的蝕刻；所述主蝕刻步驟分為第 一主蝕刻步驟及第二主 蝕刻步驟；所述第一主蝕刻步驟通過控制蝕刻時間來控制蝕刻的結(jié)束；所述 第二主蝕刻步驟通過金屬層端點返回的信號來控制蝕刻的結(jié)束。
在上述芯片的蝕刻方法中，所述金屬層為鋁銅合金；所述保護層包括氧 化硅層、氮化鈦層。
在上述芯片的蝕刻方法中，在所述第一主蝕刻步驟中蝕刻機臺使用壓力 F1完成蝕刻，在第二主蝕刻步驟中蝕刻機臺使用壓力F2完成蝕刻，F(xiàn)2與 F1之比的范圍為1-3。
在上述芯片的蝕刻方法中，在所述第 一主蝕刻步驟中蝕刻機臺使用壓力 F1完成蝕刻，在過蝕刻步驟中蝕刻機臺使用壓力F3完成蝕刻，F(xiàn)3與F1 之比的范圍為1-3。
在上述芯片的蝕刻方法中，在所述第一主蝕刻步驟中使用蝕刻氣體，該 氣體為25個單位體積流量的Cl2 、 45個單位體積流量的BCI3、 5個單位體積流量的CHF3;在過蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積 流量的Cl2、 20個單位體積流量的BCI3、 0-5個單位體積流量的N2。
在上述芯片的蝕刻方法中，在所述第一主蝕刻步驟中使用蝕刻氣體，該 氣體為25個單位體積流量的Cl2 、 45個單位體積流量的BCI3、 5個單位體 積流量的CHF3;在過蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積 流量的Cl2 、 20個單位體積流量的BCI3、 0-5個單位體積流量的N2。
在上述芯片的蝕刻方法中，在所述第一主蝕刻步驟中使用下電極P1完 成蝕刻，在第二主蝕刻步驟中使用下電極P2完成蝕刻，P2與P1之比的范 圍為1/3-1。
在上述芯片的蝕刻方法中，在所述第一主蝕刻步驟中使用下電極P1完 成蝕刻，在過蝕刻步驟中使用下電極P3完成蝕刻，P3與P1之比的范圍為 1/3-1。
一主蝕刻步驟及第二主蝕刻步驟，兩步驟分別使用不同的蝕刻控制方法，增 加芯片表層的一致性，消除了以往在氧化層中間造成的管溝，從而提高芯片 的良品率。


圖1是芯片蝕刻前的結(jié)構(gòu)示意圖。 圖2是芯片蝕刻后的結(jié)構(gòu)示意圖。 圖3是芯片蝕刻步驟的過程圖。
具體實施例方式
以下結(jié)合附圖及實施例對本發(fā)明進行詳細說明。
請參與圖1、圖2，本發(fā)明揭示了一種芯片的蝕刻方法，該蝕刻方法所蝕 刻的芯片如圖1所示，其包括保護層11、金屬層12、氧化層13及底層14。本實 施例中，所述金屬層12為鋁銅合金；所述保護層11包括氧化硅層111、氮化 鈦層112。蝕刻前，在芯片的上方設(shè)置膠層10，保留被膠層10覆蓋的部分不 被蝕刻。圖2則示出蝕刻后的芯片結(jié)構(gòu)，從中可見保護層11、金屬層12被 完全蝕刻，而氧化層13只被蝕刻掉其中一部分。
請參與圖3，圖中示出了本發(fā)明蝕刻方法的具體步驟；主要包括完成保 護層的蝕刻的突破步驟21、完成金屬層蝕刻的主蝕刻步驟22、完成氧化層 蝕刻的過蝕刻步驟23。而主蝕刻步驟又分為第一主蝕刻步驟221及第二主蝕 刻步驟222;第一主蝕刻步驟221通過控制蝕刻時間來控制蝕刻的結(jié)束；所 述第二主蝕刻步驟222通過金屬層端點返回的信號來控制蝕刻的結(jié)束。由于 本發(fā)明與現(xiàn)有技術(shù)的區(qū)別主要在于其主蝕刻步驟22及過蝕刻步驟23,故主 要介紹該兩個步驟的具體過程。
主蝕刻步驟用于完成金屬層12的蝕刻。其中，第一主蝕刻步驟221中的 蝕刻參數(shù)如下蝕刻壓力F1為8mT，蝕刻氣體為25個單位體積流量的〇12 、 45個單位體積流量的BCl3、 5個單位體積流量的CHF3，下電極P1為140Wb， 蝕刻時間為25s。第二主蝕刻步驟222中的蝕刻參數(shù)如下蝕刻壓力F2為 12mT，蝕刻氣體為25個單位體積流量的Cl2 、 20個單位體積流量的BCl3、 5 個單位體積流量的N2，下電極P2為80Wb，蝕刻時間由金屬層12端點返回的信號來控制蝕刻的結(jié)束。
過蝕刻步驟用于完成氧化層13的蝕刻，其蝕刻參數(shù)如下蝕刻壓力F3 為12mT,蝕刻氣體為25個單位體積流量的Cl2、 20個單位體積流量的BCl3、 5個單位體積流量的N2，下電極P3為80Wb,蝕刻時間為40s。
本實施例中，壓力F2、壓力F3可以為壓力F1的1-3倍，下電極P2、下電 極P3可以為下電極P1的1/3-1。另外，第二主蝕刻步驟及過蝕刻步驟中，N2 的量可以為0-5個單位體積流量。
由于本發(fā)明把主蝕刻步驟分為兩部分，兩步驟分別使用不同的蝕刻控制 方法，增加芯片表層的一致性，消除了以往在氧化層中間造成的管溝，從而 提高芯片的良品率。另外，在第二主蝕刻步驟與過蝕刻步驟中，相應(yīng)的減少 了 BCI3的流量及下電極的能量，減少了其對芯片的轟擊，從而減少芯片的 管溝(trench)缺陷；同時，增大蝕刻壓力，提高整片芯片刻蝕的均勻性。
以上實施例僅用以說明而非限制本發(fā)明的技術(shù)方案。不脫離本發(fā)明精神 和范圍的任何修改或局部替換，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當中。'
權(quán)利要求
1、一種芯片的蝕刻方法，該芯片包括保護層、金屬層、氧化層及底層；所述蝕刻方法包括突破步驟，該步驟完成保護層的蝕刻；主蝕刻步驟，該步驟完成金屬層的蝕刻；過蝕刻步驟，該步驟完成氧化層的蝕刻；其特征在于所述主蝕刻步驟分為第一主蝕刻步驟及第二主蝕刻步驟；所述第一主蝕刻步驟通過控制蝕刻時間來控制蝕刻的結(jié)束；所述第二主蝕刻步驟通過金屬層端點返回的信號來控制蝕刻的結(jié)束。
2、 如權(quán)利要求1所述的芯片的蝕刻方法，其特征在于，所述金屬層為鋁 銅合金；所述保護層包括氧化硅層、氮化鈦層。
3、 如權(quán)利要求1所述的芯片的蝕刻方法，其特征在于，在所述第一主蝕 刻步驟中蝕刻機臺使用第 一壓力完成蝕刻，在第二主蝕刻步驟中蝕刻 機臺使用第二壓力完成蝕刻，所述第二壓力與第一壓力之比的范圍為 1-3。
4、 如權(quán)利要求1所述的芯片的蝕刻方法，其特征在于，在所述第一主蝕 刻步驟中蝕刻機臺使用第 一壓力完成蝕刻，在過蝕刻步驟中蝕刻機臺 使用壓力第三壓力完成蝕刻，所述第三壓力與第一壓力之比的范圍為 1國3。
5、 如權(quán)利要求1或2或3或4所述的芯片的蝕刻方法，其特征在于，在所述第一主蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積流量的Cl2 、 45個單位體積流量的BCI3、 5個單位體積流量的CHF3;在過 蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積流量的Cl2、 20個 單位體積流量的BCI3、 0-5個單位體積流量的N2。
6、 如權(quán)利要求1或2或3或4所述的芯片的蝕刻方法，其特征在于，在 所述第一主蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積流量的 Cl2 、 45個單位體積流量的BCI3、 5個單位體積流量的CHF3;在過 蝕刻步驟中使用蝕刻氣體，該氣體為25個單位體積流量的Cl2 、 20 個單位體積流量的BCI3、 0-5個單位體積流量的N2。
7、 如權(quán)利要求1或2或3或4所述的芯片的蝕刻方法，其特征在于，在 所述第一主蝕刻步驟中使用第一下電極完成蝕刻，在第二主蝕刻步驟 中使用第二下電極完成蝕刻，所述第二下電極與第一下電極之比的范 圍為1/3-1。
8、 如權(quán)利要求1或2或3或4所述的芯片的蝕刻方法，其特征在于，在 所述第一主蝕刻步驟中使用第一下電極完成蝕刻，在過蝕刻步驟中使 用下電極第三下電極完成蝕刻，所述第三下電極與第一下電極之比的 范圍為1/3-1。
全文摘要
本發(fā)明提供一種芯片的蝕刻方法，該芯片包括保護層、金屬層、氧化層及底層；所述蝕刻方法包括突破步驟、主蝕刻步驟、過蝕刻步驟，突破步驟完成保護層的蝕刻，主蝕刻步驟完成金屬層的蝕刻，過蝕刻步驟完成氧化層的蝕刻；所述主蝕刻步驟分為第一主蝕刻步驟及第二主蝕刻步驟；所述第一主蝕刻步驟通過控制蝕刻時間來控制蝕刻的結(jié)束；所述第二主蝕刻步驟通過金屬層端點返回的信號來控制蝕刻的結(jié)束。由于本發(fā)明的蝕刻方法主蝕刻中兩步驟分別使用不同的蝕刻控制方法，可以增加芯片表層的一致性，消除以往在氧化層中間造成的管溝，從而提高芯片的良品率。
文檔編號H01L21/00GK101303964SQ20071004053
公開日2008年11月12日 申請日期2007年5月11日 優(yōu)先權(quán)日2007年5月11日
發(fā)明者李建鳳 申請人:中芯國際集成電路制造(上海)有限公司