專利名稱：柵極制造方法
技術領域：
本發(fā)明涉及集成電路制造技術領域，特別涉及一種柵極制造方法。
背景技術：
金屬-氧化物-半導體(M0S)場效應管作為一種電壓控制器件，通過 輸入電壓控制輸出電流的變化，目前被廣泛應用于各種電子線路中。
MOS器件的核心部分是由金屬-氧化物-半導體組成的電容結構，氧化 物在金屬和半導體之間起絕緣作用；絕緣層上的金屬電極稱為柵極，電 容兩側的電極分別是源極和漏極；在柵極上施加電壓，可以改變絕緣層 中的電場強度，進而控制半導體表面電場，改變導電溝道的導電能力。 當前，通常采用多晶硅代替金屬或采用多晶硅和金屬的組合作為柵極材 料。
柵極作為MOS器件內的重要組成部分，其結構的變化直接影響MOS器 件內導電溝道的形貌變化，繼而在柵極上施加電壓后，由此柵極結構的 變化導致的器件導電溝道的形貌變化對器件的性能將產生重大影響。
圖l為說明現有技術中柵極根部缺陷效果的示意圖，如圖l所示，實 際生產過程中，由于常規(guī)制程及返工過程中曝光、顯影或刻蝕等工藝控 制不當易造成位于半導體基底10上的柵極31結構不完整，在柵極31側壁 底部產生#>部缺陷32，且此#>部缺陷32在后續(xù)生產過程中無法消除。此 柵極根部缺陷效應將導致器件性能的降低，如閾值電壓減小、漏極飽和 電流減小、結間電容增大等；由此，如何改善柵極根部缺陷對器件性能 的影響成為本領域技術人員面臨的重要問題。
申請?zhí)枮?200310109108.6"的中國專利申請中提供了 一種在半導 體制程中改善柵極根部缺陷的方法，該方法通過在返工過程中去除光致 抗蝕劑層后，增加一氧化處理步驟，以減少基底表面H+的增加，使得顯影液中的氫氧根(Off)更容易被帶走，進而增加光致抗蝕劑層的曝光度， 從而實現柵極根部缺陷的改善。
然而，若將此方法直接應用至常規(guī)制造過程中，即在柵極制造過程 中直接在涂覆光致抗蝕劑層之前增加一氧化處理步驟，僅用于改善由于 涂覆光致抗蝕劑層之前清洗基底表面所用的清洗液與用以顯示光致抗蝕 劑層圖形的顯影液以及返工后清洗基底表面所用的清洗液的酸堿性不同 造成的柵極根部缺陷，換言之，應用該方法無法抑制常規(guī)制造過程中柵 極根部缺陷的產生。

發(fā)明內容
本發(fā)明提供了 一種柵極制造方法，可抑制制造過程中柵極根部缺陷 的產生。
本發(fā)明提供的一種柵極制造方法，包括 在半導體基底上沉積張應力膜層； 去除所述張應力膜層； 在所述半導體基底上沉積柵層； 刻蝕所述^^層。
所述沉積張應力膜層的工藝為PECVD工藝；所述張應力膜層材料包 括氮化硅、氮氧化硅、碳化硅或碳氧化硅中的一種及其組合；所述張應 力膜層材料為氮化硅；所述沉積張應力膜層的反應氣體包括硅烷、氨氣、 氮氣和氦氣；所述反應氣體中氮氣與氦氣的體積百分比濃度大于或等于 35%;所述硅烷的流量范圍為10-20sccm;所述氨氣的流量范圍為5~ 10sccm;所述氮氣與氦氣的混合氣體的流量范圍為2000 ~ 4000sccm;所 述反應室內壓力范圍為1000 1500mTorr。
與現有技術相比，本發(fā)明具有以下優(yōu)點1. 利用應力記憶工藝，強化半導體基底內的應力類型為壓應力
(Compressive Stress),繼而在所述已強化應力類型的半導體基底上可 形成無根部缺陷的柵極；
2. 通過在形成張應力(Tensile Stress)膜層以強化半導體基底內 的應力類型為壓應力之后，去除所述張應力膜層，可在形成無根部缺陷 的柵極的同時，不改變器件結構；
3. 通過強化半導體基底內的應力類型為壓應力，可增強PMOS器件內 導電溝道中的空穴遷移率，改善PMOS器件電性能。


圖1為說明現有技術中柵極根部缺陷效果的示意圖2為說明本發(fā)明實施例的在半導體基底上沉積張應力膜層的示意
圖3為說明本發(fā)明實施例的去除張應力膜層的示意圖； 圖4為說明本發(fā)明實施例的在半導體基底上沉積柵層的示意圖； 圖5為說明本發(fā)明實施例的刻蝕柵層的示意圖。
具體實施例方式
盡管下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā) 明的優(yōu)選實施例，應當理解本領域技術人員可以修改在此描述的本發(fā)明 而仍然實現本發(fā)明的有利效果。因此，下列的描述應當被理解為對于本 領域技術人員的廣泛教導，而并不作為對本發(fā)明的限制。
為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細 描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混 亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實 現開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實 施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和
5在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據下列 說明和權利要求書本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均 采用非常簡化的形式且均使用非精準的比率，4又用以方^f更、明晰地輔助 說明本發(fā)明實施例的目的。應用本發(fā)明方法制造柵極的步驟包括在半導體基底上沉積張應力 膜層；去除所述張應力膜層；在所述半導體基底上沉積^fr層；刻蝕所述 掩層。應用本發(fā)明方法制造柵極的具體步驟包括首先，圖2為說明本發(fā)明實施例的在半導體基底上沉積張應力膜層的 示意圖，如圖2所示，在半導體基底10上沉積張應力膜層20。所述半導體基底10為已定義器件有源區(qū)并已完成淺溝槽隔離的半導 體襯底。所述半導體基底10包含氧化層，所述氧化層材料包含二氧化硅 (Si02)、摻雜鉿(Hf )的二氧化硅。所述張應力膜層20材料包括但不限于氮化硅、氮氧化硅、碳化硅或 碳氧化硅中的一種及其組合，優(yōu)選為氮化硅。所述張應力膜層20的厚度 根據工藝條件及產品要求確定。在所述半導體基底10上沉積張應力膜層20，可在所述半導體基底IO 內產生相應的壓應力，利用應力記憶工藝，強化半導體基底10內的應力 類型為壓應力，繼而在所述已強化應力類型的半導體基底10上可形成無 根部缺陷的柵極。所述沉積張應力膜層20的工藝包括但不限于應用PECVD工藝。應用 PECVD工藝可在較低溫度下，如250 ~ 450攝氏度范圍內沉積所述張應力膜 層20 ，且可使得沉積的張應力膜層2O對所述半導體基底1 O具有良好的粘 附能力。所述沉積反應可利用13. 56MHZ平板PECVD反應發(fā)生器進行。所述 射頻功率密度小于或等于50mW/cm2。以形成氮化硅張應力膜層為例，所述反應氣體包括硅烷、氨氣、氮 氣和氦氣，為保證形成的氮化硅膜層的應力類型為張應力，所述反應氣體中氮氣與氦氣的體積百分比濃度大于或等于35%。所述反應溫度為250 ~ 450攝氏度；所述硅烷的流量范圍為IO ~ 20sccm, ^口16sccm;戶斤述氛氣的; 危量范圍為5 ~ 10sccm, ^口5或9sccm;戶斤 述氮氣與氦氣的混合氣體的流量范圍為2000 4000sccm,如3000sccm; 所述射頻功率范圍為50 200W,如75或125 W;所述反應室內壓力范圍為 1000 ~ 1500mTorr，如1200 mTorr。其中，增加反應氣體氨氣的流量及氮氣與氦氣的體積百分比，或減 小射頻功率均可導致所述張應力膜層應力值的增加。所述張應力膜層20的應力值決定于所述張應力膜層20的沉積條件， 所述張應力膜層20的應力值又直接影響所述半導體基底10內的壓應力缺陷起到抑制作用。由此，確定所述張應力膜層20的沉積條件成為改善 柵極根部缺陷的關鍵。具體地，所述張應力膜層2 0的沉積條件的確定可利用反^t法進行。 即首先，利用現有工藝制造柵極并獲得柵極形貌檢測結果；隨后，所述 產品柵極形貌檢測結果不滿足產品要求時，改變所述張應力膜層的沉積 條件；再后，利用所述張應力膜層的沉積條件制造柵極并獲得柵極形貌 檢測結果；然后，重復上述步驟，直至所述柵極形貌符合產品要求，確 定以獲得所述柵極時對應的張應力膜層的沉積條件進行后續(xù)產品生產。其次，圖3為說明本發(fā)明實施例的去除張應力膜層的示意圖，如圖3 所示，去除所述張應力膜層20。去除所述張應力膜層2O可選用干法或濕法刻蝕法。利用干法刻蝕去 除所述張應力膜層20時，所述刻蝕氣體可選用氟烷(CF4)、四氟化硅 (SiF4)、氟化氮(NF3)、三氟化氫碳(CHF3)或六氟化二碳(C2F6);利用濕法刻蝕去除所述張應力膜層2 0時，選用的刻蝕溶液為熱磷酸(H3P04),反應溫度范圍為150 - 170攝氏度，優(yōu)選為160攝氏度；所述 刻蝕溶液百分比濃度小于或等于5V，刻蝕速率及刻蝕反應時間根據產品 要求及工藝條件確定。去除所述張應力膜層20的步驟可包含去除所述張應力膜層20后的退 火步驟。通過在形成張應力膜層20以強化半導體基底10內的應力類型為 壓應力之后，去除所述張應力膜層20，可在形成無根部缺陷的柵極的同 時，不改變器件結構。通過強化半導體基底l0內的應力類型為壓應力，可增強PMOS器件內 導電溝道中的空穴遷移率，改善PMOS器件電性能。隨后，圖4為說明本發(fā)明實施例的在半導體基底上沉積柵層的示意 圖，如圖4所示，在所述半導體基底10上沉積柵層30。所述柵層3O優(yōu)選地由多晶硅或由多晶硅與金屬硅化物等材料組合而成。最后，圖5為說明本發(fā)明實施例的刻蝕柵層的示意圖，如圖5所示， 刻蝕所述柵層30，以形成柵極31。所述沉積纟冊層3 O及形成4冊極31的方法可采用任何傳統(tǒng)的方法，在此 不再贅述。盡管通過在此的實施例描述說明了本發(fā)明，和盡管已經足夠詳細地 描述了實施例，申請人不希望以任何方式將權利要求書的范圍限制在這 種細節(jié)上。對于本領域技術人員來說另外的優(yōu)勢和改進是顯而易見的。 因此，在較寬范圍的本發(fā)明不限于表示和描述的特定細節(jié)、表達的設備 和方法和說明性例子。因此，可以偏離這些細節(jié)而不脫離申請人總的發(fā) 明概念的精神和范圍。
權利要求
1.一種柵極制造方法，包括在半導體基底上沉積張應力膜層；去除所述張應力膜層；在所述半導體基底上沉積柵層；刻蝕所述柵層。
2. 根據權利要求1所述的柵極制造方法，其特征在于所述沉積張應 力膜層的工藝為PECVD工藝。
3. 根據權利要求2所述的柵極制造方法，其特征在于所述張應力膜 層材料包括氮化硅、氮氧化硅、碳化硅或碳氧化硅中的一種及其組合。
4. 根據權利要求2所述的柵極制造方法，其特征在于所述張應力膜 層材料為氮化硅。
5. 根據權利要求4所述的柵極制造方法，其特征在于所述沉積張應 力膜層的反應氣體包括硅烷、氨氣、氮氣和氦氣。
6. 根據權利要求5所述的柵極制造方法，其特征在于所述反應氣體 中氮氣與氦氣的體積百分比濃度大于或等于35%。
7. 根據權利要求5所述的柵極制造方法，其特征在于所述硅烷的流 量范圍為10~ 20sccm。
8. 根據權利要求5所述的柵極制造方法，其特征在于所述氨氣的流 量范圍為5 ~ 10sccm。
9. 根據權利要求5所述的柵極制造方法，其特征在于所述氮氣與氦 氣的混合氣體的流量范圍為2000 - 4000sccm。
10. 根據權利要求5所述的柵極制造方法，其特征在于所述反應室 內壓力范圍為1000 ~ 1500mTorr。
全文摘要
一種柵極制造方法，包括在半導體基底上沉積張應力膜層；去除所述張應力膜層；在所述半導體基底上沉積柵層；刻蝕所述柵層。利用應力記憶工藝，強化半導體基底內的應力類型為壓應力，繼而在所述已強化應力類型的半導體基底上可形成無根部缺陷的柵極。
文檔編號H01L21/02GK101295641SQ200710040258
公開日2008年10月29日 申請日期2007年4月24日 優(yōu)先權日2007年4月24日
發(fā)明者張海洋, 杜珊珊, 怡 黃 申請人:中芯國際集成電路制造(上海)有限公司