專利名稱：半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種控制晶體管中應(yīng)力，以提高元件的操作性能的半導(dǎo)體元件的制造方法。
背景技術(shù)：
現(xiàn)有習(xí)知改善晶體管操作性能的方式，是選擇性地使晶體管中通道區(qū)承受應(yīng)力。應(yīng)力會(huì)扭曲(也就是應(yīng)變)晶體管結(jié)晶晶格，且此扭曲可以依序影響能帶排列(band alignment)以及晶體管價(jià)數(shù)傳輸?shù)奶匦?。藉由控制?yīng)力的大小與分布，可以增加載子的遷移率且提高元件的操作效能。有幾種方法可以使晶體管通道區(qū)受應(yīng)力。C.H.Ge et al.等人在Process-Strained Si(PSS)CMOS Technology Featuring 3D StrainEngineering，Electron Devices Meeting，Dec.8-10，2003，IEDMTechnical Digest，IEEE International中，已詳細(xì)描述這些應(yīng)力與應(yīng)變的作用細(xì)節(jié)。
一般而言，會(huì)在松弛的鍺硅層上，形成一個(gè)磊晶應(yīng)變硅層。由于鍺硅比硅具有較大的晶格常數(shù)，所以在鍺硅層上成長(zhǎng)的磊晶硅，其晶格會(huì)往側(cè)向方向延伸，也就是說(shuō)其是處在一雙軸的拉伸應(yīng)力下。此時(shí)，松弛的鍺硅緩沖層是用來(lái)當(dāng)作應(yīng)力源，以對(duì)通道區(qū)施予壓力。其中，上述應(yīng)力源是設(shè)置在晶體管通道的下方。然而，在其它方法中，通道中的壓力則是在晶體管形成后才引進(jìn)。在此方法中，高應(yīng)力膜層是形成于一完整的晶體管上。上述的高應(yīng)力膜層會(huì)扭曲硅晶格，所以會(huì)壓縮通道。換句話說(shuō)，此壓力源，也就是這個(gè)膜層，是設(shè)置在晶體管結(jié)構(gòu)的上方。
在制造互補(bǔ)型金氧半導(dǎo)體(complementary metal oxidesemiconductor；CMOS)會(huì)面臨到一個(gè)問(wèn)題，其是NMOS與PMOS晶體管需要不同的應(yīng)力，才能增加載子的遷移率。例如，雙軸拉伸應(yīng)力可以增加NMOS晶體管的操作效能，約可提高兩倍。然而，這樣的應(yīng)力對(duì)PMOS晶體管卻沒(méi)有什么改善作用。對(duì)PMOS晶體管來(lái)說(shuō)，當(dāng)應(yīng)力與通道成垂直時(shí)，就有改善作用，但是若應(yīng)力與通道平行時(shí)，則可能會(huì)有反效果產(chǎn)生。所以，當(dāng)在PMOS晶體管中使用雙軸拉伸應(yīng)力時(shí)，這兩種方向的應(yīng)力作用則會(huì)相互抵消。
一般本領(lǐng)域技術(shù)人員都知道這些問(wèn)題，因此在新的CMOS制造技術(shù)中，通常會(huì)選擇性的使用PMOS或NMOS晶體管。在NMOS晶體管的制造方法中，會(huì)使用拉伸膜來(lái)提高載子的遷移率。而在PMOS的制造方法中，則是在基材結(jié)構(gòu)中，讓通道區(qū)承受擠壓應(yīng)力。其它PMOS的制造方法，也可以在源極/汲極區(qū)上形成鍺硅層?；蛘?，也可以使用改良的淺溝渠隔離結(jié)構(gòu)(shallowtrench isolation；STI)，來(lái)壓縮PMOS通道。
然而，若使用其它額外的材料，即需再增加許多步驟，而且也會(huì)同時(shí)提高制程的復(fù)雜度。
由此可見(jiàn)，上述現(xiàn)有的半導(dǎo)體元件在制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問(wèn)題，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成，而一般又沒(méi)有適切的制造方法能夠解決上述問(wèn)題，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。因此如何能創(chuàng)設(shè)一種新的半導(dǎo)體元件的制造方法，以改善NMOS與PMOS的載子的遷移率，而且不會(huì)增加額外的成本或提高制程的復(fù)雜度，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的半導(dǎo)體元件的制造方法存在的缺陷沒(méi)，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的半導(dǎo)體元件的制造方法，能夠改進(jìn)一般現(xiàn)有的半導(dǎo)體元件的制造方法，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的半導(dǎo)體元件的制造方法存在的缺陷，而提供一種新的半導(dǎo)體元件的制造方法，所要解決的技術(shù)問(wèn)題是使其可以提高半導(dǎo)體元件的操作效能，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件的制造方法，包含形成一金氧半導(dǎo)體元件于一基材上，該金氧半導(dǎo)體元件包含一源極、一汲極、一通道區(qū)、一閘電極與一成對(duì)的側(cè)壁間隙壁，其中該通道區(qū)是位于該源極與該汲極之間，該閘電極是位于該通道區(qū)之上，該些側(cè)壁間隙壁是位于該閘電極的兩側(cè)；形成一應(yīng)力層在該金氧半導(dǎo)體元件上；以及完全移除位于該閘電極上的該應(yīng)力層。
本發(fā)明的目的，及解決其技術(shù)問(wèn)題還采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體元件的制造方法，其中所述的基材的材質(zhì)是選自于硅、鍺硅以及上述材質(zhì)的組合。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層包含單層或多層，該單層或該些多層的材質(zhì)是選自于富含硅的氮化物、氮氧化物、氮化硅以及上述材質(zhì)的組合。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層不與該閘電極接觸。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層的厚度為200埃至1000埃。
前述的半導(dǎo)體元件的制造方法，其更包含選擇性移除位于該側(cè)壁間隙壁上的部分該應(yīng)力層。
前述的半導(dǎo)體元件的制造方法，其更包含形成一罩幕于該應(yīng)力層之上，且平坦化該罩幕層與該應(yīng)力層，以使該些層共平面。
前述的半導(dǎo)體元件的制造方法，其中完全移除該應(yīng)力層的步驟包含蝕刻位于該閘電極上的該應(yīng)力層。
本發(fā)明的目的，及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件的制造方法，包含形成一閘電極于一基材上，該閘電極具有一成對(duì)的側(cè)壁間隙壁；形成一應(yīng)力層于該閘電極、該側(cè)壁間隙壁以及該基材上，以形成一中間結(jié)構(gòu)；形成一罩幕于該中間結(jié)構(gòu)之上；平坦化該中間結(jié)構(gòu)；以及在平坦化該中間結(jié)構(gòu)的步驟后，蝕刻位于該閘電極上的該應(yīng)力層，以移除該閘電極上的該應(yīng)力層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體元件的制造方法，其中平坦化該中間結(jié)構(gòu)的步驟包含利用該應(yīng)力層作為一研磨中止層。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層的材質(zhì)是選自于富含硅的氮化物、氮氧化物、氮化硅以及上述材質(zhì)的組合。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層的厚度為200埃至1000埃。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力層中的一內(nèi)部應(yīng)力至少為500MPa。
前述的半導(dǎo)體元件的制造方法，其更包含蝕刻位于該側(cè)壁間隙壁上的部分該應(yīng)力層。
前述的半導(dǎo)體元件的制造方法，其更包含完全蝕刻位于該側(cè)壁間隙壁上的全部該應(yīng)力層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題另外還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種應(yīng)變通道晶體管的制造方法，包含形成一閘電極在一基材上，該基材包含一半導(dǎo)體結(jié)晶，其中該半導(dǎo)體結(jié)晶中介于相鄰原子間的一原子間距離是以一基材晶格距離定義；以及調(diào)整位于該閘電極之下的該基材晶格距離，調(diào)整方法包含形成一應(yīng)變層于該閘電極與該基材之上；以及移除位于該閘電極上的該應(yīng)變層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的應(yīng)變通道晶體管的制造方法，其中位于該閘電極下的該基材晶格距離的調(diào)整量為至少0.1％。
前述的應(yīng)變通道晶體管的制造方法，其中所述的應(yīng)變層的材質(zhì)是選自于鍺、碳、鍺硅、碳化物、氮化物以及上述材質(zhì)的組合。
前述的應(yīng)變通道晶體管的制造方法，其中在25℃下該基材晶格距離為約5.4埃。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下為了達(dá)到上述目的，本發(fā)明提供了一種半導(dǎo)體元件的制造方法。首先，在一基材上形成一金氧半導(dǎo)體元件。其中，金氧半導(dǎo)體元件包含源極、汲極、通道區(qū)、閘電極與成對(duì)的側(cè)壁間隙壁。通道區(qū)是位于源極與汲極之間，閘電極是位于通道區(qū)之上，側(cè)壁間隙壁是位于閘電極的兩側(cè)。接著，在金氧半導(dǎo)體元件上形成一應(yīng)力層。最后，完全移除位于閘電極上的應(yīng)力層。
另外，為了達(dá)到上述目的，本發(fā)明另提供了一種半導(dǎo)體元件的制造方法。首先，在基材上形成一閘電極，且閘電極具有成對(duì)的側(cè)壁間隙壁。接著，在閘電極、側(cè)壁間隙壁以及基材上形成一應(yīng)力層，以形成一中間結(jié)構(gòu)。平坦化上述的中間結(jié)構(gòu)。最后，蝕刻位于閘電極上的應(yīng)力層，以移除閘電極上的應(yīng)力層。
再者，為了達(dá)到上述目的，本發(fā)明還提供了一種應(yīng)變通道晶體管的制造方法。首先，在基材上形成一閘電極，且基材包含半導(dǎo)體結(jié)晶。其中，半導(dǎo)體結(jié)晶中介于相鄰原子間為一原子間距離，且其是以一基材晶格距離定義。然后，調(diào)整位于閘電極下的基材晶格距離。其中，上述的調(diào)整方法是先在閘電極與基材之上形成一應(yīng)變層，接著再移除位于閘電極上的應(yīng)變層。
經(jīng)由上述可知，本發(fā)明一種半導(dǎo)體元件的制造方法。首先，在基材上形成金氧半導(dǎo)體元件。接著，在金氧半導(dǎo)體元件上形成一應(yīng)力層。最后，選擇性蝕刻位于閘電極上的應(yīng)力層，以改變金氧半導(dǎo)體元件的通道區(qū)中的應(yīng)變條件。NMOS晶體管可以包含一拉伸應(yīng)力層，而PMOS晶體管則可包含擠壓應(yīng)力層。
借由上述技術(shù)方案，本發(fā)明半導(dǎo)體元件的制造方法至少具有下列優(yōu)點(diǎn)本發(fā)明可改善半導(dǎo)體元件的載子遷移率，而且不會(huì)增加額外的成本或提高制程的復(fù)雜度，從而可以提高半導(dǎo)體元件的操作效能。
綜上所述，本發(fā)明新穎的半導(dǎo)體元件的制造方法，在MOS晶體管上形成一個(gè)應(yīng)力層。上述的應(yīng)力層會(huì)在閘電極上選擇性地進(jìn)行蝕刻制程，所以會(huì)影響金氧半晶體管(metal-oxide-semiconductor transistor，MOSFET)通道區(qū)的應(yīng)變狀態(tài)。NMOS晶體管可以包含一拉伸應(yīng)力層，而PMOS晶體管則可包含擠壓應(yīng)力層。在本發(fā)明的一實(shí)施例中，應(yīng)力層例如可為富含硅的氮化物、氮氧化物、氮化硅(SiN、SiNx)或上述材料的組合物。
雖然說(shuō)明書(shū)以及專利申請(qǐng)范圍中會(huì)一直提到這特殊層，但使用這層所產(chǎn)生的結(jié)果，不應(yīng)該解釋成為例如僅為一連續(xù)特征或不間斷的特征。在說(shuō)明書(shū)中，半導(dǎo)體層會(huì)區(qū)分出不同的區(qū)，例如主動(dòng)區(qū)。在本發(fā)明的另一實(shí)施例中，這個(gè)特殊層可能指的是具有均勻表面的連續(xù)層，但也可能為具有不同物理或化學(xué)性質(zhì)的區(qū)。
本發(fā)明具有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的半導(dǎo)體元件的制造方法具有增進(jìn)的突出功效，從而更加適于實(shí)用，并具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1-4是繪示本發(fā)明的一實(shí)施例的一種應(yīng)變金氧半導(dǎo)體元件的結(jié)構(gòu)示意圖。
101MOS晶體管 105基材110主動(dòng)區(qū)115淺溝渠隔離120閘介電層 125閘電極130源極/汲極 135輕摻通道140側(cè)壁間隙壁145重?fù)诫s源極/汲極205應(yīng)力層210罩幕305移除掉的區(qū)具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的半導(dǎo)體元件的制造方法其具體實(shí)施方式
、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
本發(fā)明是一種有關(guān)半導(dǎo)體元件的制造方法，且更特別的是關(guān)于一種應(yīng)變晶體管的結(jié)構(gòu)及其制造方法。而本發(fā)明將以一實(shí)施例，例如MOS和CMOS晶體管，來(lái)加以說(shuō)明，并描述本發(fā)明的實(shí)施例的優(yōu)點(diǎn)與功效。實(shí)施例中所用的參數(shù)與范圍只是為了說(shuō)明，但并不用以限制本發(fā)明的范圍。
本發(fā)明的一實(shí)施例，請(qǐng)參閱1圖所示，是以一個(gè)傳統(tǒng)的MOS晶體管101為例。硅基材105例如可為P摻雜的硅晶圓。基材105包括適于形成半導(dǎo)體元件的主動(dòng)區(qū)110。在此實(shí)施例中，主動(dòng)區(qū)110例如可為摻雜井區(qū)，且其極性與基材105的極性相反，例如為P型或N型。在本發(fā)明的另一實(shí)施例中，通道/基材的晶向是可以利用絕緣層上覆蓋硅(silicon-on-insulator；SOI)晶向混合基材，以最佳化適合的電荷載子遷移率。舉例來(lái)說(shuō)，NMOS的通道可能會(huì)沿著<100>的晶格排列方向，也就是{100}基材中具最大電子遷移率的晶格排列方向。而PMOS通道則會(huì)沿著<110>的晶格排列方向，也就是{110}基材中具有最大的空穴遷移率(holemobility)的晶格排列方向。其中，元件的通道寬度例如可為約0.05μm～10.0μm，更佳為小于0.5μm。
隔離結(jié)構(gòu)，例如淺溝渠隔離115，可形成于基材105中，以區(qū)隔主動(dòng)區(qū)110與其它元件。其中，上述的淺溝渠隔離115可以利用現(xiàn)有習(xí)知熱氧化法(thermal growth methods)，以及沉積與圖案化方法(deposition andpatterning methods)來(lái)形成，但并不僅限于此。閘介電層120是形成于主動(dòng)區(qū)110之上。其中，閘介電層120例如可為二氧化硅，且其是利用熱氧化法所形成。上述閘介電層120的厚度例如可為5埃至100埃，更佳為小于20埃。在本發(fā)明的一實(shí)施例中，閘介電層120例如為一高介電常數(shù)的介電層，且其介電常數(shù)大于4。在本發(fā)明的一實(shí)施例中，閘介電層120例如可為鉿(Hf)材料，如HfO2、HfSiOx、HfAlOx。其它高介電常數(shù)的介電材料，例如Ta2O5、TiO2、Al2O3、ZrO2、HfO2、Y2O3、L2O3，以及上述材料的鋁酸鹽類及硅酸鹽類皆可使用，但并不僅限于此。
閘電極125是形成于閘介電層120之上。其中，閘電極125的材料例如可為金屬、合金、含金屬的材料、多晶硅以及多晶硅化金屬(摻雜多晶硅/金屬硅化物堆疊)。在本發(fā)明的一實(shí)施例中，閘電極125例如可為多晶硅，且其是利用化學(xué)氣相沉積法所形成，其厚度約為100埃至10,000埃，更佳為500埃至2,000埃。閘電極125更可以包含1E20cm-3的摻雜物，且此摻雜物的極性與MOS晶體管中的通道區(qū)的極性相反。這種摻雜物可以提高關(guān)掉電流(off current)(Ioff)以及飽和漏電流(drain saturation current)(Idsat)的效果，也可能增強(qiáng)PMOS晶體管的短通道效應(yīng)(short channeleffect；SCE)。
在本發(fā)明的另一實(shí)施例中，更可以在閘介電層120與閘電極125之間形成一黏著層(未繪示于圖1中)。黏著層可以增加相鄰兩層間的黏著性。其中，黏著層可以利用化學(xué)氣相沉積法(chemical vapor depositio；CVD)而形成，其材料例如可以為多晶硅、非晶硅、TiN、Ti、Ta、TaN或上述物質(zhì)的組合。
閘電極125是作為罩幕。輕摻雜源極/汲極130是形成于基材105中，且其厚度例如為約100埃至1000埃之間，更佳為約200埃至400埃。輕摻雜源極/汲極130是利用離子植入法所形成，且其植入的摻質(zhì)例如可為硼或磷。在回火之后，輕摻雜源極/汲極130中的摻質(zhì)(如磷或砷)的濃度，例如為5E16atoms/cm3到1E19atoms/cm3。
通道135是位于閘電極125下方，且其是介于輕摻雜源極/汲極130之間。側(cè)壁間隙壁140是形成于閘電極125的側(cè)壁上。側(cè)壁間隙壁140為一介電材料，例如以CVD形成的二氧化硅。以閘電極125與側(cè)壁間隙壁140作為一罩幕，形成一重?fù)诫s源極/汲極145。重?fù)诫s源極/汲極145可以延伸到輕摻雜源極/汲極130的下方。在回火制程之后，重?fù)诫s源極/汲極145的摻雜濃度例如可介于5E18atoms/cm3到5E20atoms/cm3之間。側(cè)壁間隙壁140可以為多膜層的復(fù)合結(jié)構(gòu)。
請(qǐng)參閱圖2所示，其是繪示本發(fā)明的一實(shí)施例的一種具有應(yīng)力層的MOS晶體管的結(jié)構(gòu)示意圖。在圖2中，應(yīng)力層205是位于圖1的MOS晶體管101之上。應(yīng)力層205例如可為誘發(fā)應(yīng)變層，且其是適用于先進(jìn)半導(dǎo)體元件上。其中，應(yīng)力層205的厚度例如可為200埃到1000埃。應(yīng)力層205可以為一拉伸應(yīng)力層。在本發(fā)明的另一實(shí)施例中，應(yīng)力層205例如可為一擠壓應(yīng)力層。形成應(yīng)力層205的方法例如可為電漿輔助化學(xué)氣相沉積法(plasma enhancedchemical vapor deposition；PECVD)、低壓化學(xué)氣相沉積法(low pressurechemical vapor deposition；LCVD)、原子層沉積法(atomic layerdeposition；ALD)、快速熱化學(xué)氣相沉積法(rapid thermal chemical vapordeposition；RTCVD)、物理氣相沉積法(physical vapor deposition；PVD)、或上述方法的組合。應(yīng)力層205例如可為單層或多層的結(jié)構(gòu)。
在本發(fā)明的一實(shí)施例中，應(yīng)力層205包含一接觸蝕刻中止層，例如氮化硅。氮化硅層會(huì)在硅上產(chǎn)生一拉伸應(yīng)力。然而，拉伸應(yīng)力也可以藉由調(diào)整Si/N比例而降低，甚至轉(zhuǎn)變成壓縮應(yīng)力。通常，增加硅的比例，會(huì)增加氮化硅層的壓縮性，而增加氮?jiǎng)t會(huì)提高其拉伸性。舉例來(lái)說(shuō)，可以藉由調(diào)整Si/N比例，使氮化硅在硅上的壓力可從300MPa調(diào)整到1700MPa。本發(fā)明的一實(shí)施例，應(yīng)力的大小范圍，例如可以在-5.0GPa到+5.0GPa，甚至在此范圍之外，但并不以此限定本發(fā)明的范圍。此應(yīng)力層205的厚度例如為5nm到500nm。
當(dāng)應(yīng)力層205為一擠壓應(yīng)力層，則其材料例如可為氮化硅(Si3N4或SiNx)、氮氧化硅(SiON)、氧化物、富含硅的氮化物或富含氮的氮化物。在本發(fā)明的另一實(shí)施例中，應(yīng)力層205例如為SiN或SiON，更佳為SiON。其中，上述應(yīng)力層205的厚度例如為200埃到1000埃，更佳為250埃到500埃。上述的應(yīng)力層205可以利用如電漿化學(xué)氣相沉積(PECVD)所形成。且其沉積的溫度例如為300℃到600℃，沉積時(shí)間例如為10秒到500秒，更佳為20秒到120秒。而反應(yīng)物NH3∶SiH4的比值例如為4∶1到10∶1，更佳為小于8∶1。其它可使用的反應(yīng)物，例如二硅烷(di-saline)∶NH3，其比例為1∶4到1∶10，更佳為小于1∶1。此方法所需的壓力約為1.0Torr到1.5Torr，且其所需的電力則為1000W到2000W，更佳為大于1000W。
在本發(fā)明的另一實(shí)施例中，應(yīng)力層205可以是拉伸應(yīng)力層。當(dāng)應(yīng)力層205是一拉伸應(yīng)力層時(shí)，則其適合的材料例如可為氮化硅(SiN)、四乙氧基硅(tetraethylorthosilicate；TEOS)、氮氧化硅(SiON)、氧化物、富含硅的氮化物或富含氮的氮化物，更佳為SiN或SiON。拉伸應(yīng)力層的厚度例如為200埃到1000埃，更佳為范圍250埃到500埃。上述的拉伸應(yīng)力層可以利用如快速升溫化學(xué)氣相沈積(RTCVD)所形成。且其沉積溫度例如為350℃到800℃，更佳為400℃到700℃。反應(yīng)時(shí)間則控制在10秒到2000秒，更佳為20秒到120秒。而NH3∶SiH4氣體比例如為50∶1到400∶1，更佳為小于700∶1。其它可使用的反應(yīng)氣體，例如二硅烷(di-saline)∶NH3，其比率例如可為1∶40到1∶500，更佳為小于1∶1。沉積所需的壓力例如可為10Torr到400Torr，更佳為小于300Torr。
如圖2所示，罩幕210是形成于至少部份的MOS晶體管101上。罩幕210例如可為光阻或硬光罩。其中，上述硬光罩的適合材料，例如為氧化物、氮化物、氮氧化物、或碳化硅。罩幕210可選擇性地形成于MOS晶體管101之上，然后再進(jìn)行平坦化制程。平坦化制程可以使用傳統(tǒng)的化學(xué)機(jī)械研磨(chemical mechanical polishing；CMP)法，或者利用回流(re-flow)以加強(qiáng)平坦化的效果。應(yīng)力層205可以作為一研磨中止層(polish stop layer)的功用。
如圖2所示，應(yīng)力層205會(huì)在介于源極/汲極145間的通道135中誘發(fā)應(yīng)力。舉例來(lái)說(shuō)，已知一重拉伸應(yīng)力/應(yīng)變層可以在通道135上產(chǎn)生靜拉伸應(yīng)力/應(yīng)變的效果。同理，請(qǐng)參閱圖3所示，一個(gè)擠壓應(yīng)力/應(yīng)變層也可以對(duì)MOS晶體管101的通道135產(chǎn)生擠壓應(yīng)力/應(yīng)變的效果。
有個(gè)問(wèn)題必須注意，當(dāng)應(yīng)力層205覆蓋在MOS晶體管101上時(shí)，不同區(qū)的應(yīng)力層205會(huì)對(duì)通道135造成不同的影響。例如，在源極/汲極區(qū)145上部分的拉伸應(yīng)力層，會(huì)對(duì)通道135施加大的拉伸應(yīng)力。相反的，位于閘電極125上的部分?jǐn)D壓應(yīng)力層，會(huì)對(duì)通道135施予較弱的擠壓應(yīng)力。所以，應(yīng)力層的一區(qū)域中所得到的效果，會(huì)被其它的區(qū)域的作用力削減。
如圖3所示，若將位在閘電極125上的應(yīng)力層205完全移除，則可以解決上述問(wèn)題。雖然在現(xiàn)有習(xí)知技術(shù)中，會(huì)在閘電極上的應(yīng)力層中形成一開(kāi)口，例如接觸開(kāi)口或接觸，但是這樣的開(kāi)口較小且并不會(huì)影響這個(gè)應(yīng)力層的應(yīng)力作用。但相反的，若將閘電極125上的應(yīng)力層全部移除，卻對(duì)通道135的應(yīng)力作用有很好的效果。這種移除則可利用例如濕蝕刻或干蝕刻來(lái)進(jìn)行。在本發(fā)明的一實(shí)施例中，移除掉的區(qū)305為至少位于閘電極125上的應(yīng)力層205的部分。在本發(fā)明的另一實(shí)施例中，移除掉的區(qū)305更包含部分位于側(cè)壁間隙壁140上的應(yīng)力層205。或者(未繪示)，更可以依需求將側(cè)壁間隙壁140上的應(yīng)力層205全部蝕刻掉，使得應(yīng)力層205不會(huì)與側(cè)壁間隙壁140接觸。
接著，請(qǐng)參閱圖4所示，移除罩幕210。在本發(fā)明的一實(shí)施例中，MOS晶體管101是一NMOS晶體管，且應(yīng)力層205是一拉伸應(yīng)力層。在本發(fā)明的另一實(shí)施例中，MOS晶體管101可例如為PMOS晶體管，而應(yīng)力層205則是一擠壓應(yīng)力層。因?yàn)镹MOS與PMOS晶體管有不同的處理方式，因此，本發(fā)明的一實(shí)施例，則可以適用于制造CMOS晶體管上。在此實(shí)施例中，其是同時(shí)包含NMOS與PMOS兩元件，不同極性的元件則可以相鄰或在基材的不同區(qū)中設(shè)置在一起。隨后，就可以利用傳統(tǒng)的方法，來(lái)完成上述的元件(如硅化金屬接觸、金屬化或內(nèi)介電層等)。
圖4為本發(fā)明的一實(shí)施例的一種半導(dǎo)體元件的剖面結(jié)構(gòu)示意圖。然而，并不以此結(jié)構(gòu)來(lái)限定本發(fā)明的范圍，其它修飾或更動(dòng)也都屬本發(fā)明的實(shí)施例的范疇。本發(fā)明并不僅局限在晶體管上，更可以應(yīng)用于應(yīng)變半導(dǎo)體元件(strained semiconductor devices)中。例如，本發(fā)明的一實(shí)施例是提供一種應(yīng)變通道的晶體管(strained channel transistor)的制造方法。而這個(gè)方法包括在基材上形成一閘電極，基材的材質(zhì)例如可為半導(dǎo)體結(jié)晶。其中，在半導(dǎo)體結(jié)晶中，相鄰原子間的原子距離則可由基材晶格距離來(lái)定義。上述的方法更可以在閘電極下調(diào)整基材晶格距離。在本發(fā)明的一實(shí)施例中，在25℃下，硅基材的基材晶格距離例如可為5.4埃(硅＝5.4295埃)。調(diào)整晶格距離，至少0.1％或約0.054埃，則會(huì)在閘電極下誘發(fā)應(yīng)變，也就是載子通道。上述的調(diào)整例如可藉由在閘電極與基材上形成應(yīng)變層，且在閘電極上移除部份應(yīng)變層。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，其特征在于其包含以下步驟形成一金氧半導(dǎo)體元件于一基材上，該金氧半導(dǎo)體元件包含一源極、一汲極、一通道區(qū)、一閘電極與一成對(duì)的側(cè)壁間隙壁，其中該通道區(qū)是位于該源極與該汲極之間，該閘電極是位于該通道區(qū)之上，該些側(cè)壁間隙壁是位于該閘電極的兩側(cè)；形成一應(yīng)力層在該金氧半導(dǎo)體元件上；以及完全移除位于該閘電極上的該應(yīng)力層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的基材的材質(zhì)是選自于硅、鍺硅以及上述材質(zhì)的組合。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層包含單層或多層，該單層或該些多層的材質(zhì)是選自于富含硅的氮化物、氮氧化物、氮化硅以及上述材質(zhì)的組合。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層不與該閘電極接觸。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層的厚度為200埃至1000埃。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其更包含選擇性移除位于該側(cè)壁間隙壁上的部分該應(yīng)力層。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其更包含形成一罩幕于該應(yīng)力層之上，且平坦化該罩幕層與該應(yīng)力層，以使該些層共平面。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中完全移除該應(yīng)力層的步驟包含蝕刻位于該閘電極上的該應(yīng)力層。
9.一種半導(dǎo)體元件的制造方法，其特征在于其包含以下步驟形成一閘電極于一基材上，該閘電極具有一成對(duì)的側(cè)壁間隙壁；形成一應(yīng)力層于該閘電極、該側(cè)壁間隙壁以及該基材上，以形成一中間結(jié)構(gòu)；形成一罩幕于該中間結(jié)構(gòu)之上；平坦化該中間結(jié)構(gòu)；以及在平坦化該中間結(jié)構(gòu)的步驟后，蝕刻位于該閘電極上的該應(yīng)力層，以移除該閘電極上的該應(yīng)力層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其中平坦化該中間結(jié)構(gòu)的步驟包含利用該應(yīng)力層作為一研磨中止層。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層的材質(zhì)是選自于富含硅的氮化物、氮氧化物、氮化硅以及上述材質(zhì)的組合。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層的厚度為200埃至1000埃。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力層中的一內(nèi)部應(yīng)力至少為500MPa。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其更包含蝕刻位于該側(cè)壁間隙壁上的部分該應(yīng)力層。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于其更包含完全蝕刻位于該側(cè)壁間隙壁上的全部該應(yīng)力層。
16.一種應(yīng)變通道晶體管的制造方法，其特征在于其包含以下步驟形成一閘電極在一基材上，該基材包含一半導(dǎo)體結(jié)晶，其中該半導(dǎo)體結(jié)晶中介于相鄰原子間的一原子間距離是以一基材晶格距離定義；以及調(diào)整位于該閘電極之下的該基材晶格距離，調(diào)整方法包含形成一應(yīng)變層于該閘電極與該基材之上；以及移除位于該閘電極上的該應(yīng)變層。
17.根據(jù)權(quán)利要求16所述的應(yīng)變通道晶體管的制造方法，其特征在于其中位于該閘電極下的該基材晶格距離的調(diào)整量為至少0.1％。
18.根據(jù)權(quán)利要求16所述的應(yīng)變通道晶體管的制造方法，其特征在于其中所述的應(yīng)變層的材質(zhì)是選自于鍺、碳、鍺硅、碳化物、氮化物以及上述材質(zhì)的組合。
19.根據(jù)權(quán)利要求16所述的應(yīng)變通道晶體管的制造方法，其特征在于其中在25℃下該基材晶格距離為5.4埃。
全文摘要
本發(fā)明是有關(guān)于一種半導(dǎo)體元件的制造方法。首先，在基材上形成金氧半導(dǎo)體元件。接著，在金氧半導(dǎo)體元件上形成一應(yīng)力層。最后，選擇性蝕刻位于閘電極上的應(yīng)力層，以改變金氧半導(dǎo)體元件的通道區(qū)中的應(yīng)變條件。NMOS晶體管可以包含一拉伸應(yīng)力層，而PMOS晶體管則可包含擠壓應(yīng)力層。
文檔編號(hào)H01L21/336GK101086967SQ200610137649
公開(kāi)日2007年12月12日 申請(qǐng)日期2006年10月31日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者陳建豪, 李資良 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司