專利名稱：P型mos晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件領(lǐng)域，特別涉及一種P型MOS晶體管及其形成 方法。
背景技術(shù)：
目前，由于集成電路的集成度越來(lái)越高，器件的尺寸越來(lái)越小，器件的 特征尺寸從0.13um向O.lOum以下的區(qū)域進(jìn)行開(kāi)發(fā)。所述器件的特征尺寸是 指MOS晶體管的柵長(zhǎng)，因此MOS晶體管的柵長(zhǎng)對(duì)器件的性能具有決定性影 響，在現(xiàn)有技術(shù)中，MOS晶體管的柵極的形成采用等離子體蝕刻半導(dǎo)體襯底 上的氧化層、多晶硅層、硅化物和氮化硅層形成，但是由于蝕刻不均勻，會(huì) 導(dǎo)致半導(dǎo)體襯底上不同區(qū)域的MOS晶體管的柵長(zhǎng)度的不均勻，尤其是在半導(dǎo) 體襯底的邊緣區(qū)域，其上的MOS晶體管的柵長(zhǎng)與中心區(qū)域的相比會(huì)相差很 多。下面參照附圖加以說(shuō)明，圖1中給出了制作于半導(dǎo)體襯底中心區(qū)域(即 第I區(qū)域)的P型MOS晶體管的柵極的SEM照片，圖1中的白色線條為多 晶硅柵，圖2給出制作于半導(dǎo)體襯底邊緣區(qū)域(即第II區(qū)域)的P型MOS 晶體管的柵極的SEM照片，兩副圖的放大倍數(shù)相同，分別測(cè)量了相同單元的 相鄰兩個(gè)P型MOS晶體管的多晶硅柵的長(zhǎng)度，均標(biāo)識(shí)于圖中，可以看出，制 作于第I區(qū)域的P型MOS晶體管的多晶硅柵長(zhǎng)度分別為172nm和153nm,而 相對(duì)應(yīng)的位于半導(dǎo)體襯底上第II區(qū)域的P型MOS晶體管的多晶硅柵長(zhǎng)度分別 為155nm和115nm,兩者分別相差17nm和28nm,第II區(qū)域多晶硅柵長(zhǎng)度相 對(duì)于第I區(qū)域多晶硅柵長(zhǎng)度收縮了高達(dá)18.3%。
柵長(zhǎng)的變化對(duì)于P型MOS晶體管的閾值電壓影響很大，圖3給出了制作 于半導(dǎo)體襯底上的P型MOS晶體管的閾值電壓的分布圖，圖3中數(shù)字表示制
備的P型MOS晶體管的閾值電壓，單位為mV,可以看出，整個(gè)半導(dǎo)體襯底 被分為兩個(gè)部分，邊緣的灰色區(qū)域和中心的白色區(qū)域，圖中灰色區(qū)域?yàn)橛捎?閎值電壓過(guò)低失效的部分，中心白色區(qū)域?yàn)榉弦蟮牟糠郑梢钥闯?，?個(gè)半導(dǎo)體襯底上的p型MOS晶體管的閾值電壓值變化很大，灰色失效部分的 P型MOS晶體管的閾值電壓比中心的降低了高達(dá)100mV，這么高的閾值電壓 降低導(dǎo)致邊緣區(qū)域的MOS晶體管的直流失效，對(duì)產(chǎn)品的良率造成的很大的威 脅，高達(dá)30°/。的良率影響來(lái)自于半導(dǎo)體襯底的邊緣和中心部分的閾值電壓不 均勻。
經(jīng)過(guò)實(shí)驗(yàn)驗(yàn)證，P型MOS晶體管的閾值電壓的不均勻主要由于蝕刻工藝 中，等離子體的不均勻?qū)е拢瑓⒄請(qǐng)D3給出半導(dǎo)體襯底上等離子體分布示意 圖，由圖中可以看出，等離子體在半導(dǎo)體襯底第I區(qū)域內(nèi)的分布還比較均勻， 而在半導(dǎo)體襯底的第II區(qū)域內(nèi)的分布不均勻，蝕刻時(shí)候容易形成側(cè)向蝕刻， 導(dǎo)致過(guò)度蝕刻MOS晶體管的柵極使得MOS晶體管的柵極長(zhǎng)度降低，從而導(dǎo) 致閾值電壓的降低。
閾值電壓Vt是MOS晶體管的一個(gè)重要的電參數(shù)，也是在制造工藝中的 重要控制參數(shù)。vt的大小以及一致性對(duì)電路乃至集成系統(tǒng)的性能具有決定性 的影響。才艮才居Donald A. Neamen等人的《Semiconductor Physics and Devic es》著作，MOS晶體管的閾值電壓的修正公式與柵極長(zhǎng)度等因素有關(guān)系，隨 著柵極長(zhǎng)度的減小，閾值電壓降低。在現(xiàn)有技術(shù)中，由于形成的P型MOS晶 體管的柵極長(zhǎng)度減小，導(dǎo)致P型MOS晶體管的閾值電壓下降。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是由于等離子體在半導(dǎo)體村底上尤其是半導(dǎo)體襯底的 邊緣區(qū)域即第II區(qū)域蝕刻不均勻，造成蝕刻形成MOS晶體管的柵長(zhǎng)度降低， 從而導(dǎo)致在半導(dǎo)體襯底邊緣區(qū)域形成的MOS晶體管比半導(dǎo)體襯底中心區(qū)域的閾值電壓降低，導(dǎo)致成品率下降。
為解決上述問(wèn)題，本發(fā)明提供一種P型MOS晶體管的閾值電壓調(diào)節(jié)方法， 包括提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成P型MOS晶體管，所述形成P型 MOS晶體管步驟包括形成P型MOS晶體管的柵極結(jié)構(gòu)、進(jìn)行第一 N型離子 注入形成源、漏延伸區(qū)以及進(jìn)行P型離子注入形成P型MOS晶體管的源、漏 極，還包括在源、漏延伸區(qū)中進(jìn)行第二N型離子注入步驟，所述第二N型離 子注入劑量根據(jù)P型MOS晶體管的閾值電壓確定，所述第二 N型離子注入 的能量范圍是100至160KeV。
所述第一N型離子及第二N型離子均為As離子。
所述第二N型離子注入的劑量范圍為0.7E12至1.3E12cm-2。
第一N型離子注入的能量范圍為100至160KeV,第一N型離子注入的 劑量范圍為1.5E13至2.5E13cm.2。
本發(fā)明還提供一種P型MOS晶體管的形成方法，包括提供半導(dǎo)體襯底， 所述半導(dǎo)體襯底包括第I區(qū)域和與第I區(qū)域同心的第II區(qū)域，所述第II區(qū)域 包圍第I區(qū)域，所述第II區(qū)域占整個(gè)半導(dǎo)體襯底面積的15%至25%;在半導(dǎo) 體襯底上形成P型MOS晶體管，所述形成P型MOS晶體管步驟包括形成P 型MOS晶體管的柵極結(jié)構(gòu)、進(jìn)行第一N型離子注入形成源、漏延伸區(qū)以及進(jìn) 行P型離子注入形成P型MOS晶體管的源、漏極，還包括在第II區(qū)域的源、 漏延伸區(qū)進(jìn)行第二 N型離子注入步驟，所述第二 N型離子注入劑量根據(jù)P型 MOS晶體管的閾值電壓確定，所述第二 N型離子注入的能量范圍是100至 160KeV。
所述第一N型離子及第二N型離子均為As離子。
第二N型離子注入的劑量范圍為0.7E12至L3E12cm-2。
第一N型離子注入的能量范圍為100至160KeV，第一N型離子注入的
劑量范圍為1.5E13至2.5E13cm-2。
本發(fā)明還提供一種P型MOS晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底 包括第I區(qū)域和與笫I區(qū)域同心的第[I區(qū)域，所述第n區(qū)域包圍第I區(qū)域，所 述第II區(qū)域占整個(gè)半導(dǎo)體襯底面積的15%至25%;在半導(dǎo)體襯底上形成有P 型MOS晶體管，所述P型MOS晶體管包括P型MOS晶體管的柵極結(jié)構(gòu)、 第一 N型離子注入形成的源、漏延伸區(qū)以及P型離子注入形成的P型MOS 晶體管的源、漏極，還包括在第II區(qū)域的源、漏延伸區(qū)的第二N型離子注入 區(qū)，所述第二N型離子注入劑量根據(jù)P型MOS晶體管的閾值電壓確定。
所述第一N型離子注入?yún)^(qū)及第二N型離子注入?yún)^(qū)注入的離子均為As離子。
所述第二N型離子注入的劑量范圍為1.5E13至2.5E13cnf2。
第一N型離子注入?yún)^(qū)注入的能量范圍為100至160KeV，第一N型離子 注入的劑量范圍為1.5E13至2.5E13cm-2。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明通過(guò)在半導(dǎo)體襯底中P 型MOS晶體管的源、漏延伸區(qū)進(jìn)行第二N型離子注入，增大了半導(dǎo)體襯底表 面的摻雜濃度，從而達(dá)到調(diào)節(jié)P型MOS晶體管闞值電壓的目的；
本發(fā)明通過(guò)在半導(dǎo)體襯底上第II區(qū)域即半導(dǎo)體襯底邊緣區(qū)域的源、漏延 伸區(qū)進(jìn)行第二N型離子注入，抑制了由于等離子蝕刻造成的半導(dǎo)體襯底第II 區(qū)域的P型MOS晶體管的柵長(zhǎng)度減小所導(dǎo)致的閾值電壓降低問(wèn)題。


圖1是現(xiàn)有技術(shù)在半導(dǎo)體襯底的第I區(qū)域形成的P型MOS晶體管的柵極 的SEM照片。
圖2是現(xiàn)有技術(shù)在半導(dǎo)體襯底第II區(qū)域形成P型MOS晶體管的柵極的
SEM照片。
圖3是現(xiàn)有技術(shù)半導(dǎo)體襯底上形成的P型MOS晶體管閾值電壓分布圖。 圖4是現(xiàn)有技術(shù)進(jìn)行等離子體蝕刻時(shí)候等離子體分布示意圖。 圖5A至5B是本發(fā)明P型MOS晶體管的閾值電壓調(diào)節(jié)結(jié)構(gòu)示意圖。 圖6A至6M是本發(fā)明形成P型MOS晶體管的結(jié)構(gòu)示意圖。 圖7A是本發(fā)明形成的P型MOS晶體管的閾值電壓統(tǒng)計(jì)圖。 圖7B是現(xiàn)有技術(shù)形成的P型MOS晶體管的閾值電壓統(tǒng)計(jì)圖。 圖8是本發(fā)明形成的P型MOS晶體管的閾值電壓分布圖。
具體實(shí)施例方式
本發(fā)明的實(shí)質(zhì)是通過(guò)在半導(dǎo)體襯底上進(jìn)行第二 N型離子注入改變半導(dǎo)體 襯底的源、漏延伸區(qū)的摻雜濃度，從而達(dá)到調(diào)節(jié)P型MOS晶體管的閾值電壓 的目的，所述第二 N型離子注入可以在形成P型MOS晶體管之前、或者形 成P型MOS晶體管之后、或者形成P型MOS晶體管工藝過(guò)程中的源、漏注 入之后進(jìn)行，本發(fā)明的實(shí)施例在形成P型MOS晶體管的源、漏極之后進(jìn)行第 二N型離子注入，在此不應(yīng)過(guò)多限制本發(fā)明的保護(hù)范圍；所述第二N型離子 注入位置在P型MOS晶體管的源、漏延伸區(qū)進(jìn)行注入；所述進(jìn)行第二 N型 離子注入的劑量4艮據(jù)目標(biāo)閾值電壓確定，本發(fā)明中使用0.7E12至1.3E12cm-2 范圍，在此不應(yīng)過(guò)多限制本發(fā)明的保護(hù)范圍；所述第二N型離子注入的能量 范圍是100至160KeV。
本發(fā)明首先提供了一種P型MOS晶體管閾值電壓調(diào)整方法，包括提供半 導(dǎo)體襯底，在半導(dǎo)體襯底上形成P型MOS晶體管，所述形成P型MOS晶體 管步驟包括形成P型MOS晶體管的柵極結(jié)構(gòu)、進(jìn)行第一 N型離子注入形成 源、漏延伸區(qū)以及進(jìn)行P型離子注入形成P型MOS晶體管的源、漏極，還包
括在源、漏延伸區(qū)進(jìn)行第二N型離子注入步驟，所述第二N型離于注入劑量 才艮據(jù)P型MOS晶體管的閾值電壓確定，所述第二 N型離子注入的能量范圍 是100至160KeV。
參照?qǐng)D5A，提供半導(dǎo)體襯底51，在半導(dǎo)體襯底51上形成P型MOS晶 體管，所述形成P型MOS晶體管步驟包括形成P型M()S晶體管的柵極結(jié)構(gòu) 52、進(jìn)行第一 N型離子注入形成源、漏延伸區(qū)55以及進(jìn)行P型離子注入形成 P型MOS晶體管的源極53、漏極54。所述P型MOS晶體管的柵極結(jié)構(gòu)52 從下至上依次包括氧化層、多晶硅層、硅化物層和氮化硅層，所述氧化層作 為P型MOS晶體管的柵介質(zhì)層，多晶硅層作為P型M()S晶體管的柵極，硅 化物層是為了降低接觸電阻值，氮化硅層是為了防止P型MOS晶體管的柵極 受到氧化。
所述第一N型離子注入為注入第V主族元素的離子，比較優(yōu)化的離子為 砷離子，所述第一N型離子注入的能量范圍為100至160KeV，第一N型離 子注入的劑量范圍為1.5E13至2.5E13 cm-2。
參照?qǐng)D5B，向半導(dǎo)體襯底51中的源、漏延伸區(qū)55進(jìn)行第二N型離子注 入56形成第二 N型離子注入?yún)^(qū)57，所述第二N型離子注入56為注入第V 主族元素的離子，比較優(yōu)化的離子為砷離子，所述第二N型離子注入56的能 量范圍為100至160keV,第二 N型離子注入56的劑量范圍為0.7E12至 1.3E12cmf2。
作為本發(fā)明的一個(gè)實(shí)施方式，向半導(dǎo)體襯底51注入砷離子，注入砷離子 的能量為130keV,相對(duì)應(yīng)注入襯底的深度范圍為78nm。注入砷離子的劑量 為0.9E12cm-2。
本發(fā)明還提供了 一種P型MOS晶體管的形成方法，包括提供半導(dǎo)體襯底， 所述半導(dǎo)體襯底包括第I區(qū)域和與第I區(qū)域同心的第II區(qū)域，所述第II區(qū)域
包圍第I區(qū)域，所述第II區(qū)域占整個(gè)半導(dǎo)體襯底面積的15%至25%;在半導(dǎo) 體襯底上形成P型MOS晶體管，所述形成P型MOS晶體管步驟包括形成P 型MOS晶體管的柵極結(jié)構(gòu)、進(jìn)行第一N型離子注入形成源、漏延伸區(qū)以及進(jìn) 行P型離子注入形成P型MOS晶體管的源、漏極，還包括在第II區(qū)域的源、 漏延伸區(qū)進(jìn)行第二 N型離子注入步驟，所述第二 N型離子注入劑量根據(jù)P型 MOS晶體管的閾值電壓確定，所述第二 N型離子注入的能量范圍是100至 160KeV。
參照?qǐng)D6A，提供半導(dǎo)體襯底11，所述半導(dǎo)體襯底11包括第I區(qū)域和與 第I區(qū)域同心的第II區(qū)域，所述第II區(qū)域包圍第I區(qū)域，所述第II區(qū)域占整 個(gè)半導(dǎo)體襯底面積的15%至25%，第I區(qū)域可以為圓面如圖6A所示，或者為 多邊形面，如圖6B所示，所述第II區(qū)域包圍第I區(qū)域。圖6C給出半導(dǎo)體襯 底的剖面圖，第I區(qū)域和第II區(qū)域采用虛線隔開(kāi)。
向所述半導(dǎo)體襯底11內(nèi)進(jìn)行注入離子形成N阱(未示出)，N阱可以采 用多步注入形成，向所述半導(dǎo)體襯底11內(nèi)注入離子以調(diào)整柵極的閾值電壓(未 示出)，形成N阱和離子注入以調(diào)整柵極的閾值電壓為本領(lǐng)域技術(shù)人員公知技 術(shù)。
接著參照?qǐng)D6D所示，在半導(dǎo)體襯底11上形成氧化層12,所述氧化層12 為氧化硅，氧化層12的形成方法為本領(lǐng)域技術(shù)人員公知技術(shù)，作為本發(fā)明的 一個(gè)優(yōu)化實(shí)施方式，氧化層12采用熱氧化方法形成，所述氧化層12的厚度 范圍為5.3至5.7 nm,所述氧化層12作為P型MOS晶體管的柵介質(zhì)層。
參照?qǐng)D6E所示，在氧化層12上形成多晶硅層13,所述多晶硅層13作為 P型MOS晶體管的柵極，多晶硅層13的形成方法為本領(lǐng)域技術(shù)人員公知技 術(shù)，所述多晶硅層13的厚度范圍為75至85nm。
參照?qǐng)D6F所示，在多晶硅層13上形成硅化物層14，所述硅化物層14形成目的為降低接觸電阻值。比較優(yōu)化的硅化物層14為硅化鴒，所述硅化物
層14的厚度范圍為75至85nm。形成硅化物層14的技術(shù)為本領(lǐng)域技術(shù)人員 公知技術(shù)。
參照?qǐng)D6G所示，在硅化物層14上形成氮化硅層15，所述氮化硅層15 作為保護(hù)層，防止P型MOS晶體管的柵極受到氧化。氮化硅層15的形成方 法為本領(lǐng)域技術(shù)人員公知技術(shù)。
參照?qǐng)D6H所示，采用現(xiàn)有光刻技術(shù)，定義出柵極圖形，然后進(jìn)行柵極的 第一次蝕刻，以光刻膠為掩模，蝕刻氮化硅層15形成氮化硅層15a，蝕刻氮 化硅層15為本領(lǐng)域技術(shù)人員公知的現(xiàn)有技術(shù)，作為本發(fā)明的一個(gè)實(shí)施方式， 采用CF4、 CHF3等離子體蝕刻氮化硅層15,由于等離子體密度不均勻，尤其 在整個(gè)半導(dǎo)體襯底11的邊緣區(qū)域即第II區(qū)域，由于等離子體不均勻，容易造 成側(cè)向蝕刻，導(dǎo)致位于第II區(qū)域內(nèi)的柵極長(zhǎng)度變小，根據(jù)MOS晶體管的原理， 導(dǎo)致MOS晶體管的閾值電壓降低，然后去除光刻膠。
參照?qǐng)D6I所示，以氮化硅層15為掩模，繼續(xù)蝕刻硅化物層14、多晶硅 層13和氧化層12，形成硅化物層14a、多晶硅層13a和氧化層12a,蝕刻之 后，暴露出柵極之外的半導(dǎo)體襯底。
參照?qǐng)D6J所示，向半導(dǎo)體襯底11進(jìn)行第一N型離子注入16,第一N型 離子注入16的目的為防止P型MOS晶體管的源、漏之間的擊穿。所述N型 離子為第V主族元素，比較優(yōu)化的離子為砷離子，注入能量范圍為100至 160KeV，相對(duì)應(yīng)注入襯底的深度范圍為70至86nm。第一 N型離子注入16 的劑量范圍為1.5E13至2.5￡13(^-2,進(jìn)行第一N型離子注入16之后形成源、 漏延伸區(qū)17。
作為本發(fā)明的一個(gè)實(shí)施方式，向半導(dǎo)體村底11注入砷離子，注入砷離子 的能量為140KeV，相對(duì)應(yīng)注入襯底的深度范圍為80nm。注入砷離子的劑量為1.0E12cm.2。
參照?qǐng)D6K，進(jìn)行源、漏注入，工藝為向半導(dǎo)體襯底11內(nèi)注入P型離子 18，注入P型離子18的目的為形成P型MOS晶體管的源、漏極19,注入P 型離子18位置在N型MOS晶體管的柵極兩側(cè)位置，所述P型離子18為第 III主族元素，比較優(yōu)化的實(shí)施方式為注入B離子，注入能量范圍為15至 25KeV，注入P型離子18的劑量范圍為2.5E15至3.5E15cm—2。
進(jìn)行源、漏注入之后，對(duì)半導(dǎo)體襯底進(jìn)行快速熱氧化退火，以修補(bǔ)P型 離子注入所造成的晶格的破壞，并激活離子，形成源、漏極19。
參照?qǐng)D6L，采用光刻膠21保護(hù)住半導(dǎo)體襯底11上的第I區(qū)域，向半導(dǎo) 體襯底11的第II區(qū)域的源、漏延伸區(qū)17進(jìn)行第二N型離子注入20形成第二 N型離子注入?yún)^(qū)21,所述第二N型離子注入20為注入第V主族元素離子， 比較優(yōu)化的實(shí)施方式為注入砷離子，注入能量范圍為IOO至160KeV，第二N 型離子注入20的劑量范圍為0.7E12至L3E12cm-2。
作為本發(fā)明的一個(gè)實(shí)施方式，向半導(dǎo)體襯底11的第II區(qū)域注入砷離子， 注入砷離子的能量為150KeV,相對(duì)應(yīng)注入襯底的深度范圍為82nm,注入砷 離子的劑量范圍為1.2E12cm—2。
參照?qǐng)D6M,去除半導(dǎo)體襯底11的第I區(qū)域內(nèi)的光刻膠21，從而完成半 導(dǎo)體襯底11上的P型MOS晶體管的制作。
結(jié)合圖6A至6M,以及上述的工藝描述，本發(fā)明給出一個(gè)在半導(dǎo)體襯底 上形成P型MOS晶體管的具體實(shí)施例，如下
提供半導(dǎo)體襯底11,所述半導(dǎo)體襯底11包括第I區(qū)域和與第I區(qū)域同心 的第II區(qū)域，所述第II區(qū)域包圍第I區(qū)域，所述第II區(qū)域占整個(gè)半導(dǎo)體襯底 面積的15%至25%。
向所述半導(dǎo)體襯底11內(nèi)注入離子形成的N阱(未示出)，N阱可以采用多步注入形成，向所述半導(dǎo)體襯底11注入離子以調(diào)整柵極的閾值電壓(未示 出)。
接著在半導(dǎo)體襯底11上形成氧化層12，氧化層12采用熱氧化方法形成， 所述氧化層12的厚度范圍為5.5nm,所述氧化層12作為P型MOS晶體管的 柵介質(zhì)層。
然后在氧化層12上形成多晶硅層13,所述多晶硅層13作為P型MOS 晶體管的柵極，多晶硅層13的厚度范圍為80nm。
在多晶硅層13上形成硅化鴒層，所述硅化物層14的厚度范圍為80nm。
在硅化物層14上形成氮化硅層15，所述氮化硅層15作為保護(hù)層，防止 P型MOS晶體管的柵極受到氧化。
采用現(xiàn)有光刻技術(shù)，定義出柵極圖形，以光刻膠為掩模，蝕刻氮化硅層 15形成氮4匕石圭層15a，去除光刻月交。
以氮化硅層15a為掩模，繼續(xù)蝕刻硅化物層14、多晶硅層13和氧化層 12，形成硅化物層14a、多晶硅層13a和氧化層12a，蝕刻之后，暴露出柵極 結(jié)構(gòu)之外的半導(dǎo)體襯底。
然后，進(jìn)行第一N型離子注入，向半導(dǎo)體襯底11中注入砷離子，注入能 量范圍為120KeV,相對(duì)應(yīng)注入襯底的深度范圍為74nm。注入砷離子的劑量 為1.0E12cm-2，進(jìn)行第一N型離子注入之后形成源、漏延伸區(qū)17。
接著進(jìn)行源、漏注入，向半導(dǎo)體襯底11內(nèi)注入B離子，注入能量為20KeV, 注入B離子的劑量為3愿5cm-2。
進(jìn)行源、漏注入之后，對(duì)半導(dǎo)體襯底進(jìn)行快速熱氧化退火，以在半導(dǎo)體 襯底11中形成源、漏極19。
然后，進(jìn)行第二 N型離子注入，采用光刻膠21保護(hù)住半導(dǎo)體村底11上
的第I區(qū)域，向半導(dǎo)體襯底11的第II區(qū)域的源、漏延伸區(qū)17注入砷離子， 注入能量為140KeV，注入砷離子的劑量為l.lE12cm-2。
最后去除半導(dǎo)體襯底11上第I區(qū)域內(nèi)的光刻膠21，從而完成半導(dǎo)體襯底 11上的P型MOS晶體管的制作。
基于上述工藝實(shí)施以后，得到的P型MOS晶體管的最終結(jié)構(gòu)如圖5M所 示，包括半導(dǎo)體襯底11,所述半導(dǎo)體襯底11包括第I區(qū)域和第II區(qū)域，所 述第II區(qū)域包圍第I區(qū)域，所述第II區(qū)域占整個(gè)半導(dǎo)體襯底面積的15%至25%; 在半導(dǎo)體襯底上形成有p型MOS晶體管，所述P型MOS晶體管包括P型 MOS晶體管的柵極結(jié)構(gòu)、第一N型離子注入形成的源、漏延伸區(qū)17以及P 型離子注入形成的P型MOS晶體管的源、漏極19,還包括在第II區(qū)域的源、 漏延伸區(qū)17的第二N型離子注入?yún)^(qū)21，所述第二N型離子注入劑量根據(jù)P 型MOS晶體管的閾值電壓確定，所述第二 N型離子注入的能量范圍是100 至160KeV。
采用安捷倫(Agilient)公司的4072型的先進(jìn)參數(shù)測(cè)試儀設(shè)備測(cè)試上述工 藝形成的P型MOS晶體管的閾值電壓，結(jié)果如圖7A所示，同時(shí)把現(xiàn)有技術(shù) 的結(jié)果也畫(huà)在圖7B中。如圖7A所示，圖中71結(jié)果表示位于半導(dǎo)體襯底中心 即第I區(qū)域的P型MOS晶體管的閾值電壓結(jié)果，圖中72表示位于半導(dǎo)體襯 底第II區(qū)域的P型MOS晶體管的閾值電壓結(jié)果，73表示位于半導(dǎo)體襯底第 II區(qū)域的距離半導(dǎo)體襯底中心更為遠(yuǎn)的P型MOS晶體管的閾值電壓結(jié)果?？?以看出，在半導(dǎo)體襯底中第II區(qū)域增加一道第二N型離子注入工藝之后，本 發(fā)明的位于半導(dǎo)體襯底第II區(qū)域的P型MOS晶體管的閾值電壓平均值相對(duì)于 第I區(qū)域平均值的結(jié)果變化不大，如圖7B所示，圖中74結(jié)果表示位于半導(dǎo) 體襯底中心即第I區(qū)域的P型MOS晶體管的閾值電壓結(jié)果，圖中75表示位 于半導(dǎo)體襯底第II區(qū)域的P型MOS晶體管的閾值電壓結(jié)果，76表示位于半 導(dǎo)體襯底第II區(qū)域的距離半導(dǎo)體襯底中心更為遠(yuǎn)的P型MOS晶體管的閾值電壓結(jié)果，可以看出，位于第II區(qū)域的P型MOS晶體管的閾值電壓平均值和位 于第I區(qū)域的P型MOS晶體管的閾值電壓平均值相差近50mV,表明采用本 發(fā)明的技術(shù)改善了由于蝕刻工藝中造成的柵長(zhǎng)不均勻而導(dǎo)致的閾值電壓不一 致問(wèn)題。
同時(shí)，采用安捷倫(Agilient)公司的4072型的先進(jìn)參數(shù)測(cè)試儀設(shè)備測(cè)試 了上述工藝形成的P型MOS晶體管的閾值電壓的分布圖，結(jié)果如圖8所示， 從圖中可以看出，與現(xiàn)有技術(shù)的圖3相比，P型MOS晶體管的平均良率提高 了約30至40%。
雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改， 因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種P型MOS晶體管的閾值電壓調(diào)節(jié)方法，包括提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成P型MOS晶體管，所述形成P型MOS晶體管步驟包括形成P型MOS晶體管的柵極結(jié)構(gòu)、進(jìn)行第一N型離子注入形成源、漏延伸區(qū)以及進(jìn)行P型離子注入形成P型MOS晶體管的源、漏極，其特征在于，還包括在源、漏延伸區(qū)進(jìn)行第二N型離子注入步驟，所述第二N型離子注入劑量根據(jù)P型MOS晶體管的閾值電壓確定，所述第二N型離子注入的能量范圍是100至160KeV。
2. 根據(jù)權(quán)利要求1所述的P型MOS晶體管的閾值電壓調(diào)節(jié)方法，其特征在 于所述第一N型離子及第二N型離子均為As離子。
3. 根據(jù)權(quán)利要求2所述的調(diào)節(jié)P型MOS晶體管的閾值電壓的方法，其特征 在于第二N型離子注入的劑量范圍為0.7E12至1.3E12cm-2。
4. 根據(jù)權(quán)利要求2所述的調(diào)節(jié)P型MOS晶體管的閾值電壓的方法，其特征 在于第一N型離子注入的能量范圍為100至160KeV，第一N型離子注 入的劑量范圍為1.5E13至2.5E13cirf2。
5. —種P型MOS晶體管的形成方法，包括提供半導(dǎo)體襯底，所迷半導(dǎo)體襯 底包括第I區(qū)域和與第I區(qū)域同心的第II區(qū)域，所述第II區(qū)域包圍第I區(qū) 域，所述第II區(qū)域占整個(gè)半導(dǎo)體襯底面積的15%至25%;在半導(dǎo)體襯底上 形成P型MOS晶體管，所述形成P型MOS晶體管步驟包括形成P型MOS 晶體管的柵極結(jié)構(gòu)、進(jìn)行第一N型離子注入形成源、漏延伸區(qū)以及進(jìn)行P 型離子注入形成P型MOS晶體管的源、漏極。其特征在于，還包括在第 II區(qū)域的源、漏延伸區(qū)進(jìn)行第二N型離子注入步驟，所述第二N型離子注 入劑量根據(jù)P型MOS晶體管的閾值電壓確定，所述第二N型離子注入的 能量范圍是100至160KeV。
6. 根據(jù)權(quán)利要求5所述P型MOS晶體管的形成方法，其特征在于所述第 一N型離子及第二N型離子均為As離子。
7. 根據(jù)權(quán)利要求6所述的P型MOS晶體管的形成方法，其特征在于第二N 型離子注入的劑量范圍為0.7E12至1.3E12cm—2。
8. 根據(jù)權(quán)利要求6所述的P型MOS晶體管的形成方法，其特征在于第一N 型離子注入的能量范圍為100至160KeV，第一N型離子注入的劑量范圍 為1.5E13至2.5E13cm-2。
9. 一種P型MOS晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第I區(qū)域和 與第I區(qū)域同心的第II區(qū)域，所述第II區(qū)域包圍第I區(qū)域，所述第II區(qū)域 占整個(gè)半導(dǎo)體襯底面積的15%至25%;在半導(dǎo)體襯底上形成有P型MOS 晶體管，所述P型MOS晶體管包括P型MOS晶體管的4冊(cè)^l結(jié)構(gòu)、第一N 型離子注入形成的源、漏延伸區(qū)以及P型離子注入形成的P型MOS晶體 管的源、漏極，其特征在于，還包括在第II區(qū)域的源、漏延伸區(qū)的第二N 型離子注入?yún)^(qū)，所述第二N型離子區(qū)的注入劑量根據(jù)P型MOS晶體管的 閾值電壓確定，所述第二N型離子注入的能量范圍是100至160KeV。
10. 根據(jù)權(quán)利要求9所述的P型MOS晶體管，其特征在于所述第一 N型離 子注入?yún)^(qū)及第二N型離子注入?yún)^(qū)注入的離子均為As離子。
11. 根據(jù)權(quán)利要求10所述P型MOS晶體管，其特征在于所述第二N型離子 注入的劑量范圍為0.7E12至1.3E12cm'2
12. 根據(jù)權(quán)利要求IO所述的P型MOS晶體管，其特征在于第一N型離子注 入?yún)^(qū)注入的能量范圍為100至160keV,第一 N型離子注入的劑量范圍為 1.5E13至2.5E13cm-2。
全文摘要
一種P型MOS晶體管的閾值電壓調(diào)節(jié)方法，包括提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成P型MOS晶體管，還包括在P型MOS晶體管的源、漏延伸區(qū)進(jìn)行第二N型離子注入步驟。本發(fā)明還提供了一種P型MOS晶體管及其形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第I區(qū)域和與第I區(qū)域同心的第Ⅱ區(qū)域，所述第Ⅱ區(qū)域占整個(gè)半導(dǎo)體襯底面積的15％至25％；在半導(dǎo)體襯底上形成P型MOS晶體管，還包括在半導(dǎo)體襯底上的第Ⅱ區(qū)域的源、漏延伸區(qū)進(jìn)行第二N型離子注入步驟。本發(fā)明通過(guò)在半導(dǎo)體襯底上第Ⅱ區(qū)域進(jìn)行第二N型離子注入，增大了半導(dǎo)體襯底第Ⅱ區(qū)域表面的摻雜濃度，從而達(dá)到抑制半導(dǎo)體襯底第Ⅱ區(qū)域的P型MOS晶體管的閾值電壓的降低。
文檔編號(hào)H01L21/336GK101197283SQ200610119060
公開(kāi)日2008年6月11日 申請(qǐng)日期2006年12月4日 優(yōu)先權(quán)日2006年12月4日
發(fā)明者仇圣棻, 鵬 孫, 莊曉輝 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司