專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種互補(bǔ)僉屬氧化物半導(dǎo)體器件(CMOS)及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件制造技術(shù)飛速發(fā)展，集成電路中器件的密集程度越來(lái)越 高，器件的臨界尺寸已經(jīng)達(dá)到了深亞微米階段。在這種情況下，對(duì)于元器件 之間的空間填充工藝提出了新的挑戰(zhàn)。圖l為說(shuō)明現(xiàn)有半導(dǎo)體器件及其形成過(guò) 程的示意圖。如圖1所示，在形成互連層的工藝線后段(back end ofline，BEOL) 開(kāi)始時(shí)，通常需要在工藝線前段(front end of line, FEOL )形成的MOS晶體 管與互連層中的最下層18之間淀積介質(zhì)層20,該介質(zhì)層20稱為金屬前介電層(pre-metal dielectric, PMD)。在介質(zhì)層20層中通過(guò)刻燭通孔并填充有金屬 材料形成連接孔16。 MOS晶體管的柵極14通過(guò)連接孔16連接至互連層18中的 金屬連接線19(源極、漏極也相應(yīng)連接)，連接線19再通過(guò)雙鑲嵌(dual-damascene)結(jié)構(gòu)連4矣至上層互連層。
申請(qǐng)?zhí)枮?00510077686.5的中國(guó)專利申請(qǐng)中介紹了 一種PMD層的形成方 法。形成PMD層之前，在工藝線前段形成CMOS晶體管，首先提供半導(dǎo)體襯 底10,在襯底10中形成n阱和p阱用于形成NMOS和PMOS。然后在襯底10表面 淀積柵極氧化層，再于柵極氧化層表面淀積多晶硅層，圖案化所述多晶硅層 并刻蝕多晶硅形成NMOS晶體管的柵極12和PMOS晶體管的柵極14。然后在柵 極12和14的兩側(cè)進(jìn)行低劑量離子注入的輕摻雜形成淺結(jié)。接下來(lái)在襯底10和 柵極表面淀積氧化硅和氮化硅，并利用干法刻蝕形成側(cè)壁隔離物(offset spacer) 15，隨后在柵極12和14的兩側(cè)進(jìn)行高劑量離子注入的重?fù)诫s，形成源 區(qū)17和漏區(qū)11。接著淀積自對(duì)準(zhǔn)阻擋層并刻蝕柵極12和14、源區(qū)17和漏區(qū)11 表面的自對(duì)準(zhǔn)阻擋層，淀積金屬鎳或鈷，經(jīng)退火后在柵極12和14、源區(qū)17和 漏區(qū)11表面形成金屬硅化物13,然后淀積接觸孔刻蝕停止層21。在接下來(lái)的 工藝步驟中，利用等離子增強(qiáng)化學(xué)氣相淀積(HDP-CVD)或亞常壓化學(xué)氣相 淀積(SACVD)工藝淀積PMD層20,并利用化學(xué)機(jī)械研磨(CMP)工藝對(duì)PMD 層20平坦化。由于PMD層20需要無(wú)空隙地填充在柵極14和12之間的空間，PMD層20的淀積效果影響到后續(xù)接觸孔16的形成質(zhì)量。當(dāng)制造工藝進(jìn)入90nm以下 工藝節(jié)點(diǎn)之后，柵極12和14之間的空間距離非常狹小，類似高深寬比溝槽， 在這種情況下對(duì)于柵極12和14之間的空間填充就變得愈加困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供了 一種半導(dǎo)體器件及其制造方法，能夠提高PMD 層在柵極之間的空間填充質(zhì)量。
為達(dá)到上述目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括 在半導(dǎo)體襯底上形成具有側(cè)壁隔離物的柵極，所述側(cè)壁隔離物包括氧化
硅層和氮化硅層；
在所述半導(dǎo)體襯底中形成源區(qū)和漏區(qū)，并在所述柵極、源區(qū)和漏區(qū)表面 形成金屬硅化物；
移除所述側(cè)壁隔離物中的氮化硅層；
在包括所述柵極、源區(qū)和漏區(qū)的襯底表面形成刻蝕停止層；
在所述刻蝕停止層表面淀積介質(zhì)層。
采用濕法腐蝕移除所述側(cè)壁隔離物的氮化硅層。
所述濕法腐蝕的腐蝕液為磷酸，腐蝕時(shí)間為20-600秒，所述腐蝕液的溫 度為120。C 20(TC。
所述刻蝕停止層的材料為氮化硅、氮氧化硅或含碳的氮化硅。
所述刻蝕停止層的厚度為200A 800A。
所述刻蝕停止層的淀積工藝為等離子增強(qiáng)化學(xué)氣相淀積。
相應(yīng)地，本發(fā)明提供了一種半導(dǎo)體器件，包括
在半導(dǎo)體村底上形成的柵極，所述柵極側(cè)壁具有氧化珪層；
在所述半導(dǎo)體襯底中形成的源區(qū)和漏區(qū)，所述柵極、源區(qū)和漏區(qū)的表面 具有金屬硅化物；以及
在所述柵極、源區(qū)和漏區(qū)表面形成的刻蝕停止層；
在所述刻蝕停止層表面形成的介質(zhì)層。
所述刻蝕停止層的材料為氮化硅、氮氧化硅或含碳的氮化硅。
所述刻蝕停止層的厚度為200 800A。
所述金屬硅化物為鎳或鈷的硅化物。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)
本發(fā)明的半導(dǎo)體器件制造方法在工藝線前段形成金屬硅化物之后，利用 濕法清洗工藝選擇性地去除了柵極兩側(cè)的側(cè)壁隔離物中的氮化硅層。去除側(cè)
壁隔離物中的氮化硅層增加了 CMOS器件柵極之間的空間距離。在工藝線后 段淀積PMD層時(shí)，由于柵極之間空間距離的增加，降低了填充的難度，提高 了 PMD層對(duì)柵極之間的空間的填充效果和覆蓋能力，放寬了淀積PMD層的 工藝窗口。此外，去除側(cè)壁隔離物之后，本發(fā)明的方法在器件表面淀積氮化 硅作為接觸孔刻蝕停止層，該刻蝕停止層覆蓋CMOS器件的NMOS和PMOS 晶體管表面，其一方面起到刻蝕接觸孔時(shí)的刻蝕停止層作用，另一方面起到 了應(yīng)力膜的作用，其覆蓋NMOS和PMOS晶體管表面可以調(diào)整NMOS和 PMOS晶體管沿溝道方向的應(yīng)力，從而提高器件性能。


通過(guò)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及 其它目的、特征和優(yōu)勢(shì)將更加清晰。并未刻意按比例繪制附圖，重點(diǎn)在于示 出本發(fā)明的主旨。在附圖中，為清楚明了，放大了層和區(qū)域的厚度。
圖1為說(shuō)明現(xiàn)有半導(dǎo)體器件及其形成過(guò)程的示意圖2至圖9為說(shuō)明根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件制造方法的剖面示意
圖10為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的剖面示意圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖
對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)
明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不 違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施 的限制。
圖，所述示意圖只是實(shí)例，其在此不應(yīng)過(guò)度限制本發(fā)明保護(hù)的范圍。如圖2 所示，本發(fā)明的半導(dǎo)體器件制造方法首先提供一半導(dǎo)體襯底100，襯底100可 以是單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe),也可以是絕緣體上硅(SOI), 或者還可以包括其它的材料，例如銻化銦、碲化鉛、砷化銦、磷化銦、砷化
4家或銻化4家。雖然在此描述了可以形成^]"底100的材津十的幾個(gè)示例，但是可 以作為半導(dǎo)體襯底的任何材料均落入本發(fā)明的精神和范圍。在襯底100中通 過(guò)摻雜工藝?yán)珉x子注入工藝形成n阱和p阱(圖中未示出)。
然后，在襯底100表面形成柵極氧化層110，柵極氧化層110可以是氧化 硅(Si02 )或氮氧化硅(SiNO)。在65nm以下工藝節(jié)點(diǎn)，柵極氧化層110的材 料優(yōu)選為高介電常數(shù)材料，例如氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、 氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、 氧化鋁等。特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。雖然在此描述了可以用 來(lái)形成柵極氧化層110的材料的少數(shù)示例，但是該層可以由減小柵極漏電流 的其它材料形成。柵極氧化層110的生長(zhǎng)方法可以是任何常規(guī)真空鍍膜技術(shù)， 比如原子層沉積(ALD)、物理氣相淀積(PVD)、化學(xué)氣相淀積(CVD)、等離子 體增強(qiáng)型化學(xué)氣相淀積(PECVD)工藝，優(yōu)選為原子層沉積工藝。在這樣的 工藝中，襯底100和柵極氧化層110之間會(huì)形成光滑的原子界面，可以形成 理想厚度的柵極介質(zhì)層。
接著，在柵極氧化層表面淀積多晶硅層，可以利用PECVD或高密度等離 子化學(xué)氣相淀積(HDP-CVD)工藝在襯底表面淀積多晶硅層。在沉積的多晶 硅層表面還需形成一硬掩膜層，例如氮化硅，通常采用PECVD工藝淀積形成 上述氮化硅。然后涂布光刻膠并圖案化光刻膠以定義柵極的位置，隨后利用 光刻膠和氮化硅作為掩膜，采用等離子刻蝕方法刻蝕多晶硅層形成NMOS晶 體管的柵極120和PMOS晶體管的柵極130。然后去除剩余的光刻膠和硬掩 膜氮化硅，光刻膠的去除采用灰化工藝，硬掩膜氮化硅采用磷酸濕法去除。
接下來(lái)如圖3所示，為了修復(fù)刻蝕和去除氮化硅時(shí)對(duì)柵極120和130的 側(cè)壁造成的損傷，還需在柵極表面和兩側(cè)生長(zhǎng)一層氧化層140?？梢岳脽嵫?化或ISSG (原位蒸氣產(chǎn)生)形成上述氧化層140。然后對(duì)襯底進(jìn)行低劑量的 雜質(zhì)離子注入形成源區(qū)和漏區(qū)的淺結(jié)。對(duì)于NMOS晶體管采用的n型雜質(zhì)為 磷(P)、砷(As);對(duì)于PMOS晶體管，采用的p型雜質(zhì)為硼(B)。摻雜雜 質(zhì)的原子被離化、分離、加速(獲得動(dòng)能)，形成離子束流，掃過(guò)多晶硅層表 面，雜質(zhì)離子對(duì)多晶硅層表面進(jìn)行物理轟擊，進(jìn)入表面并在表面以下停下。 離子注入使用摻雜雜質(zhì)的氣態(tài)源，大多數(shù)氣態(tài)源采用氟化物，例如PF" AsF5、 BF3。
然后，如圖4所示，在柵極120和130表面以及襯底100表面淀積氧化 層150,氧化層150可以是氧化硅(Si02)，在反應(yīng)室中通入硅烷(SiH4)和 氧氣02，利用常身見(jiàn)CVD工藝淀積形成，該層的厚度在200A 500A之間。隨 后采用等離子增強(qiáng)化學(xué)氣相淀積工藝(PECVD)在氧化層150表面沉積氮化 硅層160,如圖5所示。
采用干法刻蝕，例如反應(yīng)離子刻蝕(RIE)工藝刻蝕氮化硅層160和氧化 層150，形成具有ON結(jié)構(gòu)的側(cè)壁隔離物，ON結(jié)構(gòu)包括氧化硅150，和氮化硅 170，如圖6所示。在本實(shí)施例中，反應(yīng)室內(nèi)通入刻蝕劑氣體流量50-400sccm, 襯底溫度控制在20。C和90。C之間，腔體壓力為4-80mTorr，等離子源射頻輸 出功率1500W-2000W。刻蝕劑采用混合氣體，混合氣體包括SF6、 CHF3、 CF4、 氯氣Cl2、氧氣02、氮?dú)釴2、氦氣He和氧氣02，以及其它惰性氣體，例如 氫氣Ar、氖氣Ne等等。接下來(lái)，利用高劑量離子注入進(jìn)行重?fù)诫s，形成源 區(qū)和漏區(qū)。然后在襯底IOO、柵極120和130、側(cè)壁隔離物表面形成自對(duì)準(zhǔn)阻 擋層。自對(duì)準(zhǔn)阻擋層的材料優(yōu)選為富硅氧化物，采用化學(xué)氣相淀積或熱氧化 法形成，厚度為50~100A。隨后，在自對(duì)準(zhǔn)阻擋層表面涂布光刻膠并通過(guò)顯 影、定影等光刻工藝構(gòu)圖所述自對(duì)準(zhǔn)阻擋層，借此界定義金屬硅化物形成的 位置。接著，利用圖案化的光刻膠為掩膜刻蝕所述自對(duì)準(zhǔn)阻擋層，在自對(duì)準(zhǔn) 阻擋層中對(duì)應(yīng)柵極、源區(qū)和漏區(qū)的位置處形成開(kāi)口。接著，在自對(duì)準(zhǔn)阻擋層 表面利用物理濺射的方法沉積金屬鎳或鈷。由于自對(duì)準(zhǔn)阻擋層起到掩膜的作 用，因此所述金屬只會(huì)與柵極、源區(qū)和漏區(qū)表面的硅相接觸。隨后進(jìn)行熱退 火，優(yōu)選快速熱退火工藝，以使與柵極、源區(qū)和漏區(qū)接觸的金屬與下方的硅 發(fā)生硅化反應(yīng)，形成鎳或鈷的硅化物180。典型退火溫度在500 55(TC之間。 接下來(lái)采用濕法清洗去除未發(fā)生硅化反應(yīng)的剩余金屬和自對(duì)準(zhǔn)阻擋層。
在接下來(lái)的工藝步驟中，如圖7所示，本發(fā)明的方法將先前形成的側(cè)壁 隔離物中的氮化硅層170移除。氮化硅層170采用濕法腐蝕的方法去除，使 用的腐蝕液為磷酸(H3P04)，腐蝕的時(shí)間控制在20 600秒之間，腐蝕液的溫 度為120。C 20(TC。然后，如圖8所示，利用CVD工藝，優(yōu)選為PECVD， 在包括柵極120和130、源區(qū)和漏區(qū)的襯底IOO表面淀積刻蝕停止層190，刻 蝕停止層190為氮化硅(Si3N4 )、氮氧化硅(SiON )或含碳的氮化硅(nitride doped carbon, NDC)，例如氮碳氧化硅(SiOCN)，厚度為200A-800A。上述刻蝕停止層190 —方面作為后續(xù)刻蝕連^妾孔的蝕刻停止層，另一方面起到了應(yīng)
力膜的作用，其覆蓋NMOS和PMOS晶體管表面，能夠調(diào)整NMOS晶體管 的柵極120和PMOS晶體管的柵極130下方沿溝道方向的應(yīng)力，從而提高器 件性能。
然后，在上述刻蝕停止層190表面原位淀積介質(zhì)層200,如圖9所示。介 質(zhì)層200是由化學(xué)氣相淀積法沉積的低介電常數(shù)的無(wú)機(jī)硅基質(zhì)層(Inorganic silicon based layer),例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，優(yōu)選為應(yīng)用材
在本發(fā)明的優(yōu)選實(shí)施例中，形成金屬前低k電介質(zhì)層200的方法使用包括含 碳有機(jī)金屬或有機(jī)硅化合物、臭氧和摻雜劑源的加熱準(zhǔn)常壓化學(xué)氣相淀積 (SACVD)工藝高密度等離子化學(xué)氣相淀積(HDP-CVD)工藝。含碳的有機(jī) 金屬或有機(jī)硅化合物可以包括環(huán)硅氧烷例如四曱基環(huán)四硅氧烷(TMCTS)或八 曱基環(huán)四硅氧烷(OMCTS)或其它環(huán)狀硅氧烷，優(yōu)選為OMCTS。在CVD反應(yīng) 室中，將晶片放在反應(yīng)室內(nèi)部的、其中包括有加熱元件的平臺(tái)上，由用于控 制反應(yīng)室內(nèi)溫度的熱感受器來(lái)控制平臺(tái)。向反應(yīng)室中通入反應(yīng)氣體流，包括 OMCTS、氧氣的混合物和氦氣。形成低介電常數(shù)電介質(zhì)層200反應(yīng)條件為 八曱基環(huán)四硅氧烷OMCTS的流量為1500 3500mgm;氧氣02的流量為 50 500sccm;氦氣He為0 2000sccm;射頻功率為30(K1000W;反應(yīng)室壓力 為2 10Torr。形成的電介質(zhì)層200的介電常數(shù)約小于3.0。隨后，利用CMP 工藝對(duì)上述電介質(zhì)層200進(jìn)行平坦化處理。
圖10為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的剖面示意圖。如圖IO所示， 包括半導(dǎo)體襯底100,在襯底IOO表面形成的柵極氧化層110，在柵極氧化層 IIO表面形成的柵極120和130,柵極120和130側(cè)壁分別具有氧化硅層150，。 在所述半導(dǎo)體襯底100中形成的源區(qū)和漏區(qū)，在柵極、源區(qū)和漏區(qū)的表面形 成的金屬硅化物180;以及在襯底100、柵極120和130、源區(qū)和漏區(qū)表面形 成的刻蝕停止層190;在刻蝕停止層190表面形成的介質(zhì)層200。其中刻蝕停 止層190的材料為氮化硅、氮氧化硅或含碳的氮化硅，厚度為200A 800A。 所述金屬硅化物為鎳或鈷的硅化物。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上 的限制。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。
任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利 用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修 飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的 內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化 及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成具有側(cè)壁隔離物的柵極，所述側(cè)壁隔離物包括氧化硅層和氮化硅層；在所述半導(dǎo)體襯底中形成源區(qū)和漏區(qū)，并在所述柵極、源區(qū)和漏區(qū)表面形成金屬硅化物；移除所述側(cè)壁隔離物中的氮化硅層；在包括所述柵極、源區(qū)和漏區(qū)的襯底表面形成刻蝕停止層；在所述刻蝕停止層表面淀積介質(zhì)層。
2、 如權(quán)利要求l所述的方法，其特征在于采用濕法腐蝕移除所述側(cè)壁 隔離物的氮化硅層。
3、 如權(quán)利要求2所述的方法，其特征在于所述濕法腐蝕的腐蝕液為磷 酸，腐蝕時(shí)間為20秒 600秒，所述腐蝕液的溫度為120。C 20(TC。
4、 如權(quán)利要求l所述的方法，其特征在于所述刻蝕停止層的材料為氮 化硅、氮氧化硅或含碳的氮化硅。
5、 如權(quán)利要求4所述的方法，其特征在于所述刻蝕停止層的厚度為 200A 800A。
6、 如權(quán)利要求5所述的方法，其特征在于所述刻蝕停止層的淀積工藝 為等離子增強(qiáng)化學(xué)氣相淀積。
7、 一種半導(dǎo)體器件，包括在半導(dǎo)體襯底上形成的柵極，所述柵極側(cè)壁具有氧化硅層； 在所述半導(dǎo)體村底中形成的源區(qū)和漏區(qū)，所述柵極、源區(qū)和漏區(qū)的表面 具有金屬硅化物；以及在所述柵極、源區(qū)和漏區(qū)表面形成的刻蝕停止層； 在所述刻蝕停止層表面形成的介質(zhì)層。
8、 如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述刻蝕停止層的材 料為氮化硅、氮氧化硅或含碳的氮化硅。
9、 如權(quán)利要求8所述的半導(dǎo)體器件，其特征在于所述刻蝕停止層的厚 度為200A 800A。
10、 如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述金屬硅化物為 鎳或鈷的硅化物。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成具有側(cè)壁隔離物的柵極，所述側(cè)壁隔離物包括氧化硅層和氮化硅層；在所述半導(dǎo)體襯底中形成源區(qū)和漏區(qū)，并在所述柵極、源區(qū)和漏區(qū)表面形成金屬硅化物；移除所述側(cè)壁隔離物中的氮化硅層；在包括所述柵極、源區(qū)和漏區(qū)的襯底表面形成刻蝕停止層；在所述刻蝕停止層表面淀積介質(zhì)層。本發(fā)明能夠提高PMD層在柵極之間的空間的填充質(zhì)量。
文檔編號(hào)H01L21/70GK101197323SQ20061011905
公開(kāi)日2008年6月11日 申請(qǐng)日期2006年12月4日 優(yōu)先權(quán)日2006年12月4日
發(fā)明者寧先捷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司