專利名稱：單次可程序存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性存儲器及其制造方法，特別是涉及一種單次可 程序存儲器及其制造方法。
背景技術(shù)：
非揮發(fā)性存儲器可以依照數(shù)據(jù)存入的方式而細(xì)分為掩模式只讀存儲器(Mask ROM)、可4未除且可程序只讀存儲器(Erasable Programmable ROM; EPROM)、可電抹除且可程序只讀存儲器(Electrically Erasable Programmable ROM; E2PROM)、單次可程序只讀存儲器(One Time Programmable ROM; OTPROM)等。美國專利US 6678190揭示了一種單次可程序化只讀存儲器，以設(shè)置在 n-井上的兩串接的p-型晶體管分別作為選擇柵極與浮置柵極。由于無須配置 控制柵極，因此具有能夠與CMOS工藝整合的優(yōu)點。然而，隨著集成電路產(chǎn)業(yè)的發(fā)展，本領(lǐng)域都以制作出速度更快、尺寸更 小的產(chǎn)品為目標(biāo)，因此半導(dǎo)體元件的集成度(Integration)勢必會持續(xù)不斷地增 加。但是，線寬縮小的結(jié)果，往往會導(dǎo)致短溝道效應(yīng)的發(fā)生。短溝道效應(yīng)除 了會造成元件啟始電壓(Vt)下降以與柵極電壓(Vg)對晶體管的控制發(fā)生問題 之外，熱電子效應(yīng)的現(xiàn)象也將隨著溝道尺寸的縮短而產(chǎn)生，影響MOS晶體 管的操作。這些問題，都會造成存儲器產(chǎn)生數(shù)據(jù)誤判的情形，而降低了存儲 器的可靠度。由此可知，如何形成一種具有高集成度且可靠度高的存儲器， 已經(jīng)成為亟待解決的問題。發(fā)明內(nèi)容因此，本發(fā)明的目的就是提供一種單次可程序存儲器，可以縮小元件尺 寸，提高元件的集成度，同時還能夠提高存儲器的可靠度。本發(fā)明的另一目的是提供一種單次可程序存儲器的制造方法，可以制作 出高集成度的單次可程序存儲器。
本發(fā)明提出一種單次可程序存儲器，包括第一存儲單元，此第一存儲單 元位于基底上，且基底中設(shè)置有溝槽，第一存儲單元包括浮置柵極、選擇柵 極、第一摻雜區(qū)、第二摻雜區(qū)與第三摻雜區(qū)。其中，浮置柵極設(shè)置在溝槽側(cè)壁；選擇柵極設(shè)置在溝槽外側(cè)的基底上；第一摻雜區(qū)設(shè)置在溝槽底部的基底 中；第二摻雜區(qū)與第三摻雜區(qū)則設(shè)置在選擇柵極兩側(cè)的基底中，且第二摻雜 區(qū)位于浮置柵極與選擇柵極之間。上述的單次可程序存儲器中，還包括第二存儲單元，與第一存儲單元相 鄰，相鄰二存儲單元以鏡向?qū)ΨQ的方式配置。上述的單次可程序存儲器中，相鄰二存儲單元共享溝槽底部的第一摻雜區(qū)。上述的單次可程序存儲器中，第一摻雜區(qū)、第二摻雜區(qū)與第三摻雜區(qū)為 p-型摻雜區(qū)。上述的單次可程序存儲器中，還包括一層浮置柵極介電層，設(shè)置在浮置 柵極與溝槽側(cè)壁之間。另外，還可以在選擇柵極與基底之間設(shè)置一層選擇柵 極介電層。上述的單次可程序存儲器中，還包括導(dǎo)體層，設(shè)置在溝槽中，與第一摻 雜區(qū)電連接。上述的單次可程序存儲器中，還包括介電層，設(shè)置在浮置柵極與導(dǎo)體層 之間。上述的單次可程序存儲器中，介電層的材料包括氧化硅-氮化硅-氧化硅。 浮置柵極與選擇柵極的材料包括摻雜多晶硅。上述單次可程序存儲器，將浮置柵極設(shè)置在溝槽中，可以大幅地減少存 儲單元的尺寸，使得元件的集成度得以大大地提高。此外，由于浮置柵極是 位于溝槽的側(cè)壁，因此，其溝道長度可以隨溝槽的深度而增長，進(jìn)而避免短 溝道效應(yīng)的不利影響。本發(fā)明提出 一種單次可程序存儲器的制造方法，其例如是先提供基底， 基底中已形成有溝槽。然后在基底上形成共形的導(dǎo)體材料層，導(dǎo)體材料層填 滿溝槽。之后，圖案導(dǎo)體材料層，在溝槽外側(cè)的基底上形成選擇柵極，并且 在溝槽側(cè)壁形成浮置柵極。繼而在溝槽底部的基底中、選擇柵極兩側(cè)的基底 中分別形成摻雜區(qū)。上述的單次可程序存儲器的制造方法中，圖案導(dǎo)體材料層以形成選擇柵 極的方法包括在導(dǎo)體材料層上形成一層圖案化光致抗蝕劑層，并以圖案化光 致抗蝕劑層為掩模，在溝槽外側(cè)的基底上形成選擇柵極。上述的單次可程序存儲器的制造方法中，圖案導(dǎo)體材料層以形成浮置柵 極的方法包括在導(dǎo)體材料層上形成一層圖案化光致抗蝕劑層，并以圖案化光 致抗蝕劑層為掩模，在溝槽側(cè)壁形成浮置柵極。上述的單次可程序存儲器的制造方法中，導(dǎo)體材料層的材料包括摻雜多 晶硅。上述的單次可程序存儲器的制造方法中，摻雜區(qū)的形成方法包括離子注 入法。摻雜區(qū)可以是p-型摻雜區(qū)。上述的單次可程序存儲器的制造方法中，還包括在形成摻雜區(qū)之后，在 溝槽中形成導(dǎo)體層，與溝槽底部的摻雜區(qū)電連接。上述的單次可程序存儲器的制造方法中，還包括在形成浮置柵極之后、 形成導(dǎo)體層之前，在溝槽中形成介電層，覆蓋住浮置柵極。介電層的材料包 括氧化硅-氮化硅-氧化硅。上述的單次可程序存儲器的制造方法中，還包括在形成導(dǎo)體材料層之 前，在基底上形成層底介電層。上述單次可程序化存儲器，在溝槽的側(cè)壁形成浮置柵極，使得浮置柵極 的橫向尺寸得以因而縮小，進(jìn)而提高元件的集成度。此外，由于浮置柵極設(shè) 置在溝槽的側(cè)壁，因此，可以通過控制溝槽的深度來控制溝道長度，避免短 溝道效應(yīng)，并且提高存儲器的可靠度。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉實 施例，并結(jié)合附圖作詳細(xì)說明。


圖1A至圖1D^示本發(fā)明實施例的一種單次可程序存儲器的制造流程的截面圖。 簡單符號說明100:基底105:溝槽110:底介電層115、 122:導(dǎo)體材料層
117、 127:圖案化光致抗蝕劑層 130:浮置柵極 140:介電層150a、 150b、 150c:摻雜區(qū) 155:導(dǎo)體層 157:接觸窗具體實施方式
圖IA至圖ID為本發(fā)明實施例的一種單次可程序存儲器的制造流程的請參照圖1A,此方法例如是先提供基底100，基底100例如是硅基底。 基底100中例如是已形成有溝槽105。溝槽105的形成方法例如是先在基底 100上形成一層墊層(未示出)與一層掩模層(未示出)，之后，利用光刻 蝕刻技術(shù)，移除部分掩模層。繼而以掩模層為掩模，移除部分基底100，而 形成溝槽105。之后再移除掩模層與墊層。然后，在基底IOO上形成一層底介電層110，底介電層110的材料例如 是氧化硅，其形成方法例如是熱氧化法或是化學(xué)氣相沉積法。溝槽105的側(cè)壁同樣會形成這層底介電層。之后，在基底IOO上形成一層共形的導(dǎo)體材料層115，填滿溝槽105， 并覆蓋住基底IOO。導(dǎo)體材料層115的材料例如是摻雜多晶硅，其形成方法 例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進(jìn)行離子注入步驟 以形成之；或者也可以采用現(xiàn)場注入摻質(zhì)的方式，以化學(xué)氣相沉積法形成之。繼而，請參照圖IB,在導(dǎo)體材料層115上形成一層圖案化光致抗蝕劑 層117,圖案化光致抗蝕劑層117例如是覆蓋住溝槽105外側(cè)的基底100上 的部分導(dǎo)體材料層115。圖案化光致抗蝕劑層117的形成方法例如是先以旋 轉(zhuǎn)涂布(spin coating)的方式在導(dǎo)體材料層115上形成一層正光致抗蝕劑， 在曝光后進(jìn)行圖案的顯影而形成之。接著，以此圖案化光致抗蝕劑層117為掩模，移除部分暴露出的導(dǎo)體材 料層115，形成位于溝槽105外側(cè)的基底100上的選擇柵極120,并留下溝 槽105中的導(dǎo)體材料層122。移除部分導(dǎo)體材料層115的方法例如是濕式蝕 刻法或干式蝕刻法。 爾后，請參照圖1C，在形成選擇柵極120之后，移除圖案化光致抗蝕 劑層117。移除圖案化光致抗蝕劑層117的方法包括濕式去光致抗蝕劑與干 式去光致抗蝕劑。之后，在基底100上形成另一層圖案化光致抗蝕劑層127， 棵露出溝槽105中的部分導(dǎo)體材料層122。圖案化光致抗蝕劑層127的形成 方法請參照上述圖案化光致抗蝕劑層117,在此不贅述。接下來，以此圖案化光致抗蝕劑層127為掩模，移除溝槽105中所棵露 的導(dǎo)體材料層122,而形成位于溝槽105側(cè)壁的浮置4冊極130。移除部分導(dǎo) 體材料層122的方法例如是反應(yīng)性離子蝕刻法。繼而，請參照圖1D，在形成浮置柵極130之后，移除圖案化光致抗蝕 劑層127。移除的方法例如是干式去光致抗蝕劑或濕式去光致抗蝕劑。接著， 在溝槽105中浮置柵極130側(cè)壁形成一層介電層140。介電層140的材料例 如是氧化硅、氮化硅，或是由氧化硅-氮化硅、氧化硅-氮化硅-氧化硅所組成 的復(fù)合介電層。介電層140的形成方法例如是先在基底100上形成一層共形 的介電材料層(未示出)，然后以干式蝕刻法，移除部分介電材料層，而留 下位于浮置柵極140側(cè)壁的介電層140。當(dāng)然，選擇柵極120側(cè)壁也會形成 這一層介電層140，用以作為選擇柵極120的絕緣間隙壁。形成介電層140之后，在溝槽105底部的基底100中形成摻雜區(qū)150a， 并在選擇柵極120兩側(cè)的基底100中形成摻雜區(qū)150b、 150c。摻雜區(qū)150a、 150b例如是摻雜有硼、銦等摻質(zhì)的p-型摻雜區(qū)，其形成方法例如是離子注 入法。爾后，還可以在溝槽105中形成導(dǎo)體層155,與位于溝槽105底部的基 底IOO中的摻雜區(qū)150a電連接。當(dāng)然，摻雜區(qū)150b上也會形成有接觸窗157， 與摻雜區(qū)150b電連接。導(dǎo)體層155、接觸窗157，以及后續(xù)完成此單次可程 序存儲器的方法應(yīng)為本領(lǐng)域的技術(shù)人員所周知，在此不贅述。上述單次可程序存儲器的制造方法中，在基底100中形成溝槽105,并 且在溝槽105的側(cè)壁形成浮置柵極130,可以大幅地縮減存儲器的元件尺寸， 提高元件的集成度。此外，由于浮置柵極130設(shè)置在溝槽105的側(cè)壁，因此， 可以通過控制溝槽105的深度來控制溝道的長度，進(jìn)而避免短溝道效應(yīng)的影 響，提高存儲器的可靠度。以下說明本發(fā)明提出的單次可程序存儲器的結(jié)構(gòu)。請參照圖1D,此單 次可程序存儲器包括多個存儲單元，這些存儲單元設(shè)置在基底IOO上?；?100中具有溝槽105，各存儲單元包括浮置柵極130、選擇柵極120、摻雜區(qū) 150a、摻雜區(qū)150b與摻雜區(qū)150c。其中，浮置柵極130設(shè)置在溝槽105側(cè)壁，選擇柵極120設(shè)置在溝槽105 外側(cè)的基底100上。浮置柵極130與選擇柵極120的材料例如是摻雜多晶硅。 浮置柵極130側(cè)壁與選擇柵極120的兩側(cè)壁例如是設(shè)置有介電層140。介電 層140的材料例如氧化硅、氮化硅等介電材料，或是由多層介電材料如氧化 硅-氮化硅-氧化硅所組成的復(fù)合材料。摻雜區(qū)150a設(shè)置在溝槽105底部的基底100中，而摻雜區(qū)150b與摻雜 區(qū)150c則設(shè)置在選擇柵極120兩側(cè)的基底100中。摻雜區(qū)150a、150b與150 例如是含有硼、銦等p-型摻質(zhì)的p-型摻雜區(qū)。相鄰二存儲單元M1、 M2具 有相同的構(gòu)造，且以鏡向?qū)ΨQ的方式而配置。在實施例中，存儲單元M1與 存儲單元M2例如是共享溝槽105底部的摻雜區(qū)150a。溝槽105中還可以設(shè)置有一層導(dǎo)體層155，導(dǎo)體層155與溝槽105底部 的基底100電連接，導(dǎo)體層155的材料例如是摻雜多晶硅。摻雜區(qū)150b上 也可以設(shè)置有接觸窗157,接觸窗157的材料例如是與導(dǎo)體層155的材料相 同，如為摻雜多晶硅。上述單次可程序存儲器，由于將浮置柵極130設(shè)置在溝槽105的側(cè)壁， 因此能夠大幅縮減浮置柵極130所占據(jù)的橫向尺寸，進(jìn)而縮小元件的尺寸， 并且提高元件的集成度。此外，由于浮置柵極130設(shè)置在溝槽105之中，可 以拉長浮置柵極130側(cè)邊的溝道長度，達(dá)到減輕短溝道效應(yīng)的功效，有效地 增進(jìn)存儲器的可靠度。雖然本發(fā)明已以實施例揭示如上，然而其并非用以限定本發(fā)明，任何本 領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可對其進(jìn)行些許更動與 修改，因此本發(fā)明的保護(hù)范圍以所附權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1、一種單次可程序存儲器，包括第一存儲單元，該第一存儲單元位于基底上，且該基底中設(shè)置有溝槽，該第一存儲單元包括浮置柵極，設(shè)置在該溝槽側(cè)壁；選擇柵極，設(shè)置在該溝槽外側(cè)的該基底上；第一摻雜區(qū)，設(shè)置在該溝槽底部的該基底中；和第二摻雜區(qū)與第三摻雜區(qū)，分別設(shè)置在該選擇柵極兩側(cè)的該基底中，且該第二摻雜區(qū)位于該浮置柵極與該選擇柵極之間。
2、 如權(quán)利要求1所述的單次可程序存儲器，還包括第二存儲單元，與 該第 一存儲單元相鄰，此相鄰二存儲單元以鏡向?qū)ΨQ的方式而配置。
3、 如權(quán)利要求2所述的單次可程序存儲器，其中相鄰二存儲單元共享 該溝槽底部的該第 一摻雜區(qū)。
4、 如權(quán)利要求1所述的單次可程序存儲器，其中該第一摻雜區(qū)、第二 摻雜區(qū)與該第三摻雜區(qū)為p-型摻雜區(qū)。
5、 如權(quán)利要求1所述的單次可程序存儲器，還包括浮置柵極介電層， 設(shè)置在該浮置柵極與該溝槽側(cè)壁之間。
6、 如權(quán)利要求1所述的單次可程序存儲器，還包括選擇柵極介電層， 設(shè)置在該選擇柵極與該基底之間。
7、 如權(quán)利要求1所述的單次可程序存儲器，還包括導(dǎo)體層，設(shè)置在該 溝槽中，與該第一摻雜區(qū)電連接。
8、 如權(quán)利要求7所述的單次可程序存儲器，還包括介電層，設(shè)置在該 浮置柵極與該導(dǎo)體層之間。
9、 如權(quán)利要求8所述的單次可程序存儲器，其中該介電層的材料包括 氧化硅-氮化硅-氧化硅。
10、 如權(quán)利要求1所述的單次可程序存儲器，其中該浮置柵極與該選擇 柵極的材料包括摻雜多晶硅。
11、 一種單次可程序存儲器的制造方法，包括 提供基底，該基底中已形成有溝槽；在該基底上形成共形的導(dǎo)體材料層，該導(dǎo)體材料層填滿該溝槽； 圖案化該導(dǎo)體材料層，在該溝槽外側(cè)的該基底上形成選擇柵極，在該溝 槽側(cè)壁形成浮置柵極；并且在該溝槽底部的該基底中、該選擇柵極兩側(cè)的該基底中分別形成摻雜區(qū)。
12、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，其中圖案化 該導(dǎo)體材料層以形成該選擇柵極的方法包括在該導(dǎo)體材料層上形成圖案的光致抗蝕劑層；并且 以該圖案化光致抗蝕劑層為掩模，在該溝槽外側(cè)的該基底上形成該選擇柵極。
13、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，其中圖案化 該導(dǎo)體材料層以形成該浮置柵極的方法包括在該導(dǎo)體材料層上形成圖案化光致抗蝕劑層；并且以該圖案化光致抗蝕劑層為掩模，在該溝槽側(cè)壁形成該浮置柵極。
14、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，其中該導(dǎo)體 材料層的材料包括摻雜多晶硅。
15、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，其中該摻雜 區(qū)的形成方法包括離子注入法。
16、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，其中該摻雜 區(qū)為p-型摻雜區(qū)。
17、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，還包括在形 成該摻雜區(qū)之后，在該溝槽中形成導(dǎo)體層，與該溝槽底部的該摻雜區(qū)電連接。
18、 如權(quán)利要求17所述的單次可程序存儲器的制造方法，還包括在形 成該浮置柵極之后、形成該導(dǎo)體層之前，在該溝槽中形成介電層，覆蓋住該 浮置柵極。
19、 如權(quán)利要求18所述的單次可程序存儲器的制造方法，其中該介電 層的材料包括氧化硅-氮化硅-氧化硅。
20、 如權(quán)利要求11所述的單次可程序存儲器的制造方法，還包括在形 成該導(dǎo)體材料層之前，在該基底上形成底介電層。
全文摘要
本發(fā)明提出一種單次可程序存儲器，包括第一存儲單元，此第一存儲單元位于基底上，且基底中設(shè)置有溝槽，第一存儲單元包括浮置柵極、選擇柵極、第一摻雜區(qū)、第二摻雜區(qū)與第三摻雜區(qū)。其中，浮置柵極設(shè)置在溝槽側(cè)壁；選擇柵極設(shè)置在溝槽外側(cè)的基底上；第一摻雜區(qū)設(shè)置在溝槽底部的基底中；第二摻雜區(qū)與第三摻雜區(qū)則設(shè)置在選擇柵極兩側(cè)的基底中，且第二摻雜區(qū)位于浮置柵極與選擇柵極之間。
文檔編號H01L21/02GK101118908SQ20061010842
公開日2008年2月6日 申請日期2006年8月2日 優(yōu)先權(quán)日2006年8月2日
發(fā)明者張格滎, 張骕遠(yuǎn) 申請人:力晶半導(dǎo)體股份有限公司