專利名稱：半導體元件及其制造方法
技術領域：
本發(fā)明涉及一種半導體元件及其制造方法，尤其涉及一種具有金屬硅 化柵極的半導體元件及其制造方法。
背景技術：
自半導體元件發(fā)明以來，人們不斷的在追求縮小半導體的體積，亦即 在同 一面積內放入更多的半導體元件，以追求更快更好的運算效能。其中，半導體的柵極材料是其體積能否持續(xù)縮小的關鍵之一。以互補式金屬氧化物半導體晶體管(complementary metal oxide semiconductor, CMOS)為例，由于使用多晶硅柵極會產(chǎn)生多晶硅耗盡效應(poly-depletion effect)以及硼原子滲透效應(boron penetration )，對于小尺寸上的應用有其 困難；因此，業(yè)界曾有提出以金屬柵極代替多晶硅柵極的作法，但是金屬 無法如多晶硅柵極般同時滿足CMOS中NMOS與PMOS的二元可調整性 (dual tunable )的功函數(shù)要求，因此金屬柵極仍非最滿意的方案。發(fā)明內容本發(fā)明的目的是提供一種半導體元件的制造方法，可以得到具有金屬 硅化槺極的半導體元件。本發(fā)明的另一目的是提供一種半導體元件的制造方法，可以得到具有 金屬硅化柵極且不致使源極與漏極同是硅化過深的半導體元件。本發(fā)明的再一目的是提供一種半導體元件的結構，為具有金屬硅化柵 極的半導體元件結構。為達上述或是其他目的，本發(fā)明提出一種半導體元件的制造方法，包 括于一基底上依序形成一柵介電層、 一多晶硅層與一圖案化頂蓋層。接 著以圖案化頂蓋層為掩模(mask),圖案化多晶硅層，以形成一多晶硅柵極。 再于多晶硅柵極兩側的基底中形成數(shù)個輕摻雜漏極(Lightly Doped Drain, LDD)區(qū)，并使LDD區(qū)之間的基底成為一溝道(channel)區(qū)。然后，于多
晶硅柵極的側壁上形成一間隙壁(spacer ),并于間隙壁外側的基底中形成 一源極與一漏極。接著陸續(xù)去除頂蓋層以及間隙壁。爾后進行一金屬硅化 工藝，使多晶硅柵極層完全轉變?yōu)橐还杌饘贃艠O，同時亦于源極與漏極 的表面形成一硅化金屬層。在本發(fā)明的第一實施例中，上述的頂蓋層與間隙壁材料相同時，去除 頂蓋層與去除間隙壁的步驟可同時完成。在本發(fā)明的第一實施例中，上述的基底材料可為單晶硅、外延硅、鍺、 硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。而基底則包括 主體基底(bulk substrate )或絕緣層上覆珪(Silicon On Insulator, SOI)基底。在本發(fā)明的第一實施例中，上述的溝道區(qū)材料是選自包括單晶硅、外 延硅、鍺、硅鍺以及碳'化硅所組成的材料群中的一種材料或其組成物。在 本發(fā)明的第一實施例中，上述的柵介電層材料可為氧化物、氮化物、氮氧 化物以及介電系數(shù)高于二氧化硅的材料所組成的材料群中的一種材料或其 組成物；亦可為高介電系數(shù)的材料。在本發(fā)明的第 一實施例中，上述的形成源極與漏極的方法包括離子注 入工藝(Ion Implantation)工藝或選擇性夕卜延沉積工藝(selective epitaxial deposition )。在本發(fā)明的第一實施例中，上述的于間隙壁外側的基底中形成源極與 漏極的方法包括移除間隙壁外側的部分基底，以形成一凹陷；以及利用 選擇性外延沉積工藝，在凹陷上成長一外延層。在本發(fā)明的第一實施例中，上述的選擇性外延沉積工藝包括氣相外延 工藝(vapor phase epitaxy )。在本發(fā)明的第一實施例中，在金屬硅化工藝完成之后會于基底上覆蓋 一層接觸窗蝕刻中止層(contact etching stopper layer, CESL )。在本發(fā)明的第 一實施例中，于間隙壁外側的基底中形成源極與漏極之 后還包括進行一熱退火工藝或一外延退火工藝。在本發(fā)明的第 一 實施例中，上述的硅化金屬柵極與硅化金屬層的材料 可為硅化鎳、硅化鈦或硅化鈷。本發(fā)明另提出一種半導體元件的制造方法，包括于一基底上依序形 成一柵介電層、 一多晶硅層與一圖案化頂蓋層。接著以圖案化頂蓋層為掩 模，圖案化多晶硅層，以形成一多晶硅柵極。再于多晶硅柵極兩側的基底 中形成多個LDD區(qū)，并使LDD區(qū)之間的基底成為一溝道區(qū)。然后，于多 晶硅柵極的側壁上形成一間隙壁。并于間隙壁外側的基底中形成一源極與 一漏極。接著進行一第一金屬硅化工藝，使源極與漏極的表面形成一硅化 金屬層。然后陸續(xù)去除頂蓋層以及間隙壁。爾后再進行一第二金屬硅化工 藝，使多晶硅柵極層完全轉變?yōu)?一硅化金屬柵極。在本發(fā)明的第二實施例中，上述的頂蓋層與間隙壁材料相同時，去除 頂蓋層與去除間隙壁的步驟可同時完成。在本發(fā)明的第二實施例中，上述的基底材料可為單晶硅、外延硅、鍺、 硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。而基底則包括 主體基底或SOI基底。在本發(fā)明的第二實施例中，上述的溝道區(qū)材料是選自包括單晶硅、外 延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。在本發(fā)明的第二實施例中，上述的柵介電層材料可為氧化物、氮化物、 氮氧化物以及介電系數(shù)高于二氧化硅的材料所組成的材料群中的一種材料 或其組成物；亦可為高介電系數(shù)的材料。在本發(fā)明的第二實施例中，上述的形成源極與漏極的方法包括離子注 入工藝或選擇性外延沉積工藝。在本發(fā)明的第二實施例中，上述的于間隙壁外側的基底中形成源極與 漏極的方法包括移除間隙壁外側的部分基底，以形成一凹陷；以及利用 選擇性外延沉積工藝，在凹陷上成長一外延層。在本發(fā)明的第二實施例中，上述的選擇性外延沉積工藝包括氣相外延 工藝。在本發(fā)明的第二實施例中，上述的金屬硅化工藝完成之后會于基底上 覆蓋一層接觸窗蝕刻中止層。在本發(fā)明的第二實施例中，上述的于間隙壁外側的基底中形成源極與 漏極之后還包括進行一熱退火工藝或一外延退火工藝。在本發(fā)明的第二實施例中，上述的硅化金屬柵極與硅化金屬層的材料 是相同或不同的。在本發(fā)明的第二實施例中，硅化金屬柵極的材料包括硅化鎳、硅化鈦 或硅化鈷。本發(fā)明再提出一種半導體元件的結構，包括 一基底、 一硅化金屬柵
極、 一柵介電層、 一溝道區(qū)、一LDD區(qū)、 一源極與一漏極以及一硅化金屬 層。其中硅化金屬柵極，位于基底之上，柵介電層則位于基底與硅化金屬 柵極之間，溝道區(qū)位于硅化金屬柵極底下的基底內，而LDD區(qū)位于硅化金 屬柵極兩側的基底中，源極與漏極則分別位于LDD區(qū)外側的基底中，以及 硅化金屬層位于源極與漏極的表面。在本發(fā)明的第三實施例中，上述的基底材料可為單晶硅、外延硅、鍺、 硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。而基底則包括 主體基底或SOI基底。在本發(fā)明的第三實施例中，上述的隔離結構，位于源極與漏極的外圍。在本發(fā)明的第三實施例中，上述的一井區(qū)，位于硅化金屬柵極、LDD 區(qū)、源極與漏極底下的基底內。在本發(fā)明的第三實施例中，上述的溝道區(qū)材料是選自包括單晶硅、外 延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。在本發(fā)明的第三實施例中，上述的柵介電層材料可為氧化物、氮化物、 氮氧化物以及介電系數(shù)高于二氧化硅的材料所組成的材料群中的一種材料 或其組成物；亦可為高介電系數(shù)的材料。在本發(fā)明的第三實施例中，上述的金屬硅化工藝完成之后會于基底上 覆蓋一層接觸窗蝕刻中止層。在本發(fā)明的第三實施例中，上述的硅化金屬柵極與硅化金屬層的材料 是相同或不同的。在本發(fā)明的第三實施例中，上述的硅化金屬柵極的材料可為硅化鎳、 硅化鈦或硅化鈷。在本發(fā)明的第三實施例中，上述的硅化金屬層的材料可為硅化鎳、硅 化鈥或硅化鈷。由于本發(fā)明采用金屬硅化柵極取代傳統(tǒng)的多晶硅柵極，所以可以避免 多晶硅耗盡效應以及硼原子滲透效應等在縮小尺寸時會發(fā)生的效應。此外， 本發(fā)明可采用兩階段金屬硅化工藝，所以可避免在對柵極進行硅化的同時 金屬硅化源極與漏極過深。除此之外，本發(fā)明亦將頂蓋層與間隙壁采用相 同材料，此改變將可使得元件工藝更加簡化，同時元件工藝的選擇性亦可 增力口。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細i兌明:^下。


圖1為本發(fā)明的第一實施例的半導體元件的制造步驟圖; 圖2為依照本發(fā)明的第二實施例的半導體元件的剖面圖; 圖3A到圖31為圖2的半導體元件的制造流程剖面圖； 圖4為本發(fā)明第三實施例中半導體元件結構的剖面圖。 主要元件符號說明100~114:步驟200，300， 400:基底202，302, 402:柵介電層205,305， 405:襯層206,306、 406:源極與漏極207，307, 407:LDD區(qū)208,308, 408:溝道區(qū)210，310:間隙壁212,312， 412:硅化金屬柵極214，314, 414:硅化金屬層301:多晶i圭層303:多晶硅柵極304:頂蓋層416:隔離結構418:井區(qū)具體實施方式
第一實施例圖1是依照本發(fā)明的第一實施例的半導體元件的制造步驟圖。請參照圖1，于步驟100中，依序在基底上形成一柵介電層、 一多晶硅層與一層圖案化頂蓋層。其中基底的材料可以是由單晶硅、外延硅、鍺、 硅鍺以及碳化硅所組成的材料群中的任一種材料或其組成物所構成，且此基底也可選擇為主體基底或SOI基底。
此步驟100中的柵介電層材料例如是氧化物、氮化物、氮氧化物以及 介電系數(shù)高于二氧化硅的材料所組成的材料群中的 一種材料或其組成物； 抑或可為其他高介電常數(shù)的材料所構成，如二氧化鋯(Zr02)、四氮化三硅 (Si3N4)、鉿硅氮氧化合物(HfSiNO)等。接著，于步驟102,以圖案化頂蓋層為掩模，圖案化多晶硅層以形成一 多晶硅柵極。其中圖案化多晶硅層的方法例如是利用干式蝕刻法(Dry Etching),即以等離子體(plasma)轟擊元件表面，造成所謂的離子轟擊(Ion Bombardment )，來移除掩模遮蓋住以外區(qū)域的多晶硅。接下來的步驟104當中，是在多晶硅柵極兩側的基底中形成數(shù)個輕摻 雜漏極(LDD)區(qū)，并使此LDD區(qū)之間的基底成為一溝道區(qū)，此舉將可減 輕短溝道金屬氧化物半導體元件中熱電子效應(Hot Electrons Effect)對元 件的影響。其中溝道區(qū)的材料是選自包括單晶硅、外延硅、鍺、硅鍺以及 碳化硅所組成的材料群中的一種材料或其組成物。然后在步驟106當中，目的為要在多晶硅柵極側壁上形成間隙壁。要 注意的是，若此間隙壁的材料與頂蓋層的材料相同時，則在后續(xù)移除頂蓋 層的時候可同時移除間隙層，若否，則需分別移除之。然后，于步驟108中，于間隙壁外側的基底中形成源極與漏極。其中 形成源極與漏極的方法可包括兩種方法， 一為離子注入工藝，另一為選擇 性外延沉積工藝。其中選擇性外延沉積工藝是先移除間隙壁外側的部分基 底，以形成一凹陷，再于凹陷部位上成長一層外延層來作為源極與漏極。 而此外延沉積工藝例如是包括氣相外延工藝。此外，在形成間隙壁之前， 通?？梢栽跂艠O側壁形成一層薄薄的村層(liner layer )。而在完成源極與漏 極的形成之后，通常還需施加一熱退火工藝或一外延退火工藝。之后，在步驟110中，去除頂蓋層。然后，進行步驟112，去除間隙壁。 如前述，當頂蓋層與間隙壁的材料不同時，步驟110與112需分別進行；若 兩者為相同的材料，則可同時進行步驟110與112。接下來的步驟114為進行一金屬硅化(Metal Silicidation )工藝，目的 在使多晶硅柵極完全轉變?yōu)橐还杌饘贃艠O，同時于源極與漏極的表面形 成一硅化金屬層。這種金屬硅化工藝 一般是在元件表面上先形成一層金屬 層，如鎳、鈦或鈷等，隨后予以加熱，則金屬與硅接觸的區(qū)域發(fā)生硅化反 應而產(chǎn)生硅化金屬層。此硅化金屬層的材料可為硅化鎳、硅化鈦或硅化鈷。 然后再把多余未反應消耗的金屬層去除。在步驟114之后，可選擇于基底上覆蓋一接觸窗蝕刻中止層，以調節(jié) 半導體元件的應力。在第一實施例中，此半導體元件因為具有硅化金屬作為柵極的材料， 所以可避免傳統(tǒng)多晶硅柵極元件的多晶硅耗盡效應與硼原子滲透效應，且 工藝上不需要涉及化學機械拋光(Chemical Mechanical Polish, CMP)的步 驟，可改善晶片均勻度，因此在效能改善與工藝簡化方面都能有良好的表 現(xiàn)。笫二實施例圖2是依照本發(fā)明的第二實施例的半導體元件的剖面圖。參照本圖， 此半導體元件的結構至少包括基底200、柵介電層202、源極與漏極206、 LDD區(qū)207、溝道區(qū)208、硅化金屬柵極212以及硅化金屬層214等。其中 硅化金屬柵極212位于基底200上；柵介電層202位于基底200與硅化金 屬柵極212之間；溝道區(qū)208位于硅化金屬柵極212底下的基底200內； LDD區(qū)207位于硅化金屬柵極212兩側的基底200中；源極與漏極206分 別位于LDD區(qū)207外側的基底200中；而硅化金屬層214則位于源極與漏 極206的表面。此外，在柵極外側通常存在一層襯層205。以下圖3A到圖31為圖2的半導體元件的制造流程剖面圖。請參照圖3A，依序在基底300上形成一層柵介電層302、 一層多晶硅 層301與一層圖案化頂蓋層304。其中基底300的材料是由單晶硅、外延硅、 鍺、硅鍺以及碳化硅所組成的材料群中的任一種材料或其組成物所構成， 且此基底300可為主體基底或SOI基底。而柵介電層302材料例如為氧化 物、氮化物、氮氧化物以及介電系數(shù)高于二氧化硅的材料所組成的材料群 中的一種材料或其組成物；抑或可為其他高介電常數(shù)的材料所構成，如二 氧化鋯(Zr02)、四氮化三硅(Si3N4)、鉿硅氮氧化合物(HfSiNO)等。接著，請參照圖3B，以此圖案化頂蓋層304為掩模，圖案化多晶硅層 301(請見圖3A)，使成為一多晶硅柵極303。其中圖案化多晶硅層301的方 法例如是利用千式蝕刻法，即以等離子體轟擊元件表面，造成所謂的離子 轟擊，來移除掩模遮蓋住以外區(qū)域的多晶硅。接下來，請參照圖3C,在多晶硅柵極303兩側的基底300中形成數(shù)個 LDD區(qū)307,并使此LDD區(qū)307之間的基底300成為一溝道區(qū)308，此舉
將可減輕短溝道金屬氧化物半導體元件中熱電子效應對元件的影響。其中溝道區(qū)308的材料是選自包括單晶硅、外延珪、鍺、硅鍺以及碳化硅所組 成的材料群中的一種材料或其組成物。然后，請參照圖3D，接著在多晶硅柵極303側壁上形成間隙壁310， 另外，在形成間隙壁310之前，通?？梢栽跂艠O303側壁形成一層薄薄的 村層305。然后，請參照圖3E,于間隙壁310外側的基底300中形成源極與漏極 306。其中形成源極與漏極306的方法可包括兩種方法， 一為離子注入工藝， 另一為選擇性外延沉積工藝。其中選擇性外延沉積工藝亦有兩種選擇，包 括是先移除間隙壁310外側的部分的基底300,以形成一凹陷，再于凹陷部 分上成長一層外延層來作為源極與漏極306;或是直接于基底300表面上沉 積外延。而此外延沉積工藝例如是包括氣相外延工藝。另外，在完成源極 與漏極306的形成之后，通常還需施加一熱退火工藝或一外延退火工藝。然后，請參照圖3F，進行一第一金屬硅化工藝，目的在使源極與漏極 306表面形成一硅化金屬層314。舉例來說，形成硅化金屬層314的方法為 在基底300表面上形成一層金屬層，如鎳、鈦或鈷等，隨后予以加熱，則 金屬層與硅接觸的區(qū)域發(fā)生反應而產(chǎn)生硅化金屬。此硅化金屬層314的材 料可為硅化鎳、硅化鈦或硅化鈷。然后，請參照圖3G,將多晶硅柵極303表面的頂蓋層304移除，此時， 當頂蓋層304與間隙壁310的材料不同時，需分別進行移除工藝；若兩層 為相同的材料時，則可同時移除之。于本圖中，多晶硅柵極303表面已無 頂蓋層304保護。然后，請參照圖3H，進行第二金屬硅化工藝，以類似圖3F中所說明 的方法與原理，將多晶硅柵極303完全轉化為硅化金屬柵極312。在此工藝 中，第二金屬層與第一金屬層可為相同或不同材料。接著，請參照圖31，在第二金屬硅化工藝之后，可選擇于基底300上 覆蓋一接觸窗蝕刻中止層316，以調節(jié)半導體元件的應力。此實施例與第 一實施例的不同在于采用兩階段的金屬硅化工藝。因為 若金屬硅化工藝中若采同 一種金屬，則在金屬硅化柵極的過程中也會同時 金屬硅化源極與漏極，而源極與漏極的金屬硅化深度會與柵極的金屬硅化 深度成正比，由于柵極的厚度大約在60到120納米之間，遠大于源極與漏
極的厚度，因此會發(fā)生源極與漏極金屬硅化過深的不良現(xiàn)象。利用此實施例中兩階段的金屬硅化并適時移除頂蓋層的作法，則可避免上述的情況發(fā)生；且利用選擇性外延沉積的工藝，可以得到厚度較厚并 往上成長的源極與漏極，此種型態(tài)的好處在于，采用一次金屬硅化的工藝 時，可用較厚的源極與漏極厚度抵銷金屬硅化深度過深的問題。因此能得 到較佳的元件效率與較為簡化的工藝。 第三實施例圖4是本發(fā)明第三實施例中半導體元件結構的剖面圖。參照本圖，此 半導體元件主要結構包括基底400、柵介電層402、源極與漏極406、 LDD 區(qū)407、溝道區(qū)408、硅化金屬柵極412、硅化金屬層414以及隔離結構416 等。其中，硅化金屬柵極412是位于基底400上，而柵介電層402是位于 基底400與硅化金屬柵極412之間。此外，溝道區(qū)408是位于硅化金屬柵 極412底下的基底400內，LDD區(qū)407則是位于硅化金屬柵極412兩側的 基底400中，而源極與漏極406就分別位于LDD區(qū)407外側的基底400中。 另外，硅化金屬層414是位于源極與漏極406的表面。請繼續(xù)參照圖4，基底400的材料是由單晶硅、外延硅、鍺、硅鍺以及 碳化硅所組成的材料群中的任一種材料或其組成物所構成，且此基底400 可為主體基底或SOI基底。而柵介電層402的材料可為氧化物、氮化物、 氮氧化物以及介電系數(shù)高于二氧化硅的材料所組成的材料群中的 一種材料 或其組成物。抑或可為其他高介電常數(shù)的材料所構成，如二氧化鋯(Zr02)、 四氮化三硅(Si3N4)、鉿硅氮氧化合物(HfSiNO)等。溝道區(qū)408的材料 則是選自包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的 一種材料或其組成物。至于源極與漏極406的形成，在這個實施例中是以選擇性外延沉積工 藝來達成，其工藝例如是先移除LDD區(qū)407兩側的部分基底400，以形成 一凹陷，再于此凹陷上沉積外延至一定厚度，此為凹陷外延(recess epitaxy); 亦可不形成凹陷直接于LDD區(qū)407兩側的基底400表面沉積外延，稱為平 面外延(plannerepitaxy )。而且，利用外延沉積形成源極與漏極406時，源 極與漏極406的厚度需稍大于硅化金屬柵極412,以免在金屬硅化工藝中產(chǎn) 生硅化過深的現(xiàn)象。于此一實施例中，金屬硅化柵極412與金屬硅化層414 的材料可相同亦可不同。此外，于基底400上還可包括一層接觸窗蝕刻中
止層覆蓋于其上，以調節(jié)半導體元件的應力，并在源才及與漏極406夕卜圍通 常還有一隔離結構416。再者，于圖4的結構中，還可于硅化金屬柵極412、 LDD區(qū)407、源極與漏極406底下的基底400內包括一個井區(qū)418。而在柵 極412外側通常存在一層襯層405。綜上所述，在本發(fā)明的方法中，利用金屬硅化工藝將柵極轉變?yōu)楣杌?金屬柵極，可改善過去多晶硅柵極與金屬柵極應用在小尺寸半導體元件上 的問題。另外，本發(fā)明還可藉由兩階段金屬硅化工藝，并適時移除頂蓋層 與間隙層，來改善過去金屬氧化物半導體元件金屬硅化工藝中造成的柵極、 源極、漏極同步硅化且源極與漏極硅化深度過深的現(xiàn)象。此外，若上述頂 蓋層與間隙層為同一材料時則可同時移除，故可以簡化元件工藝。雖然本發(fā)明已以優(yōu)選實施例揭露如上，然其并非用以限定本發(fā)明，任 何本領域技術人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的 更動與潤飾，因此本發(fā)明的保護范圍當視所附權利要求所界定者為準。
權利要求
1.一種半導體元件的制造方法，包括于基底上依序形成柵介電層、多晶硅層與圖案化頂蓋層；以該圖案化頂蓋層為掩模，圖案化該多晶硅層，以形成多晶硅柵極；于該多晶硅柵極兩側的該基底中形成多個LDD區(qū)，并使該些LDD區(qū)之間的該基底成為溝道區(qū)；于該多晶硅柵極的側壁上形成間隙壁；于該間隙壁外側的該基底中形成源極與漏極；去除該頂蓋層；去除該間隙壁；以及進行金屬硅化工藝，使該多晶硅柵極層完全轉變?yōu)楣杌饘贃艠O，同時于該源極與該漏極的表面形成硅化金屬層。
2. 如權利要求1所述的半導體元件的制造方法，其中當該頂蓋層與該 間隙壁的材料相同時，去除該頂蓋層與去除該間隙壁的步驟可同時完成。
3. 如權利要求1所述的半導體元件的制造方法，其中該基底的材料是 選自包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一種 材料或其組成物。
4. 如權利要求1所述的半導體元件的制造方法，其中該基底包括主體 基底或SOI基底。
5. 如權利要求1所述的半導體元件的制造方法，其中該溝道區(qū)的材料 是選自包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一 種材料或其組成物。
6. 如權利要求1所述的半導體元件的制造方法，其中該柵介電層的材 料是選自包括氧化物、氮化物、氮氧化物以及介電系數(shù)高于二氧化硅的材 料所組成的材料群中的 一種材料或其組成物。
7. 如權利要求1所述的半導體元件的制造方法，其中該柵介電層的材料包括高介電系數(shù)的材料。
8. 如權利要求1所述的半導體元件的制造方法，其中于該間隙壁外側 的該基底中形成該源極與該漏極的方法包括離子注入工藝或選擇性外延沉 積工藝。
9. 如權利要求8所述的半導體元件的制造方法，其中于該間隙壁外側的該基底中形成該源極與該漏極的方法，包括移除該間隙壁外側的部分該基底，以形成凹陷；以及 利用該選擇性外延沉積工藝，在該凹陷上成長外延層。
10. 如權利要求8所述的半導體元件的制造方法，其中該選擇性外延 沉積工藝包括氣相外延工藝。
11. 如權利要求1所述的半導體元件的制造方法，其中進行該金屬硅 化工藝之后還包括于該基底上覆蓋接觸窗蝕刻中止層。
12. 如權利要求1所述的半導體元件的制造方法，其中于該間隙壁外 側的該基底中形成該源極與該漏極之后還包括進行熱退火工藝或外延退火 工藝。
13. 如權利要求1所述的半導體元件的制造方法，其中該硅化金屬柵 極與該硅化金屬層的材料包括硅化鎳、硅化鈦或硅化鈷。
14. 一種半導體元件的制造方法，包括于基底上依序形成柵介電層與多晶硅層； 于該多晶硅層上形成圖案化頂蓋層；以該圖案化頂蓋層為掩模，圖案化該多晶硅層，以形成多晶硅柵極； 于該多晶硅柵極兩側的該基底中形成多個LDD區(qū)，并使該些LDD區(qū)之間的該基底成為溝道區(qū)；于該多晶硅柵極的側壁上形成間隙壁；于該間隙壁外側的該基底中形成源極與漏極；進行第 一金屬硅化工藝，使該源極與該漏極的表面形成硅化金屬層；去除該頂蓋層；去除該間隙壁；以及進行第二金屬硅化工藝，使該多晶硅柵極層完全轉變?yōu)楣杌饘贃艠O。
15. 如權利要求14所述的半導體元件的制造方法，其中當該頂蓋層 與該間隙壁的材料相同時，去除該頂蓋層與去除該間隙壁的步驟可同時完成。
16. 如權利要求14所述的半導體元件的制造方法，其中該基底的材 料是選自包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的 一種材料或其組成物。
17. 如權利要求14所述的半導體元件的制造方法，其中該基底包括 主體基底或SOI基底。
18. 如權利要求14所述的半導體元件的制造方法，其中該溝道區(qū)的 材料是選自包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中 的一種材料或其組成物。
19. 如權利要求14所述的半導體元件的制造方法，其中該柵介電層 的材料是選自包括氧化物、氮化物、氮氧化物以及介電系數(shù)高于二氧化硅 的材料所組成的材料群中的 一種材料或其組成物。
20. 如權利要求14所述的半導體元件的制造方法，其中該柵介電層 的材料包括高介電系數(shù)的材料。>
21. 如權利要求14所述的半導體元件的制造方法，其中于該間隙壁 外側的該基底中形成該源極與該漏極的方法包括離子注入工藝或選擇性外 延沉積工藝。
22. 如權利要求21所述的半導體元件的制造方法，其中于該間隙壁 外側的該基底中形成該源極與該漏極的方法，包括移除該間隙壁外側的部分該基底，以形成凹陷；以及 利用該選擇性外延沉積工藝，在該凹陷上成長外延層。
23. 如權利要求21所述的半導體元件的制造方法，其中該選擇性外 延沉積工藝包括氣相外延工藝。
24. 如權利要求14所述的半導體元件的制造方法，其中進行該第二 金屬硅化工藝之后還包括于該基底上覆蓋接觸窗蝕刻中止層。
25. 如權利要求14所述的半導體元件的制造方法，其中于該間隙壁 外側的該基底中形成該源極與該漏極之后還包括進行熱退火工藝或外延退 火工藝。
26. 如權利要求14所述的半導體元件的制造方法，其中該硅化金屬 柵極與該硅化金屬層的材料是相同或不同的。
27. 如權利要求14所述的半導體元件的制造方法，其中該硅化金屬 柵極的材料包括硅化鎳、硅化鈦或硅化鈷。
28. 如權利要求14所述的半導體元件的制造方法，其中該硅化金屬 層的材料包括硅化鎳、硅化鈦或硅化鈷。
29. —種半導體元件，包括 基底； -圭化金屬柵極，位于該基底上；柵介電層，位于該基底與該硅化金屬柵極之間；溝道區(qū)，位于該硅化金屬柵極底下的該基底內；LDD區(qū)，位于該硅化金屬柵極兩側的該基底中；源極與漏極，分別位于該LDD區(qū)外側的該基底中；以及硅化金屬層，位于該源極與該漏極的表面。
30. 如權利要求29所述的半導體元件，其中該基底的材料是選自包 括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一種材料或其組成物。
31. 如權利要求29所述的半導體元件，其中該基底包括主體基底或 SOI基底。
32. 如權利要求29所述的半導體元件，還包括隔離結構，位于該源 極與該漏極的外圍。
33. 如權利要求29所述的半導體元件，還包括井區(qū)，位于該硅化金 屬柵極、該LDD區(qū)、該源極與該漏極底下的該基底內。
34. 如權利要求29所述的半導體元件，其中該溝道區(qū)的材料是選自 包括單晶硅、外延硅、鍺、硅鍺以及碳化硅所組成的材料群中的一種材料 或其組成物。
35. 如權利要求29所述的半導體元件，其中該柵介電層的材料是選 自包括氧化物、氮化物、氮氧化物以及介電系數(shù)高于二氧化硅的材料所組 成的材料群中的一種材料或其組成物。
36. 如權利要求29所述的半導體元件，其中該柵介電層的材料包括 高介電系數(shù)的材料。
37. 如權利要求29所述的半導體元件，還包括接觸窗蝕刻中止層， 覆蓋于該基底上。
38. 如權利要求29所述的半導體元件，其中該硅化金屬柵極與該硅 化金屬層的材料是相同或不同的。
39. 如權利要求29所述的半導體元件，其中該硅化金屬柵極的材料 包括硅化鎳、硅化鈦或硅化鈷。
40. 如權利要求29所述的半導體元件，其中該硅化金屬層的材料包 括硅化鎳、硅化鈦或^e圭化鈷。
全文摘要
一種半導體元件的制造方法。是先于一基底上依序形成柵介電層、多晶硅層與一圖案化頂蓋層，再以圖案化頂蓋層為掩模，圖案化多晶硅層以形成一多晶硅柵極。接著，于多晶硅柵極兩側的基底中形成數(shù)個LDD區(qū)并使LDD區(qū)之間的基底成為一溝道區(qū)。然后，于多晶硅柵極的側壁上形成間隙壁，再于間隙壁的外側基底中形成一源極與漏極。之后陸續(xù)去除頂蓋層及間隙壁。爾后再進行金屬硅化工藝，將多晶硅柵極完全轉變?yōu)楣杌饘贃艠O，同時于源極與漏極表面形成一硅化金屬層。
文檔編號H01L29/78GK101106091SQ200610103089
公開日2008年1月16日 申請日期2006年7月10日 優(yōu)先權日2006年7月10日
發(fā)明者林建廷, 許哲華, 陳亮瑋, 馬光華 申請人:聯(lián)華電子股份有限公司