專利名稱：集成電路結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)及其制造方法，尤其涉及一種包含有肖特基二極管的集成電路結(jié)構(gòu)及其制造方法。
背景技術(shù)：
肖特基二極管(Schottky diode)是一種整流元件(rectifying device)，由一層輕摻雜半導(dǎo)體層與其上的金屬層所組成。肖特基二極管作為功率整流元件，已經(jīng)廣泛地應(yīng)用在電源供應(yīng)器的開關(guān)、馬達(dá)控制驅(qū)動、電信開關(guān)、工廠自動化、電子自動化等等許多高速電力開關(guān)。
然而，隨著元件線寬的縮小，在集成電路的后段工藝中必須以填溝能力較好的鎢金屬來制作接觸窗。肖特基二極管無法與此種鎢金屬接觸窗的工藝相整合，而往往必須于另一片芯片上制作此肖特基二極管。這樣一來，必須再進(jìn)行設(shè)計、組裝的步驟，才能將此肖特基二極管與具有內(nèi)連線的集成電路相整合。這種作法不但會提高設(shè)計及組裝的成本，對于元件的集成度(integrity)也會造成很0大的影響。
此外，由于肖特基二極管是利用輕摻雜半導(dǎo)體層、其上的金屬層，兩者之間的功函數(shù)差來達(dá)到整流的目的，因此金屬層必須采用電阻低的金屬，否則將會導(dǎo)致肖特基二極管的效率下降，進(jìn)而影響產(chǎn)品的整體電性。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的是提供一種集成電路結(jié)構(gòu)及其制造方法，可以于同一個芯片上形成肖特基二極管與有源元件。
本發(fā)明的另一目的是提供一種集成電路結(jié)構(gòu)及其制造方法，不但能夠節(jié)省設(shè)計及組裝的成本，還可以提高元件的集成度與產(chǎn)品的電性表現(xiàn)。
本發(fā)明提出一種集成電路結(jié)構(gòu)，包括基底、接觸窗與肖特基接觸金屬層?；咨弦研纬捎兄?fù)诫s區(qū)與輕摻雜區(qū)。接觸窗設(shè)置于重?fù)诫s區(qū)上。肖特基接觸金屬層設(shè)置于輕摻雜區(qū)上，與基底構(gòu)成肖特基二極管，其中，接觸窗的材料與肖特基接觸金屬層的材料不同。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述集成電路結(jié)構(gòu)還包括設(shè)置于接觸窗上的導(dǎo)線，導(dǎo)線與接觸窗電連接，且導(dǎo)線與肖特基接觸金屬層是以相同材料同時形成的。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述肖特基接觸金屬的材料包括鋁、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述接觸窗的材料包括鎢、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述集成電路結(jié)構(gòu)肖特基接觸金屬的側(cè)壁，還包括設(shè)置有間隙壁，間隙壁與接觸窗是以相同材料同時形成的。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述肖特基接觸金屬與基底之間還包括一層阻障層。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)，上述阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
本發(fā)明提出一種集成電路結(jié)構(gòu)的制造方法，其例如是先提供基底，基底中已形成有重?fù)诫s區(qū)與輕摻雜區(qū)。之后，于基底上形成一層介電層，并且于介電層中同時形成暴露出重?fù)诫s區(qū)的接觸孔，以及暴露出輕摻雜區(qū)的開口。繼而，于介電層上依序形成阻障層與第一金屬層。然后，移除重?fù)诫s區(qū)上的介電層上的第一金屬層，以及開口表面的部分第一金屬層。接著，于基底上形成第二金屬層，然后再圖案化第二金屬層，隔開重?fù)诫s區(qū)與輕摻雜區(qū)上的第二金屬層。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述第二金屬層與第一金屬層的材料不同。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述第二金屬層的材料包括鋁、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述第一金屬層的材料包括鎢、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述于移除部分第一金屬層之后、形成第二金屬層之前，還包括移除開口表面的部分阻障層。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述于移除部分第一金屬層之后、形成第二金屬層之前，還包括形成一層緩沖層。
本發(fā)明提出另一種集成電路結(jié)構(gòu)的制造方法，其例如是先提供基底，基底中已形成有重?fù)诫s區(qū)與輕摻雜區(qū)。之后，于基底上形成一層介電層。然后在介電層中形成接觸窗，此接觸窗位于重?fù)诫s區(qū)上。接著，于介電層中形成開口，暴露出部分輕摻雜區(qū)于基底上形成一層金屬層，之后再圖案化金屬層，隔開重?fù)诫s區(qū)與輕摻雜區(qū)上的金屬層。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述金屬層的材料與接觸窗的材料不同。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述接觸窗的材料包括鎢、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述金屬層的材料包括鋁、銅、鉬、金、鉑及其合金。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述制造方法于形成開口之后、形成金屬層之前，還包括形成一阻障層。
依照本發(fā)明的實施例所述的集成電路結(jié)構(gòu)的制造方法，上述阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
本發(fā)明提出的集成電路結(jié)構(gòu)及其制造方法，可以將肖特基二極管與接觸窗整合在同一片芯片上，不但能夠節(jié)省設(shè)計及組裝成本，亦得以提高元件的集成度。此外，接觸窗選用填溝能力佳的金屬，肖特基二極管的肖特基接觸金屬選用電阻低的金屬，更可以提高元件的電性，獲得質(zhì)量更好的集成電路結(jié)構(gòu)。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細(xì)地說明本發(fā)明。
圖1為本發(fā)明的實施例的集成電路結(jié)構(gòu)的剖面示意圖；圖2A至圖2C為本發(fā)明一實施例的集成電路結(jié)構(gòu)的制造流程剖面圖；圖3A至圖3C為本發(fā)明另一實施例的集成電路結(jié)構(gòu)的制造流程剖面圖。
簡單符號說明
100、200、300基底101、201、301隔離結(jié)構(gòu)103、203、303重?fù)诫s區(qū)105、205、305輕摻雜區(qū)110、210、310介電層113、213接觸孔115、215、327開口120、320接觸窗123、133、219、319、331阻障層130肖特基接觸金屬層135間隙壁140導(dǎo)線143、223、323緩沖層220第一金屬層230第二金屬層325圖案化光致抗蝕劑層335金屬層具體實施方式
圖1為本發(fā)明的實施例的集成電路結(jié)構(gòu)的剖面示意圖。請參照圖1，集成電路結(jié)構(gòu)包括基底100、重?fù)诫s區(qū)103、輕摻雜區(qū)105、接觸窗120與肖特基接觸金屬層130。其中，重?fù)诫s區(qū)103與輕摻雜區(qū)105設(shè)置于基底100中，其例如是通過隔離結(jié)構(gòu)101而分隔開來的。重?fù)诫s區(qū)103例如是摻雜有P型或N型摻雜物的摻雜區(qū)，重?fù)诫s區(qū)103例如是一般邏輯元件如MOS元件或存儲器元件中的源極、漏極，且重?fù)诫s區(qū)103可以是設(shè)置于井區(qū)(未繪示)中。輕摻雜區(qū)103例如是配合基底100的導(dǎo)電型而有異，若基底100為P型基底，輕摻雜區(qū)103即為N型的輕摻雜區(qū)；若基底100為N型基底，輕摻雜區(qū)103則為P型的輕摻雜區(qū)。隔離結(jié)構(gòu)101可以是場氧化層或是淺溝槽隔離結(jié)構(gòu)。
基底100上可以設(shè)置有一層介電層110，介電層110的材料例如是氧化硅。介電層110中例如是設(shè)置有接觸孔113與開口115，其中，接觸孔113設(shè)置于重?fù)诫s區(qū)103上；開口115設(shè)置于輕摻雜區(qū)105上，暴露出部分輕摻雜區(qū)105。接觸孔113例如是暴露出重?fù)诫s區(qū)103，或者也可以是暴露出重?fù)诫s區(qū)103上的柵極(未繪示)，而非直接暴露出重?fù)诫s區(qū)103。
接觸窗120位于接觸孔113中，接觸窗120的材料例如是鎢、銅、鉬、金、鉑及其合金。接觸窗120與介電層110、重?fù)诫s區(qū)103之間例如是設(shè)置有一層阻障層123，阻障層123的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等。阻障層123的設(shè)置可以提升接觸窗120與介電層110、重?fù)诫s區(qū)103之間的附著能力。
肖特基接觸金屬層130設(shè)置于輕摻雜區(qū)105上的開口115上，肖特基接觸金屬層130與下方的基底100形成一個肖特基二極管(Schottky Diode)。肖特基接觸金屬層130的材料與接觸窗120的材料不同，其例如是鋁、銅、鉬、金、鉑及其合金。在一實施例中，接觸窗120的材料例如是鎢，肖特基接觸金屬層130的材料例如是鋁。
肖特基接觸金屬層130與介電層110、輕摻雜區(qū)105之間，亦即開口115內(nèi)壁例如是設(shè)置有一層阻障層133。阻障層133的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等。阻障層133與阻障層123例如是以相同材料于同時形成的。
肖特基接觸金屬層130與介電層110側(cè)壁之間還可以設(shè)置有間隙壁135。間隙壁135的材料例如是鎢、銅、鉬、金、鉑及其合金，間隙壁135與接觸窗120例如是以相同材料于同時形成的。
接觸窗120上例如是設(shè)置有一條導(dǎo)線140，導(dǎo)線140與接觸窗120電連接。導(dǎo)線140的材料例如是鋁、銅、鉬、金、鉑及其合金，導(dǎo)線140與肖特基接觸金屬130例如是以相同材料于同時形成的。
導(dǎo)線140與介電層110之間，以及肖特基接觸金屬層130與介電層110、間隙壁135之間例如是設(shè)置有一層緩沖層143，用來避免接觸窗120與導(dǎo)線140、肖特基接觸金屬層130之間產(chǎn)生交叉污染的問題。緩沖層143的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等。
上述集成電路結(jié)構(gòu)的肖特基二極管與接觸窗(及其下方的邏輯元件)是設(shè)置于同一片芯片上，可以大幅度地提高元件的集成度。此外，接觸窗采用填溝能力佳的金屬，肖特基接觸金屬層采用電阻低的金屬，使得本發(fā)明的集成電路結(jié)構(gòu)可以獲得更好的電性表現(xiàn)。
以下即說明本發(fā)明的集成電路結(jié)構(gòu)的制造方法。圖2A至圖2C為本發(fā)明一實施例的集成電路結(jié)構(gòu)的制造流程剖面圖。
請參照圖2A，此集成電路結(jié)構(gòu)的制造方法例如是先提供基底200，基底200中已形成有重?fù)诫s區(qū)203與輕摻雜區(qū)205，兩摻雜區(qū)例如是通過隔離結(jié)構(gòu)201而分隔開來的。其中，重?fù)诫s區(qū)203例如是摻雜有P型或N型摻雜物的摻雜區(qū)，且重?fù)诫s區(qū)203可以是設(shè)置于井區(qū)(未繪示)中。重?fù)诫s區(qū)203例如是一般邏輯元件如MOS元件或存儲器元件的源極或漏極，重?fù)诫s區(qū)203上例如是設(shè)置有邏輯元件的其它構(gòu)件(如柵介電層、柵極等)。輕摻雜區(qū)205例如是配合基底200的導(dǎo)電型而有異，若基底200為P型基底，輕摻雜區(qū)205即為N型的輕摻雜區(qū)；若基底200為N型基底，輕摻雜區(qū)205則為P型的輕摻雜區(qū)。
之后，請繼續(xù)參照圖2A，于基底200上形成一層共形的介電層210，覆蓋住重?fù)诫s區(qū)203與輕摻雜區(qū)205。介電層210的材料例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。接著，圖案化介電層210，于重?fù)诫s區(qū)203上形成接觸孔213，于輕摻雜區(qū)205上形成開口215。圖案化介電層210的方法例如是先于介電層210上形成圖案化光致抗蝕劑層(未繪示)，暴露出重?fù)诫s區(qū)203上及輕摻雜區(qū)205上的部分介電層210，繼而以圖案化光致抗蝕劑層為掩模，移除暴露出的介電層210，而形成接觸孔213與開口215。其中，移除暴露出的介電層210的方法例如是干式蝕刻法或濕式蝕刻法。
然后，請參照圖2B，于介電層210上形成阻障層219，填入接觸孔213與開口215。阻障層219的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等，其形成方法例如是化學(xué)氣相沉積法。
接下來，在阻障層219上形成第一金屬層220，第一金屬層220填滿接觸窗開口213。第一金屬層220的材料例如是鎢、銅、鉬、金、鉑及其合金，其形成方法例如是化學(xué)氣相沉積法。為了避免于接觸孔213中填入第一金屬層220時，會產(chǎn)生孔洞的問題，而影響元件的電性，第一金屬層220優(yōu)選的材料為填溝能力較好的金屬，如鎢。
然后，請繼續(xù)參照圖2B，移除介電層210上以及開口215中的部分第一金屬層220與部分阻障層219。移除的方法例如是回蝕刻法，或者是先進(jìn)行化學(xué)機(jī)械拋光法，再進(jìn)行回蝕刻法。移除部分第一金屬層220與部分阻障層219后，于接觸孔213中留下的第一金屬層220便是接觸窗，接觸窗例如是電連接重?fù)诫s區(qū)203，或是重?fù)诫s區(qū)203上的柵極(未繪示)。至于在開口215的側(cè)壁則會留下呈間隙壁形狀的第一金屬層220。需注意的是，開口215中的部分阻障層219可以經(jīng)蝕刻而移除，或者也可以保留開口215中的阻障層219，其端視元件的需求而定。
繼之，請參照圖2C，于介電層210上形成緩沖層223。緩沖層223的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等，緩沖層223的形成方法例如是化學(xué)氣相沉積法。緩沖層223的設(shè)置可以覆蓋住第一金屬層220，進(jìn)而避免第一金屬層220與后續(xù)填入的金屬(第二金屬層230)產(chǎn)生交叉污染的問題。當(dāng)然，緩沖層223可以視元件需求而選擇性地設(shè)置。
之后，于緩沖層223上形成第二金屬層230。第二金屬層230的材料例如是鋁、銅、鉬、金、鉑及其合金，或是鋁硅合金，第二金屬層230的形成方法例如是物理氣相沉積法或是化學(xué)氣相沉積法。由于開口215的兩側(cè)壁形成有間隙壁形狀的第一金屬層220，因此，在形成第二金屬層230時，更有利于開口215中填入第二金屬層230。
接著，請繼續(xù)參照圖2C，圖案化第二金屬層230，將重?fù)诫s區(qū)203與輕摻雜區(qū)205上的第二金屬層230分隔開來。圖案化第二金屬層230的方法例如是先于第二金屬層230上形成一層圖案化光致抗蝕劑層(未繪示)，之后再以圖案化光致抗蝕劑層為掩模，移除部分第二金屬層230。其中，位于重?fù)诫s區(qū)203上的第二金屬層230是作為導(dǎo)線之用，而位于輕摻雜區(qū)205上的第二金屬層230則與其下方的基底200構(gòu)成肖特基二極管。
上述集成電路結(jié)構(gòu)的制造方法，可以將肖特基二極管與接觸窗的工藝相整合，使肖特基二極管得以與一般邏輯元件形成于同一片芯片上。如此一來，便無須如現(xiàn)有一般，需要將肖特基二極管制作于另一片芯片上，不但可以節(jié)省設(shè)計及組裝的成本，同時也能夠大幅地提升元件的集成度。
以下說明本發(fā)明提出的集成電路結(jié)構(gòu)的另一種制造方法。圖3A至圖3C為本發(fā)明另一實施例的集成電路結(jié)構(gòu)的制造流程剖面圖。
請參照圖3A，此制造方法例如是先提供基底300，基底300中已形成有重?fù)诫s區(qū)303與輕摻雜區(qū)305，兩摻雜區(qū)例如是通過隔離結(jié)構(gòu)301而分隔開來的。其中，重?fù)诫s區(qū)303例如是摻雜有P型或N型摻雜物的摻雜區(qū)，且重?fù)诫s區(qū)303可以是設(shè)置于井區(qū)(未繪示)中。重?fù)诫s區(qū)303例如是一般邏輯元件如MOS元件或存儲器元件的源極或漏極，重?fù)诫s區(qū)303上例如是設(shè)置有邏輯元件的其它構(gòu)件(如柵介電層、柵極等)。輕摻雜區(qū)305例如是配合基底300的導(dǎo)電型而有異，若基底300為P型基底，輕摻雜區(qū)305即為N型的輕摻雜區(qū)；若基底300為N型基底，輕摻雜區(qū)305為P型的輕摻雜區(qū)。
請繼續(xù)參照圖3A，于基底300上形成一層共形的介電層310，覆蓋住重?fù)诫s區(qū)303與輕摻雜區(qū)305。介電層310的材料例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。
接著，同樣請參照圖3A，于介電層310中形成接觸窗320，接觸窗320電連接重?fù)诫s區(qū)303或是重?fù)诫s區(qū)303上的柵極(未繪示)。接觸窗320的材料例如是鎢、銅、鉬、金、鉑及其合金。一般而言，為了避免于接觸窗320的形成過程中產(chǎn)生孔洞的問題，而影響元件的電性，接觸窗320優(yōu)選的材料為填溝能力較好的金屬，如鎢。至于接觸窗320的形成方法應(yīng)為本領(lǐng)域技術(shù)人員所周知，于此不再贅述。接觸窗320與介電層310、重?fù)诫s區(qū)303之間例如是設(shè)置有一層阻障層319，阻障層319的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等，其形成方法例如是化學(xué)氣相沉積法。
繼而，請參照圖3B，于介電層310上形成緩沖層323，緩沖層323的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等，其形成方法例如是化學(xué)氣相沉積法。緩沖層323的設(shè)置可以覆蓋住接觸窗320，進(jìn)而避免接觸窗320與后續(xù)填入的金屬(金屬層335)產(chǎn)生交叉污染的問題。當(dāng)然，緩沖層323可以視元件需求而選擇性地設(shè)置。
然后，請繼續(xù)參照圖3B，于緩沖層323上形成一層圖案化光致抗蝕劑層325，暴露出輕摻雜區(qū)305上的部分介電層310。圖案化光致抗蝕劑層325的形成方法例如是先以旋轉(zhuǎn)涂布的方式于緩沖層323上形成一層正光致抗蝕劑，之后經(jīng)過曝光顯影的步驟而形成之。接著，以圖案化光致抗蝕劑層325為掩模，移除暴露出的介電層310，形成開口327。移除部分介電層310的方法例如是干式蝕刻法或是濕式蝕刻法。
之后，請參照圖3C，于開口327的底部形成一層阻障層331，阻障層331的材料例如是鈦、氮化鈦、鉭、氮化鉭、氮化鎢、氮化鈦鎢、鎳、鋅、氮化鋅、鉻或氮化鉻等，阻障層331的形成方法例如是化學(xué)氣相沉積法。其后，移除圖案化光致抗蝕劑層325，移除的方法例如是干式去光致抗蝕劑或濕式去光致抗蝕劑。
接下來，請繼續(xù)參照圖3C，于基底300上形成一層金屬層335。金屬層335的材料與接觸窗320的材料不同，其例如是鋁、銅、鉬、金、鉑及其合金，或是鋁硅合金，金屬層335的形成方法例如是物理氣相沉積法或是化學(xué)氣相沉積法。繼而，圖案化這一層金屬層335，將重?fù)诫s區(qū)303與輕摻雜區(qū)305上的金屬層335分隔開來。圖案化金屬層335的方法例如是先于金屬層335上形成一層圖案化光致抗蝕劑層(未繪示)，之后再以圖案化光致抗蝕劑層為掩模，移除部分金屬層335。其中，位于重?fù)诫s區(qū)303上的金屬層335是作為導(dǎo)線之用，而位于輕摻雜區(qū)305上的金屬層335則是作為肖特基接觸金屬，與其下方的阻障層331、基底300構(gòu)成肖特基二極管。
上述集成電路結(jié)構(gòu)的制造方法先形成接觸窗320，再形成開口327(后續(xù)形成金屬層335，亦即肖特基接觸金屬容易掌握開口327的地方)，對于金屬層335與輕摻雜區(qū)305之間的結(jié)可以獲得更好的保護(hù)，避免于接觸窗320的形成過程中，造成此結(jié)的破壞。如此一來，也能夠形成質(zhì)量更好的肖特基二極管。
綜上所述，本發(fā)明提出的集成電路結(jié)構(gòu)及其制造方法，可以將肖特基二極管與接觸窗的工藝整合在同一片芯片上，不但能夠節(jié)省設(shè)計及組裝成本，亦得以提高元件的集成度。此外，接觸窗選用填溝能力佳的金屬，肖特基二極管的肖特基接觸金屬選用電阻低的金屬，更可以提高元件的電性，獲得質(zhì)量更好的集成電路結(jié)構(gòu)。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括基底，該基底上已形成有重?fù)诫s區(qū)與輕摻雜區(qū)；接觸窗，設(shè)置于該重?fù)诫s區(qū)上；以及肖特基接觸金屬層，設(shè)置于該輕摻雜區(qū)上，與該基底構(gòu)成肖特基二極管，其中，該接觸窗的材料與該肖特基接觸金屬層的材料不同。
2.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括導(dǎo)線，設(shè)置于該接觸窗上，與該接觸窗電連接，其中該導(dǎo)線與該肖特基接觸金屬層是以相同材料同時形成的。
3.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該肖特基接觸金屬的材料包括鋁、銅、鉬、金、鉑及其合金。
4.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該接觸窗的材料包括鎢、銅、鉬、金、鉑及其合金。
5.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括間隙壁，設(shè)置于該肖特基接觸金屬的側(cè)壁，該間隙壁與該接觸窗是以相同材料同時形成的。
6.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該肖特基接觸金屬與該基底之間還包括阻障層。
7.如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
8.一種集成電路結(jié)構(gòu)的制造方法，包括提供基底，該基底中已形成有重?fù)诫s區(qū)與輕摻雜區(qū)；于該基底上形成介電層；于該介電層中同時形成暴露出該重?fù)诫s區(qū)的接觸孔，以及暴露出該輕摻雜區(qū)的開口；于該介電層上形成阻障層；于該阻障層上形成第一金屬層；移除該重?fù)诫s區(qū)上的該介電層上的該第一金屬層，以及該開口表面的部分該第一金屬層；于該基底上形成第二金屬層；圖案化該第二金屬層，隔開該重?fù)诫s區(qū)與該輕摻雜區(qū)上的該第二金屬層。
9.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中該第二金屬層與該第一金屬層的材料不同。
10.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中該第二金屬層的材料包括鋁、銅、鉬、金、鉑及其合金。
11.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中該第一金屬層的材料包括鎢、銅、鉬、金、鉑及其合金。
12.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中于移除部分該第一金屬層之后、形成該第二金屬層之前，還包括移除該開口表面的部分該阻障層。
13.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中該阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
14.如權(quán)利要求8所述的集成電路結(jié)構(gòu)的制造方法，其中于移除部分該第一金屬層之后、形成該第二金屬層之前，還包括形成緩沖層。
15.一種集成電路結(jié)構(gòu)的制造方法，包括提供基底，該基底中已形成有重?fù)诫s區(qū)與輕摻雜區(qū)；于該基底上形成介電層；于該介電層中形成接觸窗，該接觸窗位于該重?fù)诫s區(qū)上；于該介電層中形成開口，暴露出部分該輕摻雜區(qū)；于該基底上形成金屬層；圖案化該金屬層，隔開該重?fù)诫s區(qū)與該輕摻雜區(qū)上的該金屬層。
16.如權(quán)利要求15所述的集成電路結(jié)構(gòu)的制造方法，其中該金屬層的材料與該接觸窗的材料不同。
17.如權(quán)利要求15所述的集成電路結(jié)構(gòu)的制造方法，其中該接觸窗的材料包括鎢、銅、鉬、金、鉑及其合金。
18.如權(quán)利要求15所述的集成電路結(jié)構(gòu)的制造方法，其中該金屬層的材料包括鋁、銅、鉬、金、鉑及其合金。
19.如權(quán)利要求15所述的集成電路結(jié)構(gòu)的制造方法，其中于形成該開口之后、形成該金屬層之前，還包括形成阻障層。
20.如權(quán)利要求18所述的集成電路結(jié)構(gòu)的制造方法，其中該阻障層的材料包括鈦、氮化鈦、鉭及氮化鉭。
全文摘要
一種集成電路結(jié)構(gòu)，此結(jié)構(gòu)包括基底、接觸窗與肖特基接觸金屬層?；咨弦研纬捎兄?fù)诫s區(qū)與輕摻雜區(qū)。接觸窗設(shè)置于重?fù)诫s區(qū)上，而肖特基接觸金屬層則設(shè)置于輕摻雜區(qū)上，與基底構(gòu)成肖特基二極管。其中，接觸窗的材料與肖特基接觸金屬層的材料不同。
文檔編號H01L29/66GK101060119SQ20061007548
公開日2007年10月24日 申請日期2006年4月20日 優(yōu)先權(quán)日2006年4月20日
發(fā)明者鄭朝華 申請人:聯(lián)華電子股份有限公司