專利名稱：集成電路的可制造性設計方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種集成電路的可制造性設 計方法。
技術背景集成電路(IC)制程技術不斷的微縮，尤其在O. 13微米制程后，硅制程的 線寬都已小于曝光的波長長度，使得制程的穩(wěn)定性的控制日漸艱難，許多制 程上的衍生效應于先前設計時并未被充分考量，即制程的分辨率不足以把IC 工程師設計出的幾何圖形精確地轉換到晶圓上，使得以前單純的設計工作無 法被繼續(xù)接受，如此一來，必須反覆進行合成和布局布線的工作，而這樣當 然會延遲完成時間和造成成本上的浪費。針對這些幾何圖形在蝕刻制程后出現失真的情況產生的"可制造性導向 設計，，(Design For Manuf act訓bi 1 i ty, DFM )，在近一、二年來開始成 為IC設計的主題。DFM或良率導向設計(Design for Yield, DFY)，簡而言 之就是由制程人員將IC由設計完成到制造過程所可能發(fā)生之各種效應 (Effects)及變異(Variation)及更重要的對IC功能的影響加以仔細的分 析檢測，而設計者在設計過程中含入這些信息參考量，以使所設計的IC對制 程變異有更佳之容忍度(tolerance)及更容易有高良率。由此，現在的設計工程師在工作上除了要考量前段邏輯合成、布線等邏 輯設計的問題外，還必須解決實際生產中光刻、刻蝕等制程階段所產生可預 測或不可預測的困擾，即在傳統(tǒng)設計后加入可制造性檢測，使得在設計中可 采用最精確的電性參數模型，以解決實際臨界尺寸與原設計布局偏差以及制 程缺陷問題。在實際制程中，精確地控制臨界尺寸及減少拋光工藝缺陷的產生對IC制 造而言是非常必要的，研究表明，臨界尺寸偏差及拋光工藝缺陷的產生明顯 地依賴于各層圖形的圖形密度，此圖形密度定義為圖形區(qū)與非圖形區(qū)的面積 比；由此，如何控制各層圖形的圖形密度以提高設計的可制造性成為本領域 技術人員亟待解決的問題。專利號為"00806056.8"的中國專利申請中提供了一種降低圖形密度的 柵層填充方法，該方法通過改變填充圖形尺寸獲得目標圖形密度，但并未提
供無填充圖形時應如何獲得目標圖形密度，由此，急需一種可利用現有圖形密度直接獲得目標圖形密度的集成電路的可制造性設計方法。發(fā)明內容本發(fā)明提供了一種集成電路的可制造性設計方法，可通過控制設計圖形 密度，增強產品的可制造性。本發(fā)明提供的一種集成電路的可制造性設計方法，包括 對初始設計圖形進行密度計算，所述密度包括局部密度及整體密度； 提取圖形密度；調整圖形密度至目標圖形密度，所述目標圖形密度包括局部目標圖形密 度及整體目標圖形密度；根據所述目標圖形密度確定可制造性圖形密度準則； 根據所述可制造性圖形密度準則改進初始設計。所述計算局部密度時需選取的特定區(qū)域尺寸范圍為0. 25微米2 ~ 2500微 米2;所述相鄰特定區(qū)域間具有重疊區(qū)域，且任一特定區(qū)域的邊界與相鄰特定 區(qū)域的中心重合；所述調整圖形密度至目標圖形密度的方法包括 將初始設計圖形按密度值分區(qū)； 預定一圖形密度；調整不同分區(qū)內的圖形密度至所述預定圖形密度；將對應所述圖形密度的模擬產品特征參數與實際產品要求進行對比；若所述模擬產品特征參數滿足實際產品要求，則所述圖形密度可確定為局部目標圖形密度，進而，對具有所述均勻局部目標圖形密度的芯片進行整體密度計算，將所述密度值定為整體目標圖形密度； 否則，預定下一圖形密度；重復所述對比、判斷步驟，直至得出目標圖形密度。所述預定圖形密度范圍為1°/。~ 30%;所述模擬產品特征參數包含光傳輸速 率、最大/最小局部密度、最大/最小整體密度、芯片性能參數以及芯片良率 統(tǒng)計等；所述調整圖形密度至預定圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)；在所述分區(qū)圖形區(qū)內形成孔洞；所述孔洞處充滿異于圖形區(qū)材料的介質。所述調整圖形密度至預定圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)非圖形區(qū)內制作填充圖形。所述可制造性圖形密度準則為所述局部目標圖形密度小于5 0%，所述整體 目標圖形密度小于30%。本發(fā)明提供的一種確定可制造性圖形密度準則的方法，包括將初始設計圖形按密度值分區(qū)；預定一圖形密度；調整不同分區(qū)內的圖形密度至所述預定圖形密度； 將對應所述圖形密度的模擬產品特征參數與實際產品要求進行對比； 若所述模擬產品特征參數滿足實際產品要求，則所述圖形密度可確定為 局部目標圖形密度，進而，對具有所述均勻局部目標圖形密度的芯片進行整體密度計算，將所述密度值定為整體目標圖形密度； 否則，預定下一圖形密度；重復所述對比、判斷步驟，得出目標圖形密度，所述目標圖形密度包括 局部目標圖形密度及整體目標圖形密度；根據所述目標圖形密度確定可制造性圖形密度準則。所述預定圖形密度值范圍為1°/。~ 30%;所述模擬產品特征參數包含光傳輸 速率、最大/最小局部密度、最大/最小整體密度、芯片性能參數以及芯片良 率統(tǒng)計等。所述調整不同分區(qū)內的圖形密度至所述預定圖形密度的方法包括 將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)圖形區(qū)內形成孔洞；所述孔洞處充滿異于圖形區(qū)材料的介質。 所述調整不同分區(qū)內的圖形密度至所述預定圖形密度的方法包括 將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)非圖形區(qū)內制作填充圖形。本發(fā)明提供的一種改變現有圖形密度以獲得目標圖形密度的方法，包括:對初始設計圖形進行密度計算；提取圖形密度；
確定目標圖形密度，所述目標圖形密度包括局部目標圖形密度和整體目標圖形密度；將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 調整各分區(qū)內圖形密度獲得局部目標圖形密度； 根據局部目標圖形密度獲得整體目標圖形密度。所述調整各分區(qū)內圖形密度獲得局部目標圖形密度的方法為在所述分區(qū) 圖形區(qū)內形成孔洞；所述孔洞處充滿異于圖形區(qū)材料的介質；所述調整各分 區(qū)內圖形密度獲得局部目標圖形密度的方法為在所述分區(qū)非圖形區(qū)內制作填 充圖形。與現有技術相比，本發(fā)明具有以下優(yōu)點1. 通過控制設計圖形密度，即控制設計圖形局部密度小于50%,整體密 度小于30%,減小了特征尺寸不均勻及研磨缺陷等的產生，增強了產品的可制 造性，同時降低了生產成本；2. 采用本發(fā)明方法，通過在高密度圖形區(qū)內形成孔洞，在低密度圖形區(qū) 內填充虛擬電極，可利用現有圖形密度直接獲得目標圖形密度；3. 通過控制設計圖形密度，在增強產品的可制造性的同時，可縮短新產 品試制時間，并降低研發(fā)成本。


圖1為說明本發(fā)明實施例的初始設計示意圖； 圖2為說明本發(fā)明實施例的初始設計圖形分區(qū)示意圖； 圖3A ~ 3B為說明本發(fā)明實施例的第一圖形密度改進方式示意圖； 圖4為說明本發(fā)明實施例的第二圖形密度改進方式示意圖； 其中相同部分用同一標號注明； IO:初始設計圖形； 20:非圖形區(qū)；30:圖形區(qū)； 40:高圖形密度區(qū)域；50:目標圖形密度區(qū)域； 60:低圖形密度區(qū)域；70:孔洞； 80:填充介質；90:填充圖形。
具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖 對本發(fā)明的具體實施方式
做詳細的說明。本發(fā)明方法適用于集成電路制造過程中的任意層的設計，包括柵層、 擴散層及金屬層等，為避免引起不必要的難于理解，沒有描述眾所周知的電 路、系統(tǒng)及工藝操作。采用本發(fā)明方法的具體流程為首先，對初始設計圖形進行密度計算， 所述密度包括局部密度及整體密度；然后，提取圖形密度，繼而調整圖形密 度至目標圖形密度，所述目標圖形密度包括局部目標圖形密度及整體目標圖 形密度；進而根據所述目標圖形密度確定可制造性圖形密度準則；最后，根 據所述可制造性圖形密度準則改進初始設計。首先，按原設計要求進行初始設計，并對所述初始設計圖形進行密度計算。圖l為說明本發(fā)明實施例的初始設計示意圖，如圖l所示，所述初始設計 圖形10包括圖形區(qū)30及非圖形區(qū)20;所述密度為選定區(qū)域內圖形區(qū)30與非圖 形區(qū)20的面積比；所述選定區(qū)域可為芯片(die)內任意區(qū)域。術語"面積" 表示設計圖形中的空間或位置，并可與術語"區(qū)域，，互換。所述密度包括局部密度及整體密度；所述局部圖形密度為特定區(qū)域內圖 形區(qū)與非圖形區(qū)的面積比；所述整體圖形密度為芯片范圍內圖形區(qū)與非圖形 區(qū)的面積比；所述特定區(qū)域尺寸的選擇與制程節(jié)點相關；作為本發(fā)明的實施 例，制程節(jié)點選為90納米，所述特定區(qū)域為方形區(qū)域；所述特定區(qū)域尺寸范 圍選為O. 25微米2~ 2500微米2;所述特定區(qū)域可涵蓋芯片內任意區(qū)域。的特殊選擇，不應作為對保護范圍的限定，本領域技術人員對此做出的任何 更改均應包含在本發(fā)明所要求保護的范圍內。為精確計算芯片內任意特定區(qū)域內的局部密度，需順序選取所述各特定 區(qū)域，使相鄰特定區(qū)域間具有重疊區(qū)域，且任一特定區(qū)域的邊界與相鄰特定 區(qū)域的中心重合；如此，可避免在芯片外圍電路中產生缺陷。所述密度計算 可根據實際需要重復進行。然后，提取圖形密度，并調整圖形密度以確定目標圖形密度，所述目標 圖形密度包括局部目標圖形密度及整體目標圖形密度，進而確定可制造性圖 形密度準則。
根據密度計算結果，提取圖形密度，并將初始設計圖形按密度值分為復數個區(qū)域，如第一區(qū)域內密度范圍為0~10°/ 、第二區(qū)域內密度范圍為10°/。~ 20%.......依此類推，獲得復數個具有不同密度范圍的初始設計圖形分區(qū)。誠然，所述初始設計圖形的分區(qū)方式為便于說明本發(fā)明實施例所做出的 特殊選擇，不應作為對保護范圍的限定，本領域技術人員對此做出的任何更 改均應包含在本發(fā)明所要求保護的范圍內。為確定目標圖形密度，進而確定可制造性圖形密度準則，需首先分析圖 形密度與產品特征參數的關系；所述特征參數包括光傳輸速率、最大/最小 局部密度、最大/最小整體密度、芯片性能參數以及芯片良率統(tǒng)計等；所述特 征參數為實際工藝參數；所述目標圖形密度可以是特定圖形密度或特定圖形 密度范圍；作為本發(fā)明的實施例，所述目標圖形密度包括局部目標圖形密度 和整體目標圖形密度。確定目標圖形密度的具體方法為首先，預定一圖形密度值，如，10%;繼而，調整不同初始設計圖形分區(qū) 內的圖形密度，使得不同分區(qū)內的圖形密度均小于所述預定的圖形密度值； 進而，對比對應所述圖形密度值的設計圖形的數據庫內模擬產品特征參數及 實際產品要求，若獲得的模擬產品特征參數滿足實際產品要求，則所述圖形 密度值可確定為局部目標圖形密度值，進而，對具有所述均勻局部目標圖形 密度值的芯片進行整體密度計算，將所述密度值定為整體目標圖形密度值； 否則，預定下一圖形密度值，如，20%，重復所述對比、判斷步驟，直至得出 目標圖形密度值。圖2為說明本發(fā)明實施例的初始設計圖形分區(qū)示意圖，如圖2所示，為說 明本發(fā)明的實施例，將初始設計圖形按密度分為高密度圖形區(qū)40、目標密度 圖形區(qū)50以及j氐密度圖形區(qū)60。誠然，所述預定圖形密度值的具體選擇以及分區(qū)的具體形式為便于說明 本發(fā)明實施例所做出的特殊選擇，不應作為對保護范圍的限定，本領域技術綜合各類產品及同 一產品對應不同材料層圖形的目標圖形密度值，確定 可制造性圖形密度準則。 作為本發(fā)明的實施例，所述可制造性圖形密度準則為所述局部目標囝形密度小于50%，所述整體目標圖形密度小于30%。若所述選定區(qū)域內密度值超出所述可制造性圖形密度準則，則所述初始設計不滿足設計可制造性檢測要求，需通過后續(xù)步驟改進初始設計；若所述選定區(qū)域內密度值符合所述可制 造性圖形密度準則，則所述初始設計滿足設計可制造性檢測要求，可交付生 產。
圖3A 3B為說明本發(fā)明實施例的第一圖形密度改進方式示意圖，對初始 設計高密度圖形分區(qū)40，調整分區(qū)內圖形密度的具體步驟為如圖3A所示，在所述初始設計圖形分區(qū)內形成孔洞70,通過減小所述分 區(qū)內圖形區(qū)面積并增大非圖形區(qū)面積而降低所述分區(qū)內的圖形密度。所述孔洞70處露出非圖形區(qū)20;所述孔洞的數量、形狀及尺寸根據可制 造性圖形密度準則確定。作為本發(fā)明的實施例，所述孔洞的形狀選為方形。作為對保護范圍的限定，本領域技術人員對此做出的任何更改均應包含在本 發(fā)明所要求保護的范圍內。顯然，如圖3B所示，在所述圖形區(qū)形成孔洞70,繼而在所述孔洞處充滿 異于圖形區(qū)材料的填充介質80,以使所述圖形區(qū)與其它層圖形區(qū)相連，仍然 相當于減少圖形區(qū)面積，增加非圖形區(qū)面積，進而達到降低選定區(qū)域內圖形 密度的目的。圖4為說明本發(fā)明實施例的第二圖形密度改進方式示意圖，如圖4所示， 對初始設計低密度圖形分區(qū)60，調整分區(qū)內圖形密度的具體步驟為在所述 分區(qū)內制作填充圖形90,相當于增加圖形區(qū)面積，減少非圖形區(qū)面積，進而 增加了選定區(qū)域內圖形密度。所述填充圖形的形狀和規(guī)格根據設計要求、工 藝節(jié)點及工藝要求確定。作為本發(fā)明方法的實施例，所述填充圖形的形狀可 選用正方形、矩形、十字形以及T形、L形等。
誠然，所述方形填充圖形為便于說明本發(fā)明實施例所做出的特殊選擇， 不應作為對保護范圍的限定，本領域技術人員對此做出的任何更改均應包含 在本發(fā)明所要求保護的范圍內。
應指出的是，本發(fā)明實施例中的填充圖形將不被電連接到芯片內的任何 有源器件，從總的圖形密度觀點看，填充圖形的準確設計并不關鍵，但其應
具有合理的間隔及分布，以便滿足設計要求并盡量減小其它不希望產生的效應。最后，改進初始設計并進行重復檢測。若所述局部密度大于50°/。或所述整體密度大于30%,即所述初始設計不滿 足設計可制造性檢測要求，需通過上述步驟改進初始設計并進行重復檢測。采用本發(fā)明方法，通過控制設計圖形密度，即控制設計圖形局部密度小 于50%，整體密度小于30%,減小了特征尺寸不均勻及研磨缺陷等的產生，增 強了產品的可制造性，同時降低了生產成本；采用本發(fā)明方法，通過在高密 度圖形區(qū)內形成孔洞，在低密度圖形區(qū)內填充虛擬電極，可利用現有圖形密 度直接獲得目標圖形密度；通過控制設計圖形密度，在增強產品的可制造性 的同時，可縮短新產品試制時間，并降低研發(fā)成本。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何 本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和 修改，因此本發(fā)明的保護范圍應當以本發(fā)明權利要求所界定的范圍為準。
權利要求
1. 一種集成電路的可制造性設計方法，其特征在于，包括 對初始設計圖形進行密度計算，所述密度包括局部密度及整體密度；提取圖形密度；調整圖形密度至目標圖形密度，所述目標圖形密度包括局部目標圖形密度及整體目標圖形密度；根據所述目標圖形密度確定可制造性圖形密度準則； 根據所述可制造性圖形密度準則改進初始設計。
2. 根據權利要求1所述的方法，其特征在于計算局部密度時需選取的 特定區(qū)域尺寸范圍為0. 25微米2~ 2500微米2。
3. 根據權利要求2所述的方法，其特征在于所述相鄰特定區(qū)域間具有 重疊區(qū)域，且任一特定區(qū)域的邊界與相鄰特定區(qū)域的中心重合。
4. 根據權利要求l所述的方法，其特征在于所述調整圖形密度至目標 圖形密度的方法包括將初始設計圖形按密度值分區(qū)； 預定一圖形密度；調整不同分區(qū)內的圖形密度至所述預定圖形密度；將對應所述圖形密度的模擬產品特征參數與實際產品要求進行對比；若所述模擬產品特征參數滿足實際產品要求，則所述圖形密度可確定為局部目標圖形密度，進而，對具有所述均勻局部目標圖形密度的芯片進行整體密度計算，將所述密度值定為整體目標圖形密度； 否則，預定下一圖形密度； 重復所述對比、判斷步驟，直至得出目標圖形密度。
5. 根據權利要求4所述的方法，其特征在于所述預定圖形密度范圍為1%~ 30%。
6. 根據權利要求4所述的方法，其特征在于所述模擬產品特征參數包 含光傳輸速率、最大/最小局部密度、最大/最小整體密度、芯片性能參數以 及芯片良率統(tǒng)計等。
7. 根據權利要求4所述的方法，其特征在于所述調整圖形密度至預定 圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)圖形區(qū)內形成孔洞。
8. 根據權利要求4所述的方法，其特征在于所述孔洞處充滿異于圖形 區(qū)材料的介質。
9. 根據權利要求4所述的方法，其特征在于所述調整圖形密度至預定 圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)非圖形區(qū)內制作填充圖形。
10. 根據權利要求l所述的方法，其特征在于所述可制造性圖形密度準 則為所述局部目標圖形密度小于50%，所述整體目標圖形密度小于30°/ 。
11. 一種確定可制造性圖形密度準則的方法，其特征在于，包括 將初始設計圖形按密度值分區(qū)；預定一圖形密度；調整不同分區(qū)內的圖形密度至所述預定圖形密度； 將對應所述圖形密度的模擬產品特征參數與實際產品要求進行對比； 若所述模擬產品特征參數滿足實際產品要求，則所述圖形密度可確定為 局部目標圖形密度，進而，對具有所述均勻局部目標圖形密度的芯片進行整體密度計算，將所述密度值定為整體目標圖形密度； 否則，預定下一圖形密度；重復所述對比、判斷步驟，得出目標圖形密度，所述目標圖形密度包括 局部目標圖形密度及整體目標圖形密度；根據所述目標圖形密度確定可制造性圖形密度準則。
12. 根據權利要求ll所述的方法，其特征在于所述預定圖形密度值范 圍為1°/。~ 30%。
13. 根據權利要求ll所述的方法，其特征在于所述模擬產品特征參數 包含光傳輸速率、最大/最小局部密度、最大/最小整體密度、芯片性能參數 以及芯片良率統(tǒng)計等。
14. 根據權利要求ll所述的方法，其特征在于所述調整不同分區(qū)內的圖形密度至所述預定圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)圖形區(qū)內形成孔洞。
15. 根據權利要求ll所述的方法，其特征在于所述孔洞處充滿異亍圖 形區(qū)材料的介質。
16. 根據權利要求ll所述的方法，其特征在于所述調整不同分區(qū)內的 圖形密度至所述預定圖形密度的方法包括將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 在所述分區(qū)非圖形區(qū)內制作填充圖形。
17. —種改變現有圖形密度以獲得目標圖形密度的方法，其特征在于，包括 對初始設計圖形進行密度計算； 提取圖形密度；確定目標圖形密度，所述目標圖形密度包括局部目標圖形密度和整體目 標圖形密度；將所述初始設計圖形按密度值分區(qū)，所述分區(qū)包含圖形區(qū)及非圖形區(qū)； 調整各分區(qū)內圖形密度獲得局部目標圖形密度； 根據局部目標圖形密度獲得整體目標圖形密度。
18. 根據權利要求17所述的方法，其特征在于所述調整各分區(qū)內圖形 密度獲得局部目標圖形密度的方法為在所述分區(qū)圖形區(qū)內形成孔洞。
19. 根據權利要求18所述的方法，其特征在于所述孔洞處充滿異于圖 形區(qū)材料的介質。
20.根據權利要求17所述的方法，其特征在于所述調整各分區(qū)內圖形密 度獲得局部目標圖形密度的方法為在所述分區(qū)非圖形區(qū)內制作填充圖形。
全文摘要
一種集成電路的可制造性設計方法，包括對初始設計圖形進行密度計算，所述密度包括局部密度及整體密度；提取圖形密度；調整圖形密度至目標圖形密度，所述目標圖形密度包括局部目標圖形密度及整體目標圖形密度；根據所述目標圖形密度確定可制造性圖形密度準則；根據所述可制造性圖形密度準則改進初始設計。
文檔編號H01L27/02GK101123218SQ20061002990
公開日2008年2月13日 申請日期2006年8月10日 優(yōu)先權日2006年8月10日
發(fā)明者俊 傅, 丹 許 申請人:中芯國際集成電路制造(上海)有限公司