專利名稱：半導(dǎo)體器件中作為低k膜的多孔陶瓷材料的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于例如集成電路等半導(dǎo)體器件的電介質(zhì)膜領(lǐng)域。
背景技術(shù)：
在集成電路中通常使用幾層電介質(zhì)材料。例如，在形成于襯底中的晶體管之間形成互連，其中上方導(dǎo)體嵌入在層間電介質(zhì)(ILD)中。通常使用幾個這樣的層，每一層都包括導(dǎo)線和用于與下層中的導(dǎo)體形成接觸的通孔。在許多情況下，利用鑲嵌(damascene)工藝將導(dǎo)體和通孔嵌入在ILD中。
電介質(zhì)材料的介電常數(shù)(k)在很大程度上決定了集成電路中各個導(dǎo)體和通孔之間的電容。希望具有一種低k電介質(zhì)，以減小RC延遲和導(dǎo)體之間的串?dāng)_。
使用并且建議使用幾種電介質(zhì)來減小該電容。這些低k電介質(zhì)的一個問題是它們的機械性能差。由于經(jīng)常需要進行化學(xué)機械拋光以便為多層互連結(jié)構(gòu)提供足夠的平坦度，因此這尤其是一個問題。這種和其他應(yīng)力可能在機械性能差的層中引起故障。


圖1是幾種材料的楊氏模量和介電常數(shù)(k)之間關(guān)系的示圖；圖2是包括幾種陶瓷材料的幾種材料的楊氏模量和密度之間關(guān)系的示圖；圖3示出了用于本發(fā)明實施例的方法；
圖4A是層間電介質(zhì)(ILD)和下方導(dǎo)體的截面正視圖；圖4B示出了蝕刻通孔開口和溝槽之后的圖4A的層；圖4C示出了形成阻擋層之后的圖4B的結(jié)構(gòu)；圖4D示出了金屬化和平坦化工藝之后的圖4C的結(jié)構(gòu)；圖4E示出了減小ILD密度的工藝之后的圖4D的結(jié)構(gòu)。
具體實施例方式
在以下說明中，介紹了在例如集成電路等半導(dǎo)體器件中多孔陶瓷材料的使用和形成。為了完整理解本發(fā)明，闡述了許多具體細節(jié)，例如具體化合物。對于本領(lǐng)域技術(shù)人員來說顯而易見的是這些具體細節(jié)對于實施本發(fā)明來說不是必需的。此外，為了不會不必要地模糊本發(fā)明，沒有具體描述公知的處理步驟，例如沉積步驟。
如上所述，半導(dǎo)體器件中電介質(zhì)層的機械強度是很重要的，在如鑲嵌工藝中經(jīng)常進行的對層施加化學(xué)機械拋光(CMP)的情況下尤其如此。封裝的應(yīng)力甚至可能會比CMP應(yīng)力更高，因此在ILD必須抗裂或抗變形的情形中也是非常重要的一點。
通常，在鑲嵌工藝中在ILD中形成用于通路和導(dǎo)體這兩者的開口。然后將金屬沉積或電鍍到開口中。金屬覆蓋ILD的整個暴露表面。使用平坦化步驟除去電介質(zhì)表面的金屬，最有效的是采用拋光的方法。除非ILD的強度足以承受這種拋光和其他應(yīng)力，否則可能會在器件中產(chǎn)生缺陷。其他應(yīng)力包括與封裝和通常使用時的熱循環(huán)相關(guān)的應(yīng)力。
通常，電介質(zhì)材料的機械強度包括其彈性模量、硬度和粘結(jié)強度，但不限于此。很大程度上，機械強度很好地遵循彈性模量，因此為了該專利的目的，使用彈性模量(其也被稱作楊氏模量)來評估機械強度。楊氏模量被定義為給定材料的應(yīng)力/應(yīng)變，并通常以千兆-帕斯卡(GPa)為單位進行測量。該模量從橡膠的小于0.1、聚酰亞胺的3-5、柔軟材料的100或以下、許多陶瓷的幾百、變化到金剛石的1000。
如上所述，在集成電路中使用的、尤其是如大多數(shù)現(xiàn)代電路那樣高頻操作的集成電路中使用的包括ILD的電介質(zhì)層應(yīng)當(dāng)具有低k。對于以大約32nm的最小間距制造的這種電路而言，可接受的介電常數(shù)k為大約2.2或更低。(介電常數(shù)可以高至2.4，并且仍然被認為是可接受的，因此本專利中使用的“大約2.2”是旨在覆蓋k＝2.4的上限)。認為在集成電路處理中以楊氏模量測量的可接受的機械強度為6GPa或更高，優(yōu)選大約10GPa或更高。
如以下詳述，在致密基體(dense matrix)狀態(tài)(無孔)中k大于2.2的陶瓷材料用作多孔基體中的ILD。通過減小陶瓷材料的密度來降低k。這通過在保持充分的機械強度的同時使陶瓷材料多孔化來實現(xiàn)。這些材料在多孔基體中具有大于6GPa的E值，如下所述。
通常，陶瓷被認為是堅硬的和易碎的非金屬材料。它們通常是電絕緣體、耐熱并通常不易被化學(xué)物質(zhì)侵蝕。如下面將要介紹的，通過包括使用商業(yè)上可獲得的前體的幾種工藝可以形成陶瓷膜，包括具有氮化物的那些陶瓷膜。
隨著電介質(zhì)材料的密度降低(孔隙率增大)，其k成比例地降低。在其密度降低時，該材料的強度由以下公式來表達E＝E0(ρm)，其中E＝預(yù)計的楊氏模量，E0＝致密基體(使材料多孔化之前的初始材料)的楊氏模量，ρ＝密度(與孔隙率和k成比例)，并且m＝實驗確定的指數(shù)。
作為一個實例，k＝2.2(碳15％，孔隙率30％)的CDO所計算出的楊氏模量為4.1GPa。與之相比，k＝2.2(孔隙率47％)的多孔SiO2所計算出的楊氏模量為8.2GPa。
圖1是三種二氧化硅(非陶瓷)基材料的k值和楊氏模量之間關(guān)系的示圖。從k為2.2時能夠看出，這些材料的E下降到低于或臨近6GPa或更大，即所尋求的最小E。
圖2是幾種陶瓷材料的楊氏模量作為該材料密度的函數(shù)的示圖。為了進行對比，該曲線還示出二氧化硅和金剛石。注意k還與密度成正比，可以看出這些陶瓷材料中的幾種材料在較低的密度下具有比二氧化硅更大的強度。事實上，存在幾種在k＝2.2所需的孔隙率下具有比SiO2更高的楊氏模量的陶瓷材料。
假定電介質(zhì)膜所需的k為2.2。下表給出幾種陶瓷材料的原始k、E0(致密膜)、以及在k為2.2時的孔隙率和E。為了進行對比，在該表中還給出了二氧化硅。
表1(k＝2.2)

因此，多孔BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AlN提供了一種比SiO2性能更佳的膜，因為它們在提供k為2.2的孔隙率下都比SiO2更堅固。
為了提供用于半導(dǎo)體器件的陶瓷膜，首先選擇E0大于或等于100GPa的陶瓷材料。該膜的k應(yīng)當(dāng)為15或更小。這在圖3中顯示為30。然后，確定理想的k(例如大約為2.2或更小的k)所需的孔隙率。這產(chǎn)生6GPa或更大的E，如圖3中31所示。現(xiàn)在，如32所示，以確定的孔隙率形成多孔陶瓷膜，由此提供理想的k。這就是在表1中為所示的陶瓷材料示出的內(nèi)容。
陶瓷膜的等離子體增強化學(xué)氣相沉積(PECVD)是公知的。例如，使用叔丁氧化鋯來沉積k＝16的二氧化鋯膜(參見Byeong-OkCho，B.-O.，等，Appl.Phys.Lett.，80(16)，2002，1052-1054)。可以使用前體通過PECVD、旋涂、或其它常規(guī)沉積技術(shù)來沉積該膜，例如使用Al(OC(CH3)4)4來沉積Al2O3膜。其它用來沉積陶瓷材料的商業(yè)上可獲得的前體可以選自金屬醇鹽(OR)、乙酸鹽(OAc)、丙酮乙酸鹽、和六氟丙酮乙酸鹽。如果在等離子體中添加例如O2或N2O的氧化劑，則還可以使用烷基金屬或烯烴。通常通過在等離子體中添加氨或胺來形成氮化物。
通過在膜中加入碳基聚合物、例如在等離子體中增加乙烯，能夠增加孔隙的產(chǎn)生。在后續(xù)的下游工藝步驟中可以除去碳基成孔劑(porogen)。例如，如將要結(jié)合圖4A-4E進行說明的，可以在沉積之后使成孔劑立即熱分解，或者甚至在CMP處理之后使成孔劑熱分解，以避免在鑲嵌工藝中蝕刻多孔材料。可以以其它幾種方式來分解成孔劑，例如通過適用于特定成孔劑的等離子體曝光、電子束處理、濕法蝕刻、使用超臨界CO2、紫外或紅外線輻射、微波或其它后沉積處理。
通過在沉積等離子體中添加第二可聚合成分，可以在該膜中加入成孔劑?；蛘?，可以使用連接至前體的支鏈來繼續(xù)等離子體沉積，并能在沉積之后分解。
還可以通過增大沉積速度，例如通過在等離子體中增加更多氧化劑來獲得沉積膜的孔隙率，以產(chǎn)生低的膜密度。然而，這導(dǎo)致低密度多孔膜立即形成。
在2004年2月12號公布的題為“Low-k Dielectric Film withGood Mechanical Strength”的U.S.專利公開號20040026783 A1中、2003年2月28號申請的題為“Forming a Dielectric Layer UsingA Hydrocarbon-Containing Precursor”的U.S.專利申請?zhí)?0/377061中、2003年3月21號申請的題為“Forming a DielectricLayer Using Porogens”的U.S.專利申請?zhí)?0/394104中、以及2003年12月23號申請的題為“Method and Materials for Self-AlignedDual Damascene Interconnect Structure”的U.S.專利申請?zhí)?0/746485中介紹了幾種形成低密度膜的工藝。
現(xiàn)在參見圖4A，示出在下層上形成的包括陶瓷材料和成孔劑的ILD 40，其中僅示出了該下層中的單個導(dǎo)體41和環(huán)繞的阻擋層。ILD40可以是混合有成孔劑的表1中示出的任意材料，使得ILD 40的最終孔隙率為如表1中對應(yīng)的陶瓷材料所示的孔隙率。注意在圖4A中，沉積了具有成孔劑的膜，因此它將具有比例如以更高沉積速度沉積的膜更大的強度，從而在初始沉積時多孔化。
現(xiàn)在，如圖4B所示，在層40中蝕刻開口，例如在導(dǎo)體41上蝕刻通孔開口46和溝槽45。可以使用在某些時候用來防止過蝕刻的蝕刻劑停止層或硬掩模層，但在附圖中未示出。
形成開口之后，如通常在鑲嵌工藝中完成的那樣，沿著開口形成阻擋金屬48。如圖4C所示，通常使用鉭或鉭合金作為該阻擋金屬。如果后來形成的金屬不會擴散到所選擇的陶瓷材料中，則可以不需要這一層。
然后，通過普通電鍍工藝將例如銅或銅合金的導(dǎo)體電鍍在阻擋層48上。電鍍金屬還覆蓋層40的上表面，并使用CMP將所述電鍍金屬從該表面除去。得到的結(jié)構(gòu)在圖4D中示出，例如，銅50填充溝槽和通孔開口，并通過阻擋材料48與層40隔開。通過這種方式，導(dǎo)體50與導(dǎo)體41接觸(in contract with)。
現(xiàn)在如圖4E所示，除去成孔劑從而使ILD 40多孔化。得到的層40將具有大約2.2的k、選自該表的陶瓷材料的表1所示的孔隙率和E值。以上述任一方式除去成孔劑。
因此，描述了一種用于低k、較高E層的陶瓷材料。
權(quán)利要求
1.一種方法，包括選擇一種陶瓷材料，其具有100Gpa或更大的楊氏模量(E)和15或更小的介電常數(shù)(k)；確定對于6Gpa或更大的E、大約2.2或更小的k，該材料所需的孔隙率；以及在半導(dǎo)體器件中形成該材料層，其具有所述確定的孔隙率。
2.如權(quán)利要求1所述的方法，其中該材料選自BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AIN構(gòu)成的組。
3.如權(quán)利要求1所述的方法，其中形成該層包括在集成電路中沉積該材料作為層間電介質(zhì)層(ILD)；使用鑲嵌工藝在該ILD中鑲嵌導(dǎo)體；并且除去成孔劑以提供所述確定的孔隙率。
4.如權(quán)利要求2所述的方法，其中形成該層包括在集成電路中沉積該材料作為層間電介質(zhì)層(ILD)；使用鑲嵌工藝在該ILD中鑲嵌導(dǎo)體；并且除去成孔劑以提供所述確定的孔隙率。
5.如權(quán)利要求1所述的方法，其中形成該層包括以足夠高的沉積速度沉積該材料，以產(chǎn)生所述確定孔隙率的膜。
6.如權(quán)利要求5所述的方法，其中在等離子體增強化學(xué)氣相沉積工藝中進行所述沉積，并且通過向等離子體中添加更多氧化劑來實現(xiàn)增大沉積速度。
7.如權(quán)利要求1所述的方法，其中形成該層包括在集成電路中形成具有所述確定孔隙率的ILD，接著利用鑲嵌工藝在該層中鑲嵌導(dǎo)體。
8.如權(quán)利要求7所述的方法，其中形成該層包括形成具有成孔劑的該層并除去該成孔劑。
9.如權(quán)利要求7所述的方法，其中形成該層包括以足夠高的沉積速度沉積該層，以產(chǎn)生具有所述確定孔隙率的膜。
10.一種方法，包括在半導(dǎo)體器件中由陶瓷材料形成層間電介質(zhì)(ILD)；在該ILD中鑲嵌導(dǎo)體；減小該ILD的密度，使得其k大約為2.2或更大、且其E為6GPa或更高。
11.如權(quán)利要求10所述的方法，其中形成的ILD具有15或更小的k和100或更高的E。
12.如權(quán)利要求11所述的方法，其中該材料選自BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AlN構(gòu)成的組。
13.如權(quán)利要求10所述的方法，其中形成的ILD包括成孔劑。
14.如權(quán)利要求13所述的方法，其中該材料選自BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AlN構(gòu)成的組。
15.一種集成電路，包括多孔陶瓷層，該陶瓷材料在非多孔態(tài)具有100GPa或更大的楊氏模量(E)和15或更小的介電常數(shù)，該多孔陶瓷層具有6GPa或更大的E和大約2.2或更小的介電常數(shù)。
16.如權(quán)利要求15所述的集成電路，其中該材料選自BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AlN構(gòu)成的組。
17.如權(quán)利要求16所述的集成電路，其中該層是層間電介質(zhì)(ILD)，并且包括利用鑲嵌工藝形成的導(dǎo)體。
18.半導(dǎo)體器件中的層間電介質(zhì)(ILD)，包括選自BeO、MgO、Al2O3、Yb2O3、SiC、Si3N4和AlN構(gòu)成的組中的多孔陶瓷材料，其具有大約2.2或更小的介電常數(shù)和6GPa或更大的楊氏模量。
19.如權(quán)利要求18所述的ILD，其中該陶瓷材料在非多孔態(tài)時具有100GPa或更大的E和15或更小的k。
20.如權(quán)利要求19所述的ILD，其中在該ILD中鑲嵌導(dǎo)體。
全文摘要
介紹了一種在半導(dǎo)體器件中的低k、較高E的多孔陶瓷膜的選擇和形成方法。選擇具有較高楊氏模量和較低介電常數(shù)的陶瓷材料。通過使該膜多孔化來減小k。
文檔編號H01L21/02GK1961417SQ200580017456
公開日2007年5月9日 申請日期2005年6月15日 優(yōu)先權(quán)日2004年6月29日
發(fā)明者格蘭特·M·克洛斯特, 吉鵬·萊烏, 邁克爾·D·古德內(nèi)爾, 邁克爾·G·哈弗蒂, 薩達希旺·尚卡爾 申請人:英特爾公司