專利名稱：形成半導(dǎo)體布線和最終器件的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路器件的制造，并且更具體地，涉及以硅或其他半導(dǎo)體材料來(lái)形成布線。
背景技術(shù)：
現(xiàn)代微處理器可能包括形成在半導(dǎo)體管芯上的幾百萬(wàn)個(gè)晶體管和其他電路元件(例如，電阻器、電容器、二極管，等等)。晶體管可以用于在處理器件上形成邏輯電路和存儲(chǔ)電路(例如，SRAM或DRAM)。在未來(lái)幾代處理器以及其他集成電路器件中，可以預(yù)期的是晶體管的數(shù)量將持續(xù)增加。然而，與此同時(shí)，需要減小管芯尺寸。因此，半導(dǎo)體制造商可能會(huì)面臨在更小的半導(dǎo)體“占地面積(footprint)”上制造越來(lái)越多數(shù)量的晶體管的問(wèn)題。在減小管芯尺寸的同時(shí)增加晶體管數(shù)量的一種途徑是縮小晶體管自身的尺寸。然而，由于制造者減小了晶體管的特征尺寸，因此最終可能將超出常規(guī)光刻的能力。


圖1是說(shuō)明由硅或其他半導(dǎo)體材料形成布線的方法實(shí)施例的框圖；圖2A-2B是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖3A-3C是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖4A-4C是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖5A-5C是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖6A-6D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖7A-7D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖8A-8D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖9A-9D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖10A-10D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖11A-11D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖12A-12D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖13A-13D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖14A-14D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖15A-15D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖16A-16D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖17A-17D是說(shuō)明圖1所示的方法實(shí)施例的示意圖；圖18A是說(shuō)明包括根據(jù)一個(gè)或更多公開的實(shí)施例形成的布線的晶體管的實(shí)施例的示意圖；圖18B是說(shuō)明包括根據(jù)一個(gè)或更多公開的實(shí)施例形成的布線的晶體管的另一實(shí)施例的示意圖；圖19A-19C是說(shuō)明包括根據(jù)一個(gè)或更多公開的實(shí)施例形成的布線的存儲(chǔ)器件的實(shí)施例的示意圖；圖20是說(shuō)明由硅或其他半導(dǎo)體材料形成布線的方法的另一實(shí)施例的框圖；圖21是說(shuō)明其上可以形成公開的實(shí)施例中任意一種的布線的半導(dǎo)體晶片的實(shí)施例的示意圖；
圖22是說(shuō)明計(jì)算機(jī)系統(tǒng)的實(shí)施例的示意圖，該系統(tǒng)可以包括具有根據(jù)一個(gè)或更多公開的實(shí)施例形成的電路元件的部件；圖23是說(shuō)明處理裝置的實(shí)施例的示意圖，該器件可以包括根據(jù)一個(gè)或更多公開的實(shí)施例形成的電路。
發(fā)明詳述這里公開的是以硅形成布線的方法的各種實(shí)施例，以及包括這種硅布線的晶體管器件。在一個(gè)實(shí)施例中，根據(jù)一個(gè)或更多公開的實(shí)施例形成的布線具有約50nm或更小的直徑(或其他最小寬度尺寸)(例如，“納米線”)。然而，應(yīng)當(dāng)理解，所公開的方法不限于形成硅布線，并且所公開的方法可以用于以其他半導(dǎo)體材料制造布線。應(yīng)當(dāng)進(jìn)一步理解到，所公開的實(shí)施例不限于形成“納米線”器件，并且根據(jù)所公開的實(shí)施例可以形成任何尺度的布線(例如，直徑大于50nm)。此外，應(yīng)當(dāng)理解，所公開的布線不限于應(yīng)用于形成晶體管，并且在其他實(shí)施例中所公開的布線可以應(yīng)用于其他電路元件或器件中。
圖1示出了由硅或其他半導(dǎo)體材料形成布線的方法的實(shí)施例。以示例方式，在圖2A至18B的示意圖中進(jìn)一步示出了圖1的方法。如下文中所述，應(yīng)當(dāng)參考圖2A至18B中的每一幅圖。
首先參考圖2A和2B，其示出了襯底200。在圖2A中示出了襯底的平面圖，且在圖2B中示出了襯底沿圖2A中的線B-B的截面圖。在一個(gè)實(shí)施例中，襯底200包括半導(dǎo)體材料基層210、覆蓋基層210的絕緣材料層220和覆蓋絕緣層220的半導(dǎo)體材料層230。在一個(gè)實(shí)施例中，襯底200包括其上將形成許多集成電路(IC)器件的晶片。在一個(gè)實(shí)施例中，半導(dǎo)體層230包括硅，且絕緣層220包括二氧化硅(SiO2)。在另一實(shí)施例中，基層210也包括硅。在一個(gè)實(shí)施例中，襯底200包括絕緣體上硅(SOI)晶片。為了便于解釋，在下面的描述中，假定半導(dǎo)體層230包括硅，且進(jìn)一步假定將由硅來(lái)形成布線。然而，應(yīng)當(dāng)理解，所公開的實(shí)施例不限于使用硅，并且，襯底200和所公開的布線可以包括其他半導(dǎo)體材料(例如，碳化硅)。
現(xiàn)在轉(zhuǎn)到圖1，特別是塊105，對(duì)襯底上的硅層進(jìn)行構(gòu)圖。這在圖3A至3C中示出，其中已經(jīng)將襯底200上的硅層230構(gòu)圖成期望的形狀。在圖3A中示出了襯底和構(gòu)圖過(guò)的硅層的平面圖，而圖3B和3C分別示出了襯底和構(gòu)圖過(guò)的硅層沿圖3A的線B-B和C-C的截面圖(注意，在圖4至17的圖A、B和C之間存在相同的關(guān)系)。在一個(gè)實(shí)施例中，如圖所示，已經(jīng)對(duì)硅層230進(jìn)行構(gòu)圖以形成硅本體331。根據(jù)一個(gè)實(shí)施例，如圖所示，硅本體包括大致為長(zhǎng)方體形狀的結(jié)構(gòu)，其長(zhǎng)度大于該結(jié)構(gòu)的寬度和高度。然而，應(yīng)當(dāng)理解硅本體可以具有任何合適的形狀和構(gòu)造。
可以利用任何合適的光刻和蝕刻工藝來(lái)對(duì)硅層230進(jìn)行構(gòu)圖。在一個(gè)實(shí)施例中，如圖3C所示，在光刻期間，將在硅層230的上表面上淀積掩模層302，并且將阻擋層304設(shè)置在掩模層302和硅層230之間?？梢园ㄑ趸锊牧?例如，SiO2)的阻擋層304防止掩模層302(例如SiN)擴(kuò)散到下面的硅層230中，并且該阻擋層304還可以用于減輕掩模層和下面的硅層之間的應(yīng)力。在除去掩模層302之后，除去阻擋層304。在一個(gè)實(shí)施例中，該阻擋層304包括通過(guò)蝕刻工藝除去的氧化物材料。在蝕刻氧化物阻擋層304期間，也除去絕緣層220的一部分，這可能導(dǎo)致硅本體331下面的局部鉆蝕(undercut)區(qū)域424，如圖4A-4C所示(其示出了除去掩模和阻擋層后的襯底200和硅本體331)。如圖4C所示，在局部鉆蝕蝕刻之后，絕緣層220的部分427保持與硅本體331接觸，并使本體貼附于襯底。
如圖1的塊110所述，在硅本體上淀積犧牲材料層。這在圖5A至5C中示出，其示出了已經(jīng)形成在硅本體331的一部分上的犧牲材料層540。在將要形成晶體管器件的一個(gè)實(shí)施例中，犧牲層540覆蓋硅本體331的與柵極相對(duì)應(yīng)的區(qū)域?？梢圆捎萌魏魏线m的工藝或工藝的組合來(lái)淀積犧牲層540。根據(jù)一個(gè)實(shí)施例，如圖5A-5C所示，在淀積犧牲材料的覆蓋(blanket)層之后進(jìn)行光刻和隨后的蝕刻以便制造覆蓋硅本體331的一部分的犧牲層540?？梢圆捎萌魏魏线m的覆蓋淀積技術(shù)來(lái)形成犧牲層，包括化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)，等等。犧牲層540可以包括任何合適的材料，且在一個(gè)實(shí)施例中，犧牲材料包括多晶硅。
參考?jí)K115，在襯底上淀積掩模層，并隨后進(jìn)行平坦化。這在圖6A至6D中示出，其中圖6D示出了襯底沿圖6A的線D-D的截面圖(在圖7至14的圖A和D之間存在類似的關(guān)系)。如這些圖所示，已經(jīng)在部分襯底200(例如，未在犧牲層540下面的那些部分)上淀積了掩模層650。更具體地，犧牲層540覆蓋硅本體331的內(nèi)部區(qū)域632，而掩模層650覆蓋硅本體331的相對(duì)的外部區(qū)域633a、633b。
可以使用任何合適的淀積技術(shù)來(lái)淀積掩模層650(例如，CVD、PVD等)。并且，可以使用例如化學(xué)-機(jī)械拋光(或CMP)等任何合適的平坦化工藝來(lái)使掩模層650(和犧牲層540)平坦化。掩模層650可以包括任何合適的材料，并且在一個(gè)實(shí)施例中，掩模層650包括氮化硅(SiN)。而且，根據(jù)一個(gè)實(shí)施例，在淀積掩模層650之前，可以在硅本體331中的將位于掩模層650下面的那些部分上形成阻擋層(未在圖中示出)(在另一實(shí)施例中，可以在淀積犧牲層540之前在硅本體上形成阻擋層)。該阻擋層(例如，諸如SiO2的氧化物材料)將抑制掩模材料(例如，SiN)到硅本體331中的擴(kuò)散。
如塊120所述，將犧牲層120除去。這在圖7A至7D中示出，其中已經(jīng)除去了犧牲層540，以便形成延伸穿過(guò)掩模層650并向下到達(dá)下面的絕緣層220的溝槽743。在溝槽743中暴露出硅本體331的內(nèi)部區(qū)域632中的至少一部分(或全部)?？梢允褂萌魏魏线m的工藝來(lái)除去犧牲層540。例如，可以通過(guò)使用包括氫氧化鉀(KOH)的溶液的蝕刻工藝來(lái)除去該犧牲材料。
應(yīng)當(dāng)理解，可以不從其上形成所公開的布線(或多條布線)的晶片(或管芯)的所有部分除去可以包括多晶硅的犧牲層。雖然，根據(jù)一些實(shí)施例，除去犧牲材料以形成暴露硅本體331的內(nèi)部區(qū)域632的溝槽743，但該犧牲材料層可以形成也在晶片(或管芯)上制造的其他器件的一部分。例如，當(dāng)犧牲材料是多晶硅時(shí)，多晶硅層(其在一些實(shí)施例中是犧牲材料540)可以包括用于其他晶體管器件的柵極材料，并且可以不從形成這些其他器件的晶片區(qū)域去除該多晶硅材料。為了保護(hù)需要犧牲材料(例如，多晶硅)的晶片的這些區(qū)域上的犧牲材料層，可以在平坦化(參見塊115)之后淀積鈍化層(例如，諸如SiO2的氧化物材料)。然后將該鈍化層部分地去除以“打開”將形成所公開的半導(dǎo)體布線處的晶片(或管芯)區(qū)域。然后可以在隨后的平坦化步驟(參見塊150)除去鈍化層的剩余部分。
在圖5A至7D中，通過(guò)首先在淀積犧牲材料之后淀積掩模層，然后除去該犧牲材料以形成溝槽(如塊120所述)，從而在掩模層650中形成了溝槽743。然而，在另一實(shí)施例中，通過(guò)淀積掩模材料(例如，SiN)的覆蓋層，然后通過(guò)隨后構(gòu)圖(例如，使用負(fù)光刻膠)并且蝕刻掩模層形成溝槽，從而形成具有溝槽743的掩模層。在本實(shí)施例中，可以不淀積犧牲層540(參見塊110)。
在一個(gè)實(shí)施例中，如塊125所述，在形成暴露出硅本體331的內(nèi)部區(qū)域632的溝槽743之后，進(jìn)行氧化。這在圖8A至8D中示出，其示出了已經(jīng)形成在硅本體331的露出的內(nèi)部區(qū)域632上的氧化物層835(例如，SiO2)。在一個(gè)實(shí)施例中，通過(guò)熱氧化硅本體331來(lái)形成氧化物層835，其中本體的內(nèi)部區(qū)域保持未氧化。在其中利用熱氧化來(lái)形成氧化物層835的一個(gè)實(shí)施例中，生長(zhǎng)的氧化物(例如，SiO2)的體積與氧化工藝期間消耗的本體331(例如，Si)的體積之比可以約為2比1。在一個(gè)實(shí)施例中，圍繞硅本體331的未氧化核的氧化物層835的厚度(t)約為下絕緣層220與本體331接觸的部分的寬度(w)的一半(參見圖8C)。
現(xiàn)在參考圖1中的塊130，去除氧化物層并進(jìn)行鉆蝕，以便將硅本體的一部分與下面的襯底分開。這在圖9A至9D中示出，其中已經(jīng)從硅本體331去除了氧化物層835，以形成具有減小尺寸的內(nèi)部區(qū)域932。內(nèi)部區(qū)域932在相對(duì)的外部區(qū)域633a、633b(其位于掩模層650之下)之間延伸，且通過(guò)形成于襯底的絕緣層220中的鉆蝕區(qū)域928使內(nèi)部區(qū)域932與襯底200分開(并懸在其上)。鉆蝕區(qū)域928是通過(guò)把在去除氧化物層835(例如，SiO2)期間生成的絕緣層220(例如，SiO2)加以去除而形成的。在一個(gè)實(shí)施例中，其中氧化物層835的厚度(t)與下絕緣層220(接觸硅本體331的部分)的寬度(w)之比至少為2比1，當(dāng)基本上將氧化物層835去除時(shí)，應(yīng)當(dāng)在本體331的未氧化部分(即，內(nèi)部區(qū)域932)和下絕緣層220之間發(fā)生分離。可以采用任何合適的工藝來(lái)去除氧化物，例如化學(xué)蝕刻工藝。在其中本體331由硅形成的一個(gè)實(shí)施例中，可以使用包括氫氟酸(HF)的溶液去除氧化物。通常，為了去除氧化物，可以使用去除氧化物層835(和絕緣層220)而不去除未氧化的硅(和掩模層650)、或者以比硅(和掩模層650)的去除速率大得多的速率去除氧化物層(和絕緣層)的任何工藝。
下面參考?jí)K135，進(jìn)行進(jìn)一步氧化。這在圖10A至10D中示出，其中已經(jīng)進(jìn)一步氧化了硅本體331的內(nèi)部區(qū)域932，以形成氧化物層1035?？梢允褂萌魏魏线m的氧化工藝(例如，熱氧化)來(lái)形成氧化物層1035。并且，在利用熱氧化來(lái)形成氧化物層1035時(shí)，生長(zhǎng)的氧化物(例如，SiO2)的體積與氧化期間所消耗材料(例如，Si)的體積之比可以約為2比1。
應(yīng)當(dāng)注意，氧化工藝(例如，塊125和/或135)可能比常規(guī)光刻工藝易受更大程度控制的影響。例如，通過(guò)光刻可以實(shí)現(xiàn)的分辨率為5nm的量級(jí)。相反，在氧化工藝期間可以實(shí)現(xiàn)幾埃(例如，9埃)數(shù)量級(jí)的分辨率。因此，可以形成具有比通過(guò)光刻提供的更小尺寸和特征的布線。此外，布線可以形成在晶片或其他襯底上的特定位置。
如塊140所述，去除氧化物。這在圖11A至11D中示出，其中已經(jīng)去除了氧化物層1035，以形成具有進(jìn)一步減小尺寸的內(nèi)部區(qū)域1132。并且，在氧化物去除工藝期間去除了下絕緣層220的其余部分，以形成擴(kuò)展的鉆蝕區(qū)域1128。內(nèi)部區(qū)域1132在相對(duì)的外部區(qū)域633a、633b(其位于掩模層650之下)之間延伸，并且通過(guò)鉆蝕區(qū)域1128使內(nèi)部區(qū)域1132與襯底200分開(并懸在其上)。注意，外部區(qū)域633a、633b在區(qū)域1139a、1139b處與下絕緣層220保持接觸并貼附于此?？梢圆捎萌魏魏线m的工藝(例如，使用HF的化學(xué)蝕刻工藝)來(lái)去除氧化物。并且，為了去除氧化物，可以使用去除氧化物層1035(和絕緣層220)而不去除未氧化的硅(和掩模層650)、或者以比硅(和掩模層650)的去除速率大得多的速率去除氧化物層(和絕緣層)的任何工藝。
如果要形成晶體管，則可以將柵絕緣材料層和柵電極材料層淀積在硅本體露出的內(nèi)部區(qū)域上，如塊145所述。這在圖12A至12D中示出，其示出了已經(jīng)淀積在硅本體露出的內(nèi)部區(qū)域1132上的柵絕緣層1265，并且進(jìn)一步示出已經(jīng)淀積在柵絕緣層1265上和露出的內(nèi)部區(qū)域1132周圍的柵電極層1260?？梢圆捎萌魏魏线m的淀積技術(shù)(例如，熱氧化、CVD、PVD等)來(lái)淀積柵絕緣材料1265，并且可以采用任何合適的淀積技術(shù)(例如，CVD、PVD等)來(lái)淀積柵電極材料1260。柵絕緣層1265可以包括任何合適的絕緣材料，并且在一個(gè)實(shí)施例中，柵絕緣層包括SiO2。在一個(gè)實(shí)施例中，柵絕緣層1265具有約1nm或更小的厚度。柵電極層1260可以包括任何合適的導(dǎo)電材料，并且在一個(gè)實(shí)施例中，柵電極層包括多晶硅。在另一實(shí)施例中，柵電極層1260可以包括金屬材料(而柵絕緣層可以包括高k介電材料)。
在一個(gè)實(shí)施例中，在淀積柵絕緣和柵電極材料之前，可以對(duì)硅本體的內(nèi)部區(qū)域1132進(jìn)行摻雜工藝。對(duì)于晶體管來(lái)說(shuō)，這種與溝道區(qū)自對(duì)準(zhǔn)的摻雜可以改善短溝道效應(yīng)。內(nèi)部區(qū)域1132可以摻雜有任何合適的元素或材料，例如硼(例如，對(duì)于NMOS器件)或砷(例如，對(duì)于PMOS器件)。并且，可以采用任何合適的摻雜技術(shù)來(lái)?yè)诫s硅本體的內(nèi)部區(qū)域1132，包括固相擴(kuò)散或等離子體相擴(kuò)散。
在淀積柵絕緣和柵電極材料之后(并且，也許在摻雜之后)，進(jìn)行平坦化，如塊150所述?？梢岳萌魏魏线m的平坦化工藝(例如，CMP)，以使柵電極材料1260和/或掩模層650平坦化。在圖12A-12D中還示出了平坦化之后的結(jié)果。并且，如上所述，可以淀積鈍化層(例如，氧化物材料)以保護(hù)晶片(或管芯)上的將不去除犧牲材料(例如，多晶硅)的那些區(qū)域，并且可以通過(guò)這種平坦化工藝將該鈍化層從這些區(qū)域去除。
參考?jí)K155，然后去除掩模層。這在圖13A至13D中示出，其中已經(jīng)去除了掩模層650。可以采用任何合適的工藝去除掩模層650。例如，當(dāng)掩模層650包括SiN時(shí)，可以通過(guò)使用包括磷酸的溶液的化學(xué)蝕刻工藝來(lái)去除掩模層。通常，為了去除掩模，可以使用去除掩模層650而不去除硅本體331、柵電極材料1260和下絕緣層220(和柵絕緣層1265)、或者以比這些其他材料大得多的速率去除掩模層的任何工藝。
在可選實(shí)施例中，在去除第二氧化物層(參見塊140)之后，在襯底上淀積絕緣層，如塊165所述。這在圖14A至14D中示出，其中(在如塊140所述和如圖11A-11D所示的去除第二氧化物層之后)已經(jīng)在襯底200上淀積了絕緣材料層1470。絕緣層1470向下延伸到掩模層650中的溝槽中并基本上填充鉆蝕區(qū)域1128。在一個(gè)實(shí)施例中，絕緣層1470包括氧化物材料(例如，SiO2)；然而，應(yīng)當(dāng)理解可以使用任何其他合適的絕緣材料。可以采用任何合適的淀積技術(shù)來(lái)淀積絕緣層1470，例如CVD、PVD，等等。
參考?jí)K170，然后在絕緣層中形成溝槽。這在圖15A至15D中示出，其示出了已經(jīng)形成在絕緣層1470中的溝槽1573。溝槽1573露出了硅本體331的大部分內(nèi)部區(qū)域1132；然而，如圖15B所示，絕緣層1470中的一部分仍保留在鉆蝕區(qū)域1128中和硅本體的內(nèi)部區(qū)域1132周圍。可以利用任何合適的工藝來(lái)形成溝槽1573，例如蝕刻工藝(利用掩模層650用作形成溝槽1573的掩模)。注意，對(duì)于晶體管應(yīng)用來(lái)說(shuō)，用絕緣材料1470填充在鉆蝕區(qū)域中(如圖15B所示)可以減小柵電容。對(duì)于一些應(yīng)用來(lái)說(shuō)(例如，邏輯器件)，期望減小柵電容，而對(duì)于其他應(yīng)用來(lái)說(shuō)(例如，存儲(chǔ)器件)，用柵電極材料填充整個(gè)鉆蝕區(qū)域(參見圖13B)而導(dǎo)致的增大的電容是可以接受的。
如塊175所述，如果要形成晶體管，則可以在硅本體露出的內(nèi)部區(qū)域上淀積柵絕緣材料層和柵電極材料層。這在圖16A至16D中示出，其中已經(jīng)在硅本體露出的內(nèi)部區(qū)域1132上淀積了柵絕緣層1665，并在柵絕緣層1665上和露出的內(nèi)部區(qū)域1132周圍淀積了柵電極層1660。可以采用任何合適的淀積技術(shù)(例如，熱氧化、CVD、PVD等)來(lái)淀積柵絕緣材料1265，并且可以使用任何合適的淀積技術(shù)(例如，CVD、PVD等)來(lái)淀積柵電極材料1260。柵絕緣層1265可以包括任何合適的絕緣材料，并且在一個(gè)實(shí)施例中，柵絕緣層包括SiO2。在一個(gè)實(shí)施例中，柵絕緣層1265具有約1nm或更小的厚度。柵電極層1660可以包括任何合適的導(dǎo)電材料，并且在一個(gè)實(shí)施例中，柵電極層包括多晶硅。如前所述，根據(jù)另一實(shí)施例，柵電極層可以包括金屬材料(并且柵絕緣層可以包括高k介電材料)。并且，如前所述，在淀積柵絕緣和柵電極材料之前(也許，在淀積絕緣層1470之前)，可以對(duì)半導(dǎo)體本體的內(nèi)部區(qū)域1132進(jìn)行摻雜工藝。
如塊150所述，然后進(jìn)行平坦化，其也在圖16A-16D中示出。參考圖17A至17B，已經(jīng)去除了掩模層650，如塊155所述。掩模層的平坦化和去除(參見塊150、155)如前所述。
對(duì)于上述任一實(shí)施例來(lái)說(shuō)，保留了最初的硅本體331的減小的內(nèi)部區(qū)域1132。內(nèi)部區(qū)域1132形成在第一端部區(qū)域(例如，硅本體331的第一外部區(qū)域633a)和相對(duì)的第二端部區(qū)域(例如，硅本體的第二外部區(qū)域633b)之間延伸的“布線”，并且該布線比端部區(qū)域相對(duì)更窄(在寬度或直徑方面)。而且，內(nèi)部區(qū)域或布線1132與下面的襯底分隔開并設(shè)置在其上面。因此，在一個(gè)實(shí)施例中，形成了在相對(duì)端部之間延伸的自立式(free-standing)布線，其中相對(duì)端部貼附于下面的襯底。在一個(gè)實(shí)施例中，該自立式布線包括最小寬度尺寸約為50nm或更小的“納米線”，其特征尺寸可能超過(guò)了一些常規(guī)光刻工藝所能達(dá)到的。
圖13A-13D中所示的結(jié)構(gòu)以及圖17A-17D所示的結(jié)構(gòu)，其每一個(gè)都可以用于形成電子器件，例如晶體管。因此，現(xiàn)在參考?jí)K160，然后可以形成任何其他結(jié)構(gòu)。例如，如圖18A所示，可以由圖13A-13D所示的結(jié)構(gòu)形成晶體管1800a。在硅本體331的第一外部區(qū)域633a中形成源區(qū)(例如通過(guò)進(jìn)行離子注入，等等)，并且在該本體的相對(duì)的第二外部區(qū)域633b中形成漏區(qū)，且減小的內(nèi)部區(qū)域1132在該源和漏區(qū)之間提供溝道區(qū)(而且，在淀積柵絕緣和柵電極材料之前可以對(duì)該溝道區(qū)進(jìn)行摻雜)。在柵電極1260周圍形成絕緣隔離物1880a、1880b(例如，SiN)。第一接觸1890a延伸通過(guò)介電層1897并且向下到達(dá)硅本體331的第一外部區(qū)域633a，該第一接觸形成與源區(qū)的電接觸。類似地，第二接觸1890b延伸通過(guò)介電層1897并且向下到達(dá)硅本體的第二外部區(qū)域633b，該第二接觸形成與漏區(qū)的電接觸。接觸1890a、1890b可以包括任何合適的導(dǎo)電材料(例如，銅)。應(yīng)當(dāng)理解，可以利用其他方案(例如，自對(duì)準(zhǔn)接觸)來(lái)形成與晶體管的電連接。
通過(guò)其他例子，如圖18B所示，可以由圖17A-17D所示的結(jié)構(gòu)形成晶體管1800b。在硅本體331的第一外部區(qū)域633a中形成源區(qū)(例如通過(guò)進(jìn)行離子注入，等等)，并且在該本體的相對(duì)第二外部區(qū)域633b中形成漏區(qū)，且減小的內(nèi)部區(qū)域1132在該源和漏區(qū)之間提供溝道區(qū)。在柵電極1660周圍形成絕緣隔離物1880a、1880b(例如，SiN)，且第一和第二接觸1890a、1890b分別延伸通過(guò)介電層1897向下到達(dá)硅本體331的第一外部區(qū)域633a和第二外部區(qū)域633b。第一接觸1890a形成與源區(qū)的電接觸，且第二接觸1890b形成與漏區(qū)的電接觸。接觸1890a、1890b可以包括任何合適的導(dǎo)電材料(例如，銅)。而且，應(yīng)當(dāng)理解，可以利用其他方案(例如，自對(duì)準(zhǔn)接觸)來(lái)形成與晶體管的電連接。
對(duì)于上述實(shí)施例來(lái)說(shuō)，進(jìn)行了兩個(gè)氧化步驟(參見圖1中的塊125和135)來(lái)制造硅布線。然而，在另一實(shí)施例中，使用一個(gè)氧化步驟形成布線。通過(guò)示例，如圖1中的虛線191所示，省去第一氧化工藝125。在去除犧牲層之后，進(jìn)行蝕刻工藝(參見塊130)以形成將硅本體331的露出部分與下面的襯底200分開的鉆蝕區(qū)域，然后進(jìn)行氧化(參見塊135)以減小硅本體露出部分的尺寸。通過(guò)進(jìn)一步的示例，如圖1中的虛線192所示，在氧化(參見塊125)和氧化物去除(參見塊130)之后，硅本體的露出部分與下面的襯底200分開并且還減小了尺寸，并且該工藝?yán)^續(xù)淀積柵絕緣和柵電極材料(參見塊145)。
根據(jù)上述任何實(shí)施例形成的布線可以用于各種不同電子器件或電路元件的制造中。在一個(gè)實(shí)施例中，如前所述，根據(jù)所公開的實(shí)施例形成的布線可以用于制造晶體管。在一個(gè)實(shí)施例中，這種晶體管可以用于制造邏輯器件或電路。在又一實(shí)施例中，這種晶體管可以用于制造存儲(chǔ)器件或電路-例如DRAM存儲(chǔ)器或SRAM存儲(chǔ)器-并且在圖19A至19C和所附下文中介紹了利用一個(gè)或更多公開的實(shí)施例的DRAM存儲(chǔ)器的實(shí)施例。
現(xiàn)在轉(zhuǎn)到圖19A至19C，其示出的是DRAM存儲(chǔ)器陣列1900的實(shí)施例。圖19A示出了DRAM陣列的示意性平面圖，而圖19B和19C分別示出了該陣列的一個(gè)單元沿圖19A的線B-B和線C-C的截面圖。應(yīng)當(dāng)理解，雖然圖19A僅示出了兩個(gè)存儲(chǔ)單元，但這種存儲(chǔ)陣列可以包括任意數(shù)量的存儲(chǔ)單元(例如，千兆位存儲(chǔ)器)。因此，應(yīng)當(dāng)理解，圖19A-19C是為了幫助理解所公開的實(shí)施例而描繪了簡(jiǎn)化的示例，且不應(yīng)當(dāng)從這些圖中引出不必要的限制。
參考圖19A，存儲(chǔ)器陣列1900包括兩個(gè)存儲(chǔ)單元1905a和1905b。每個(gè)存儲(chǔ)單元包括具有在第一端部633a和相對(duì)的第二端部633b之間延伸的布線1132的晶體管?？梢愿鶕?jù)一個(gè)或更多前述實(shí)施例形成布線1132。在單元1905a和1905b的每一個(gè)中，在第一端部633a中已經(jīng)形成源區(qū)，并且在相對(duì)的第二端部633b中已經(jīng)形成漏區(qū)。此外，這兩個(gè)相鄰的單元1905a和1905b共享漏區(qū)633a。
存儲(chǔ)器陣列1900包括許多字線，其包括字線1902a和1903b。字線1902a、1902b中的每一個(gè)包括一個(gè)(或更多)存儲(chǔ)單元的晶體管的柵電極。例如，字線1902a包括存儲(chǔ)單元1905a的柵電極(可能的話，包括同一行中多個(gè)其他存儲(chǔ)單元的柵電極)。字線1902a、1902b(以及柵電極)進(jìn)一步在圖19B和19C中示出，其示出了存儲(chǔ)單元1905b的截面圖(注意，圖19B和19C中的每一個(gè)都部分地與圖18A所示的結(jié)構(gòu)相似)。如這些圖所示，字線1902b包括晶體管的柵電極，并且該柵電極環(huán)繞(wrap)溝道區(qū)1132，如上所述。
存儲(chǔ)器陣列1900還包括許多位線(例如，導(dǎo)電軌跡)，其包括位線1901。每個(gè)單元1905a、1905b的漏區(qū)633b連接到位線1901。例如，接觸1907(例如導(dǎo)電通路)將單元1905a、1905b的共享漏區(qū)連接到位線1901。注意，其他列的存儲(chǔ)單元可以沿其他位線設(shè)置。存儲(chǔ)單元到位線1901的連接在圖19C中進(jìn)一步示出，其示出了位線1901到單元1905b的漏區(qū)633b的連接。位線1901通過(guò)接觸1890b和導(dǎo)電通路1907連接到該漏區(qū)633b，該導(dǎo)電通路1907延伸通過(guò)介電層1922。
每個(gè)存儲(chǔ)單元1905a、1905b包括存儲(chǔ)節(jié)點(diǎn)電容器(例如，單元1905a包括電容器1908a，且單元1905b包括電容器1908b)。每個(gè)單元1905a、1905b的存儲(chǔ)節(jié)點(diǎn)電容器1908a、1908b分別與該單元的晶體管的源區(qū)633a連接，如圖19A所示。這進(jìn)一步在圖19B中示出，其示出了與單元1905b的源區(qū)633a連接的該單元的電容器1908b。電容器1908b通過(guò)接觸1890a與該源區(qū)連接(并通過(guò)介電層1921與相鄰單元隔離)。存儲(chǔ)節(jié)點(diǎn)電容器1908a、1908b可以包括任何合適類型的電容器，例如MIM(金屬-絕緣體-金屬)電容器或溝槽電容器。
對(duì)于DRAM應(yīng)用來(lái)說(shuō)，所公開的實(shí)施例可以提供許多有利特點(diǎn)。以自對(duì)準(zhǔn)方式形成了柵電極和減小的溝道區(qū)，并且這種自對(duì)準(zhǔn)可以使制造器件所需的硅面積最小化(例如，通過(guò)使所需的柵極長(zhǎng)度最小化)。然而，雖然也使器件的柵極長(zhǎng)度最小，但這種自對(duì)準(zhǔn)有助于使柵極長(zhǎng)度與溝道區(qū)直徑的比率最大化，這可以減小晶體管漏電并降低柵電容。如讀者意識(shí)到的，存儲(chǔ)單元中更高的晶體管漏電可以縮短單元電容器的保持時(shí)間，并且由于使存儲(chǔ)器件按比例縮小，因此這種漏電可能使更大的存儲(chǔ)電容器成為必需(甚至可能在更小的半導(dǎo)體占地面積上)。因此，由所公開的實(shí)施例提供的減小的晶體管漏電可以幫助存儲(chǔ)器件的按比例縮放。此外，通過(guò)減小柵極長(zhǎng)度，可以改善器件的結(jié)構(gòu)特性。
雖然圖19A至19C示出了將所公開的實(shí)施例應(yīng)用于DRAM器件，但是應(yīng)當(dāng)理解，所公開的實(shí)施例可以應(yīng)用于其他類型的存儲(chǔ)器。例如，任一個(gè)所公開的實(shí)施例可以應(yīng)用于SRAM器件。注意，對(duì)于SRAM器件來(lái)說(shuō)，可以通過(guò)改變溝道區(qū)(例如，內(nèi)部區(qū)域1132)的縮小量來(lái)調(diào)整通路門(pass-gate)晶體管和下拉晶體管之間的相對(duì)晶體管強(qiáng)度(例如，漏極電流)，而不影響存儲(chǔ)單元面積。
現(xiàn)在轉(zhuǎn)到圖20，其示出了由硅或其他半導(dǎo)體材料形成布線的方法的另一實(shí)施例。參考?jí)K2010，半導(dǎo)體本體的一部分與下面的襯底分開；然而，本體的其他區(qū)域仍然保持貼附于襯底。可以使用任何合適的工藝將半導(dǎo)體本體的一部分與襯底分開。例如，可以去除半導(dǎo)體本體下面的襯底區(qū)域和/或氧化半導(dǎo)體本體(參見塊2020)以形成氧化層，鉆蝕該氧化層以使半導(dǎo)體本體的其余未氧化的部分與襯底分開。如塊2020所述，氧化半導(dǎo)體本體的分離部分(例如，通過(guò)熱氧化)。然后去除氧化物，以形成在下面的襯底之上隔開且在半導(dǎo)體本體貼附于襯底的區(qū)域之間延伸的布線，如塊2030所述?？梢圆捎萌魏魏线m的工藝(例如，蝕刻)來(lái)去除氧化物。如上所述，氧化和氧化物去除工藝本身可能就會(huì)導(dǎo)致半導(dǎo)體本體的一部分與下面的襯底分離(例如，塊2010所示的操作可以是塊2020和2030中進(jìn)行的操作的結(jié)果)。參考?jí)K2040，然后可以形成任何其他結(jié)構(gòu)(例如，制造晶體管)。在一個(gè)實(shí)施例中，半導(dǎo)體材料包括硅，且在另一實(shí)施例中，襯底包括SOI晶片。
在上述實(shí)施例(參見圖1和20)中，可以通過(guò)熱氧化(或其他氧化工藝)來(lái)減小半導(dǎo)體本體以形成布線。然而，應(yīng)當(dāng)理解，所公開的實(shí)施例不限于使用氧化工藝進(jìn)行這種減小。相反，在其他實(shí)施例中，可以使用例如蝕刻等進(jìn)行減小的可選方式來(lái)代替氧化(或者與其組合)。
雖然分別在圖13A-13D和17A-17D的每一個(gè)結(jié)構(gòu)中示出了單個(gè)布線1132，但應(yīng)當(dāng)理解，實(shí)際上，可以在晶片級(jí)進(jìn)行所公開的實(shí)施例并且可以在單個(gè)晶片上形成數(shù)百百萬(wàn)的這種布線(以及最終的器件，例如晶體管)。例如，參考圖21，其示出了晶片2100的平面圖。晶片2100包括其上已經(jīng)形成用于許多管芯2190的集成電路的襯底2105(例如，Si、SOI，等等)，并且晶片2100最后被切成這些獨(dú)立的管芯2190。在單片化之前，可以在晶片2100上為每個(gè)管芯2190形成數(shù)百萬(wàn)個(gè)所述公開的布線結(jié)構(gòu)(以及最終的晶體管)。
參考圖22，其示出了計(jì)算機(jī)系統(tǒng)2200的實(shí)施例。計(jì)算機(jī)系統(tǒng)2200包括連接了各種部件的總線2205。總線2205用來(lái)表示一種或多種總線的集合-例如，系統(tǒng)總線、外圍部件接口(PCI)總線、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)總線，等等-其將系統(tǒng)2200的部件互連起來(lái)。為了便于理解而將這些總線表示為單個(gè)總線2205，并且應(yīng)當(dāng)理解系統(tǒng)2200不限于此。本領(lǐng)域普通技術(shù)人員將意識(shí)到，計(jì)算機(jī)系統(tǒng)2200可以具有任何合適的總線結(jié)構(gòu)并且可以包括任何數(shù)量和組合的總線。
與總線2205連接的是處理裝置(或多個(gè)處理裝置)2300。處理裝置2300可以包括任何合適的處理裝置或系統(tǒng)，包括微處理器、網(wǎng)絡(luò)處理器、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或類似裝置。應(yīng)當(dāng)理解，雖然圖21示出了單個(gè)處理裝置2300，但計(jì)算機(jī)系統(tǒng)2200可以包括兩個(gè)或更多處理裝置。處理裝置2300的實(shí)施例在圖23中示出，在下面對(duì)該圖23進(jìn)行說(shuō)明。
計(jì)算機(jī)系統(tǒng)2200還包括與總線2205連接的系統(tǒng)存儲(chǔ)器2210，例如，該系統(tǒng)存儲(chǔ)器2210包括任何合適類型和數(shù)量的存儲(chǔ)器，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步DRAM(SDRAM)或雙數(shù)據(jù)速率DRAM(DDRDRAM)。在計(jì)算機(jī)系統(tǒng)2200操作期間，可以在系統(tǒng)存儲(chǔ)器2210中駐留操作系統(tǒng)和其他應(yīng)用程序。
計(jì)算機(jī)系統(tǒng)2200還可以包括與總線2205連接的只讀存儲(chǔ)器(ROM)2220。在操作期間，ROM 2220可以存儲(chǔ)用于處理裝置2210的臨時(shí)指令和變量。系統(tǒng)2200還可以包括與總線2205連接的存儲(chǔ)裝置(或多個(gè)存儲(chǔ)裝置)2230。存儲(chǔ)裝置2230包括任何合適的非易失性存儲(chǔ)器，例如，硬盤驅(qū)動(dòng)器。操作系統(tǒng)和其他程序可以存儲(chǔ)在存儲(chǔ)裝置2230中。而且，用于訪問(wèn)可拆除的存儲(chǔ)介質(zhì)(例如，軟盤驅(qū)動(dòng)器或CD ROM驅(qū)動(dòng)器)的裝置2240可以連接到總線2205。
計(jì)算機(jī)系統(tǒng)2200還可以包括與總線2205連接的一個(gè)或多個(gè)I/O(輸入/輸出)裝置2250。常用輸入裝置包括鍵盤、諸如鼠標(biāo)等點(diǎn)擊裝置以及其他數(shù)據(jù)輸入裝置，而常用輸出裝置包括視頻顯示器、打印裝置和音頻輸出裝置。應(yīng)當(dāng)意識(shí)到這只是可以連接到計(jì)算機(jī)系統(tǒng)2200的I/O裝置類型的幾個(gè)例子。
計(jì)算機(jī)系統(tǒng)2200還包括與總線2205連接的網(wǎng)絡(luò)接口2260。網(wǎng)絡(luò)接口2260包括能夠?qū)⑾到y(tǒng)2200與網(wǎng)絡(luò)連接的任何合適的硬件、軟件或硬件和軟件的組合(例如，網(wǎng)絡(luò)接口卡)。網(wǎng)絡(luò)接口2260可以在任何合適的介質(zhì)(例如，無(wú)線、銅導(dǎo)線、光纖或它們的組合)上與網(wǎng)絡(luò)(或多個(gè)網(wǎng)絡(luò))建立鏈路-這些介質(zhì)支持經(jīng)由任何合適的協(xié)議的信息交換-例如，TCP/IP(傳輸控制協(xié)議/網(wǎng)際網(wǎng)絡(luò)協(xié)議)、HTTP(超文本傳輸協(xié)議)，等等。
應(yīng)當(dāng)理解，圖22所示的計(jì)算機(jī)系統(tǒng)2200是為了表示這種系統(tǒng)的示例性實(shí)施例，并且，該系統(tǒng)可以包括許多附加的部件，為了清楚并易于理解而將其省略了。例如，系統(tǒng)2200可以包括DMA(直接存儲(chǔ)器存取)控制器、與處理裝置2210相關(guān)聯(lián)芯片組、附加的存儲(chǔ)器(例如，高速緩沖存儲(chǔ)器)，以及附加的信號(hào)線和總線。并且，應(yīng)當(dāng)理解，計(jì)算機(jī)系統(tǒng)2200可以不包括圖22所示的所有部件。
如前面所注意的，處理裝置2300的實(shí)施例在圖23和所附文字中示出?，F(xiàn)在轉(zhuǎn)到該圖，處理裝置2300包括連接了各種功能單元的局域總線2305?？偩€2305用于表示將處理裝置2300的各種功能單元互連的一個(gè)或多個(gè)片上總線的集合。為了便于理解而將這些局域總線表示為單個(gè)總線2305，并且應(yīng)當(dāng)理解處理裝置2300不限于此。本領(lǐng)域普通技術(shù)人員將意識(shí)到，處理裝置2300可以具有任何合適的總線結(jié)構(gòu)并可以包括任何數(shù)量和組合的總線。
內(nèi)核2310和許多處理機(jī)(processing engine)2320(例如，處理機(jī)2320a、2320b、……2320k)與局域總線2305連接。在一個(gè)實(shí)施例中，內(nèi)核2310包括通用處理系統(tǒng)，其可以運(yùn)行操作系統(tǒng)。內(nèi)核2310還可以控制處理裝置2300的操作并進(jìn)行各種管理功能，例如將指令分配到處理機(jī)2320來(lái)執(zhí)行。處理機(jī)2320a-k中的每一個(gè)包括任何合適的處理系統(tǒng)，并且每個(gè)可以包括算術(shù)邏輯單元(ALU)、控制器和許多寄存器(用于在讀/寫操作期間存儲(chǔ)數(shù)據(jù))。并且，在一個(gè)實(shí)施例中，每個(gè)處理機(jī)2320a-k提供多線程運(yùn)行(例如，四個(gè)線程)。
還連接到局域總線2305的是片上存儲(chǔ)器子系統(tǒng)2330。雖然表示成單個(gè)單元，但應(yīng)當(dāng)理解片上存儲(chǔ)器子系統(tǒng)2330可以-并且實(shí)際上、可能-包括許多截然不同的存儲(chǔ)單元和/或存儲(chǔ)器類型。例如，這種片上存儲(chǔ)器可以包括SRAM 2332和/或DRAM 2334(例如，SDRAM或DDRDRAM)，以及閃存存儲(chǔ)器(例如，F(xiàn)lashROM)。應(yīng)當(dāng)理解到，除片上存儲(chǔ)器之外，處理裝置2300可以與片外存儲(chǔ)器連接(例如，ROM2220、片外高速緩沖存儲(chǔ)器，等等)。
處理裝置2300還包括與局域總線2305連接的總線接口2340?？偩€接口2340提供與包括總線2205的計(jì)算機(jī)系統(tǒng)2200的其他部件的接口。為簡(jiǎn)便起見，總線接口2340表示成單個(gè)功能單元；然而，應(yīng)當(dāng)理解到，實(shí)際上，處理裝置2300可以包括多個(gè)總線接口。例如，處理裝置2300可以包括PCI總線接口、IX(網(wǎng)際網(wǎng)絡(luò)交換)總線接口，等等，并且總線接口2340用于代表一種或多種這種接口的集合。
應(yīng)當(dāng)理解到，圖23所示并描述的處理裝置2300的實(shí)施例只是可以用于圖22的計(jì)算機(jī)系統(tǒng)2200的處理裝置的一個(gè)示例，而且，處理裝置2300可以具有除圖23所示的那些部件之外的其他部件，為了清楚并易于理解而省略了這些部件。例如，處理裝置2300可以包括其他功能單元(例如，指令解碼單元、地址翻譯單元，等等)、熱學(xué)管理系統(tǒng)、時(shí)鐘電路、附加的存儲(chǔ)器和寄存器。并且，應(yīng)當(dāng)理解處理裝置可以不包括圖23所示的所有元件。
在一個(gè)實(shí)施例中，計(jì)算機(jī)系統(tǒng)2200的部件包括根據(jù)一個(gè)或多個(gè)所公開的實(shí)施例形成的半導(dǎo)體布線(例如，硅布線)。根據(jù)一個(gè)實(shí)施例，計(jì)算機(jī)系統(tǒng)2200的處理裝置2300可以包括由任何所公開的布線結(jié)構(gòu)(例如，參見圖18A和18B)形成的一個(gè)或更多晶體管(例如，數(shù)百萬(wàn)個(gè)這種器件)。在一個(gè)實(shí)施例中，內(nèi)核2310和/或處理機(jī)2320包括根據(jù)一個(gè)或更多所公開實(shí)施例形成的晶體管(或多個(gè)晶體管)。在另一實(shí)施例中，存儲(chǔ)器子系統(tǒng)2330包括根據(jù)一個(gè)或更多所公開實(shí)施例形成的晶體管(或多個(gè)晶體管)。例如，在一個(gè)實(shí)施例中，處理裝置2300包括具有這種晶體管(例如，參見圖19A-19C)的DRAM存儲(chǔ)器2334，并且在又一實(shí)施例中，處理裝置包括具有這種晶體管的SRAM存儲(chǔ)器2332。根據(jù)再一實(shí)施例，系統(tǒng)2200的系統(tǒng)存儲(chǔ)器2210(例如DRAM裝置)包括由任何所公開的布線結(jié)構(gòu)形成的一個(gè)或多個(gè)晶體管(例如，數(shù)百萬(wàn)個(gè))。然而，應(yīng)當(dāng)理解，系統(tǒng)2200的其他部件(例如，網(wǎng)絡(luò)接口2260等等)可以包括根據(jù)所公開實(shí)施例形成的裝置。而且，在一個(gè)實(shí)施例中，所公開的布線包括“納米線”。
前面的詳細(xì)描述和附圖僅為說(shuō)明性的而非限制性的。主要是為了清楚并能充分理解公開的實(shí)施例而提供了上述說(shuō)明和附圖，并且沒(méi)有必要限制于此。本領(lǐng)域技術(shù)人員在不脫離所公開實(shí)施例的精神和所附權(quán)利要求的范圍的情況下，可以想到對(duì)這里所描述的實(shí)施例進(jìn)行的許多添加、刪除和改變以及可選設(shè)置。
權(quán)利要求
1.一種方法，包括氧化設(shè)置在襯底上的半導(dǎo)體本體內(nèi)部區(qū)域下面的部分襯底，該內(nèi)部區(qū)域在該半導(dǎo)體本體的相對(duì)的端部區(qū)域之間延伸；去除該下面襯底的氧化部分，以形成將該半導(dǎo)體本體的內(nèi)部區(qū)域與該襯底分開的鉆蝕部分。
2.根據(jù)權(quán)利要求1所述的方法，還包括氧化該半導(dǎo)體本體的該內(nèi)部區(qū)域，以形成氧化層，其中該內(nèi)部區(qū)域的內(nèi)核保持未氧化；并且從該半導(dǎo)體本體的內(nèi)部區(qū)域去除該氧化層，剩余的未氧化核在該相對(duì)的端部區(qū)域之間延伸。
3.根據(jù)權(quán)利要求2所述的方法，還包括在該半導(dǎo)體本體的所述相對(duì)端部區(qū)域中的第一個(gè)區(qū)域中形成漏區(qū)，并在該半導(dǎo)體本體的所述相對(duì)端部區(qū)域中的第二個(gè)區(qū)域中形成源區(qū)，其中該未氧化的內(nèi)核提供該源和漏區(qū)之間的溝道區(qū)；在該內(nèi)核上淀積柵絕緣材料層；并且在該柵絕緣層上淀積柵電極材料。
4.根據(jù)權(quán)利要求1所述的方法，其中該下面的襯底包括覆蓋半導(dǎo)體材料基層的絕緣層，并且該襯底的去除部分包括該絕緣層的一部分。
5.根據(jù)權(quán)利要求1所述的方法，其中該半導(dǎo)體本體包括硅。
6.一種方法，包括氧化設(shè)置在襯底上的半導(dǎo)體本體的內(nèi)部區(qū)域以形成氧化層，該內(nèi)部區(qū)域在該半導(dǎo)體本體的相對(duì)的端部區(qū)域之間延伸；并且從該內(nèi)部區(qū)域去除該氧化層以形成將該內(nèi)部區(qū)域的未氧化內(nèi)核與該襯底分開的鉆蝕部分。
7.根據(jù)權(quán)利要求6所述的方法，還包括氧化該半導(dǎo)體本體的該內(nèi)部區(qū)域下面的部分襯底；并且去除該下面的襯底的氧化部分。
8.根據(jù)權(quán)利要求7所述的方法，其中該下面的襯底包括覆蓋半導(dǎo)體材料基層的絕緣層，并且該襯底的該去除部分包括該絕緣層的一部分。
9.根據(jù)權(quán)利要求6所述的方法，其中該半導(dǎo)體本體包括硅。
10.根據(jù)權(quán)利要求6所述的方法，還包括在該半導(dǎo)體本體的所述相對(duì)的端部區(qū)域中的第一個(gè)區(qū)域中形成漏區(qū)，并在該半導(dǎo)體本體的所述相對(duì)的端部區(qū)域中的第二個(gè)區(qū)域中形成源區(qū)，其中該未氧化的內(nèi)核提供該源和漏區(qū)之間的溝道區(qū)；在該內(nèi)核上淀積柵絕緣材料層；并且在該柵絕緣層上淀積柵電極材料。
11.一種方法，包括對(duì)半導(dǎo)體層進(jìn)行構(gòu)圖以形成本體，襯底的半導(dǎo)體層部分包括該半導(dǎo)體層下面的絕緣層；在該襯底上淀積掩模材料層，該掩模層具有向下延伸至該絕緣層并露出該半導(dǎo)體本體的內(nèi)部區(qū)域的溝槽，所述露出的內(nèi)部區(qū)域在該掩模層下面的該半導(dǎo)體本體的相對(duì)的第一和第二端部區(qū)域之間延伸；蝕刻溝槽內(nèi)露出的該絕緣層以去除該半導(dǎo)體本體的內(nèi)部區(qū)域下面的部分絕緣層；氧化該半導(dǎo)體本體的露出的內(nèi)部區(qū)域以形成氧化物，其中該內(nèi)部區(qū)域的內(nèi)部部分保持未氧化；并且從該半導(dǎo)體本體的該內(nèi)部區(qū)域去除該氧化物，該內(nèi)部區(qū)域的未氧化部分形成布線，該布線與該襯底分隔開并在該半導(dǎo)體本體的所述第一和第二端部區(qū)域之間延伸。
12.根據(jù)權(quán)利要求11所述的方法，其中對(duì)該半導(dǎo)體層進(jìn)行構(gòu)圖以形成本體的步驟包括在該半導(dǎo)體層上淀積氧化物阻擋層，該阻擋層設(shè)置在該半導(dǎo)體層和初始掩模層之間；并且在構(gòu)圖并去除該初始掩模層之后，去除該阻擋層，其中在去除該阻擋層期間將該半導(dǎo)體本體的邊緣部分鉆蝕。
13.根據(jù)權(quán)利要求11所述的方法，還包括在淀積該掩模層之前，在該半導(dǎo)體本體的內(nèi)部區(qū)域上淀積犧牲材料層；并且在淀積該掩模層之后，去除該犧牲材料層以形成該溝槽。
14.根據(jù)權(quán)利要求11所述的方法，還包括在該布線上淀積柵絕緣材料層；并且在該溝槽內(nèi)淀積柵電極材料，該柵電極材料在該柵絕緣層上延伸。
15.根據(jù)權(quán)利要求14所述的方法，還包括去除該掩模層。
16.根據(jù)權(quán)利要求15所述的方法，還包括在該半導(dǎo)體本體的該第一端部區(qū)域中形成漏區(qū)，并在該半導(dǎo)體本體的該第二端部區(qū)域中形成源區(qū)。
17.根據(jù)權(quán)利要求11所述的方法，還包括在該溝槽內(nèi)淀積第二絕緣材料層，該絕緣材料填充該布線和該襯底之間的空間；并且在該第二絕緣層內(nèi)形成第二溝槽，該第二溝槽向下延伸至該襯底的絕緣層。
18.根據(jù)權(quán)利要求17所述的方法，還包括在該布線上淀積柵絕緣材料層；并且在該第二溝槽內(nèi)淀積柵電極材料，該柵電極材料在該柵絕緣層上延伸。
19.根據(jù)權(quán)利要求18所述的方法，還包括去除該掩模層。
20.根據(jù)權(quán)利要求19所述的方法，還包括在該半導(dǎo)體本體的該第一端部區(qū)域中形成漏區(qū)，并在該半導(dǎo)體本體的該第二端部區(qū)域中形成源區(qū)。
21.根據(jù)權(quán)利要求11所述的方法，還包括在蝕刻該溝槽內(nèi)露出的絕緣層之前，氧化該半導(dǎo)體本體的露出的內(nèi)部區(qū)域以形成初始氧化層，其中在蝕刻該絕緣層期間去除該初始氧化層。
22.根據(jù)權(quán)利要求11所述的方法，其中該半導(dǎo)體本體包括硅。
23.根據(jù)權(quán)利要求22所述的方法，其中該襯底包括絕緣體上的硅(SOI)晶片，該晶片包括該絕緣層下面的硅基層。
24.一種半導(dǎo)體結(jié)構(gòu)，包括貼附于襯底的第一端部區(qū)域；貼附于該襯底的相對(duì)的第二端部區(qū)域；和在該第一和第二端部區(qū)域之間延伸并與該襯底分隔開的內(nèi)部區(qū)域。
25.根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，其中該內(nèi)部區(qū)域比該第一和第二端部區(qū)域相對(duì)更窄。
26.根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，還包括形成于該第一端部區(qū)域的源區(qū)和形成于該第二端部區(qū)域的漏區(qū)，其中該內(nèi)部區(qū)域提供該源和漏區(qū)之間的溝道區(qū)；設(shè)置在該內(nèi)部區(qū)域上的絕緣材料層；以及設(shè)置在該絕緣層上的導(dǎo)電材料層。
27.根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，其中該襯底包括具有半導(dǎo)體材料的晶片。
28.根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，其中該結(jié)構(gòu)包括硅。
29.根據(jù)權(quán)利要求24所述的半導(dǎo)體結(jié)構(gòu)，其中該內(nèi)部區(qū)域的寬度尺寸小于約50nm。
30.一種裝置，包括襯底；以及設(shè)置在該襯底上的晶體管，該晶體管包括半導(dǎo)體結(jié)構(gòu)，其包括貼附于該襯底的第一端部區(qū)域、貼附于該襯底的相對(duì)的第二端部區(qū)域和在該第一和第二端部區(qū)域之間延伸并與該襯底分隔開的內(nèi)部區(qū)域，形成于該第一端部區(qū)域的源區(qū)和形成于該第二端部區(qū)域的漏區(qū)，其中該內(nèi)部區(qū)域提供該源和漏區(qū)之間的溝道區(qū)，設(shè)置在該內(nèi)部區(qū)域上的柵絕緣材料層，和設(shè)置在該柵絕緣層上的柵電極材料層。
31.根據(jù)權(quán)利要求30所述的裝置，其中該半導(dǎo)體結(jié)構(gòu)的該內(nèi)部區(qū)域比該第一和第二端部區(qū)域相對(duì)更窄。
32.根據(jù)權(quán)利要求30所述的裝置，其中該半導(dǎo)體結(jié)構(gòu)包括硅。
33.根據(jù)權(quán)利要求30所述的裝置，其中該柵電極材料包括多晶硅。
34.根據(jù)權(quán)利要求30所述的裝置，其中該半導(dǎo)體結(jié)構(gòu)的該內(nèi)部區(qū)域具有小于約50nm的寬度尺寸。
35.根據(jù)權(quán)利要求30所述的裝置，其中該襯底包括部分半導(dǎo)體管芯。
36.根據(jù)權(quán)利要求35所述的裝置，其中該晶體管包括形成在該管芯上的部分靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。
37.根據(jù)權(quán)利要求35所述的裝置，其中該晶體管包括形成在該管芯上的部分動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
38.根據(jù)權(quán)利要求35所述的裝置，其中該管芯包括處理裝置，并且該晶體管包括設(shè)置在該管芯上的部分存儲(chǔ)器。
39.根據(jù)權(quán)利要求38所述的裝置，其中該存儲(chǔ)器包括DRAM或SRAM。
40.根據(jù)權(quán)利要求35所述的裝置，其中該管芯包括處理裝置，并且該晶體管包括部分邏輯電路。
41.一種系統(tǒng)，包括存儲(chǔ)裝置；以及與該存儲(chǔ)裝置連接的處理裝置，該處理裝置具有晶體管，該晶體管包括半導(dǎo)體結(jié)構(gòu)，其包括貼附于該處理裝置的襯底的第一端部區(qū)域、貼附于該襯底的相對(duì)的第二端部區(qū)域和在該第一和第二端部區(qū)域之間延伸并與該襯底分隔開的內(nèi)部區(qū)域，形成于該第一端部區(qū)域的源區(qū)和形成于該第二端部區(qū)域的漏區(qū)，其中該內(nèi)部區(qū)域提供該源和漏區(qū)之間的溝道區(qū)，設(shè)置在該內(nèi)部區(qū)域上的柵絕緣材料層，和設(shè)置在該柵絕緣層上的柵電極材料層。
42.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該半導(dǎo)體結(jié)構(gòu)的該內(nèi)部區(qū)域比該第一和第二端部區(qū)域相對(duì)更窄。
43.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該半導(dǎo)體結(jié)構(gòu)包括硅。
44.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該柵電極材料包括多晶硅。
45.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該半導(dǎo)體布線具有小于約50nm的寬度尺寸。
46.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該晶體管包括形成在該襯底上的部分存儲(chǔ)器。
47.根據(jù)權(quán)利要求46所述的系統(tǒng)，其中該存儲(chǔ)器包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
48.根據(jù)權(quán)利要求41所述的系統(tǒng)，其中該晶體管包括部分邏輯電路。
49.一種存儲(chǔ)器，包括晶體管，該晶體管包括半導(dǎo)體結(jié)構(gòu)，其包括貼附于襯底的第一端部區(qū)域、貼附于該襯底的相對(duì)的第二端部區(qū)域和在該第一和第二端部區(qū)域之間延伸并與該襯底分隔開的內(nèi)部區(qū)域，形成于該第一端部區(qū)域的源區(qū)和形成于該第二端部區(qū)域的漏區(qū)，其中該內(nèi)部區(qū)域提供該源和漏區(qū)之間的溝道區(qū)，設(shè)置在該內(nèi)部區(qū)域上的柵絕緣材料層，和設(shè)置在該柵絕緣層上的柵電極材料層；以及與該源區(qū)電連接的電容器。
50.根據(jù)權(quán)利要求49所述的系統(tǒng)，其中該半導(dǎo)體結(jié)構(gòu)的該內(nèi)部區(qū)域比該第一和第二端部區(qū)域相對(duì)更窄。
51.根據(jù)權(quán)利要求49所述的存儲(chǔ)器，還包括與該漏區(qū)電連接的位線。
52.根據(jù)權(quán)利要求49所述的存儲(chǔ)器，其中相鄰的存儲(chǔ)單元共享該漏區(qū)。
全文摘要
公開了用于由硅或其他半導(dǎo)體材料形成布線的方法。還公開了包括這種半導(dǎo)體布線的各種裝置。根據(jù)一個(gè)實(shí)施例，布線與下面的襯底分隔開，并且布線在第一端部和相對(duì)的第二端部之間延伸，第一和第二端部中的每一個(gè)都貼附于襯底。介紹并要求保護(hù)其他實(shí)施例。
文檔編號(hào)H01L29/423GK1961413SQ200580017353
公開日2007年5月9日 申請(qǐng)日期2005年6月20日 優(yōu)先權(quán)日2004年6月28日
發(fā)明者彼得·L·D·昌 申請(qǐng)人:英特爾公司