專利名稱：集成電路的封裝及制造技術(shù)
相關(guān)技術(shù)的描述集成電路(IC)通常含有襯底，基于該襯底制造包括各種部件如晶體管、電阻器、電容器和電感器的電子電路。襯底材料的選擇受到與IC的設(shè)計和制造相關(guān)的多種因素的影響。這些因素中的一些如器件成本、器件封裝密度和器件性能相互依賴，有時非常不利。因此，在選擇襯底時必須基于和這些因素相關(guān)的某些優(yōu)先次序進行折中。
為了最大化封裝密度，一種這樣的折中涉及接受次最優(yōu)化的器件性能。通常，當在選擇的襯底上制造這些部件時，即使折衷了電路一些部件的性能，封裝密度的這種最大化也需要在共享襯底上制造大部分或全部部件。折衷性能的一個實例涉及當在選擇的襯底上制造部件時引入到電子電路中的寄生電容。盡管可以通過在電子電路的設(shè)計中調(diào)節(jié)該電容來將寄生電容影響抑制到某種程度，但是與該電容相關(guān)的信號損失(尤其是在較高頻率的信號時)對于電路性能具有明顯的負面影響。折衷性能的第二實例涉及到當部件如在特定襯底上制造時提供最優(yōu)化性能的晶體管可選地制造在第二襯底上時出現(xiàn)的制造問題，其中第二襯底是基于其它因素(如器件成本)而被選擇的。
雖然已經(jīng)提出幾種可選封裝技術(shù)以克服上面提到的一些不足，但是這種可選方式會背負增加的制造成本和難以處理的工序。作為這種可選封裝技術(shù)的一個實例，參見美國專利6,462,620 B1(RF功率放大電路和用于放大信號的方法)。
因此，能夠理解，由于現(xiàn)有技術(shù)中的上述不足，需要集成電路制造和性能特性方面的改進。

發(fā)明內(nèi)容
總的來說，本公開的實施例涉及到具有其上制造了第一類型部件的第一襯底、和其上制造了第二類型部件的第二襯底的集成電路。包含在第一襯底中的材料在一個或多個方面比包含在第二襯底中的材料更易于與第一類型的部件兼容。包含在第二襯底中的材料在一個或多個方面比包含在第一襯底中的材料更易于與第二類型的部件兼容。
在幾種示范性實施例中的一個中，制造集成電路的方法包括在含有第一材料的第一襯底上制造第一類型的部件，該第一材料比包含在第二襯底中的材料更易于與第一類型的部件兼容，其中在第二襯底上制造第二類型的部件。第二襯底的材料比包含在第一襯底中的材料更易于與第二類型的部件兼容。該方法還包括在部件之間建立電連接。
清楚地，該公開的一些實施例可具有除了上面提到的那些優(yōu)點之外的優(yōu)點，或代替上面提到的那些優(yōu)點。此外，其它封裝和制造方法變得顯而易見。意圖將所有這種其它的系統(tǒng)、方法、特征和/或優(yōu)點都包括在本公開的范圍之內(nèi)。


通過參考以下的附圖可更好地理解本發(fā)明的眾多方面。在圖中的部件不必按照比例，而是將重點放在清楚說明本發(fā)明上。而且，在圖中，貫穿幾個附圖，相同的參考數(shù)字表示相對應(yīng)的部分。
圖1是根據(jù)本公開一個示范性實施例制造的集成電路的截面圖。
圖2是含有有源和無源部件的射頻(RF)放大器的示范性電路圖。
圖3示出了在圖2的RF放大器的一個實施例中使用的JFET的ac等效電路。
圖4A示出了在圖2的RF放大器的實施例中使用的金屬氧化物半導(dǎo)體(MOS)電容器的結(jié)構(gòu)。
圖4B示出了在圖2的RF放大器的實施例中使用的薄膜電容器的結(jié)構(gòu)。
圖5是根據(jù)第二示范性實施例制造的含有圖2的部件的集成電路的截面圖。
圖6是包括蓋襯底(1id substrate)、順從連接(compliantconnection)以及順從密封墊(compliant gasket)的示范性實施例的截面圖，它們是圖5集成電路的一些部分。
圖7是圖6的蓋襯底的底視圖。
圖8是包括基襯底和外部連接的示范性實施例的截面圖，它們是圖5集成電路的一些部分。
圖9是圖8中描述的基襯底的底視圖。
圖10是示出制造圖5的集成電路的一種示范性方法的流程圖。
具體實施例方式
各種實施例描述了改進集成電路的制造和性能特性的一些方面。在幾種示范性實施中的一個中，制造集成電路(IC)，以包括第一和第二襯底。第一襯底含有的材料在各個方面如制造和性能方面提供與在該襯底上制造(而非在含有不同材料的第二襯底上制造)的某一類型的部件更好的兼容性。包含在第二襯底中的材料更適合于在該第二襯底上制造的第二類型部件。兩種部件都是電子電路的一部分，且通過在第一和第二襯底之間的一個或多個導(dǎo)電互聯(lián)相互電連接。
以這種方式，可獨立地選擇兩個襯底以及用在于這些襯底上制造的部件上的互聯(lián)技術(shù)，因此最優(yōu)化了包含在集成電路中的電子電路的整體性能。雖然該示范性實施例描述了使用兩個襯底，但是在其它實施例中，可使用多于兩個的襯底?，F(xiàn)在將使用上面列出的附圖更詳細地說明上面概述的示范性實施例以及其它示范性實施例。
圖1是根據(jù)第一示范性實施例制造的集成電路100的截面圖。以下將可選地稱作“蓋襯底”的襯底110是作為集成電路100一部分的兩個襯底中的一個。以下將可選地稱作“基襯底”的襯底115是第二襯底，其也是集成電路100的一部分。將理解，使用術(shù)語“蓋”和“基”僅僅為了便于說明。
在圖1中，在襯底110的表面111上制造電路部件125，同時示出了在襯底115的表面141上制造的電路部件130。以導(dǎo)電柱120形式的導(dǎo)電互聯(lián)在兩個襯底之間延伸。在該示范性實施例中，導(dǎo)電柱120例如由順從材料如聚酰亞胺(polymide)或順從聚合物構(gòu)成，聚合物通常是不良電導(dǎo)體。因此，至少一部分導(dǎo)電柱120涂敷有導(dǎo)電材料層121。在將兩個襯底110和115接合到一起之前，在蓋襯底110上形成導(dǎo)電柱120。可選地，柱120可形成于基襯底115上。當接合時，導(dǎo)電柱120與位于基襯底115上的導(dǎo)電墊122進行電接觸。導(dǎo)電墊122通過提供相對寬的導(dǎo)電區(qū)域，有助于形成電連接，以當組裝電路100時與導(dǎo)電柱120電接觸。在圖1中，示出了位于襯底115的表面141外部的導(dǎo)電墊122。在可選實施例中，在表面141的部分或全部上方制造導(dǎo)電墊122。
電路部件125通過在襯底110的表面111上制造的導(dǎo)電引線126連接到導(dǎo)電柱120。在可選實施例中，導(dǎo)電引線126制造在位于襯底110表面111上方的一個或多個金屬化層上。
電路部件130通過位于襯底115的表面141上的導(dǎo)電引線131連接到導(dǎo)電墊122。導(dǎo)電墊122電連接至如上所述的導(dǎo)電柱120。因此，通過導(dǎo)電引線126、導(dǎo)電柱120、導(dǎo)電墊122和導(dǎo)電引線131而在電路部件125和130之間存在電互聯(lián)。
密封墊135圍繞集成電路100的外圍延伸，且提供另外由襯底110和115限制的腔140的氣密密封。如這里所使用的，提供腔的氣密密封的密封墊將被稱作“氣密的密封墊”。密封墊135的各種結(jié)構(gòu)都可用在各個實施例中。例如，共同受讓的美國專利No.6,090,687和6,118,181描述了用于形成一個提供氣密密封的密封墊的技術(shù)，在此通過參考將這兩篇專利文獻并入本文。在圖1中示出的示范性實施例中，密封墊135由順從材料如聚酰亞胺或順從聚合物構(gòu)成。然而，聚合物是非氣密的，且通常不用于形成氣密密封。因此，至少一部分密封墊135涂敷有密封材料如金、銅、玻璃或氮化硅的層136。用密封材料涂敷聚合物能使密封墊135形成氣密密封。密封墊135可以是任意希望的形狀(例如，環(huán)形、正方形、矩形等)。如果需要的話，則可在基襯底115上形成形狀上類似密封墊135的墊137，以在組裝集成電路100時與密封墊135接觸。
示出電路部件125借助于穿過表面111和表面112之間的襯底110延伸的通孔127連接至外部導(dǎo)電墊128。墊128可用于將集成電路100連接至圖1中未示出的其它器件。相似地，電路部件130通過穿過表面141和表面142之間的襯底115延伸的通孔116連接至外部導(dǎo)電墊117。墊117可用于將集成電路100連接至圖1中未示出的其它器件。
將理解，在其它可選實施例中，可通過墊117和128的可選實施例來提供外部電連接。在第一可選實施例中，墊117例如可由導(dǎo)電管腳代替，而在第二可選實施例中，可去掉墊117和128中的一個。而且，在可選實施例中，導(dǎo)電柱120可由導(dǎo)電導(dǎo)線例如適當接合如通過超聲波接合在電路部件125和130的端子之間的金導(dǎo)線來代替。在再一可選實施例中，導(dǎo)電柱120形成于基襯底115上。
現(xiàn)在注意圖2，其示出了可在兩個或多個襯底上制造的示范性電路，如在圖1的襯底110和115上制造。示范性電路圖描述了公知的兩級射頻(RF)放大器200。為了簡明起見，將不以詳細的細節(jié)闡述RF放大器200的電路操作。另一方面，以下將更詳細地闡述與該公開有關(guān)的電路的某些方面。
RF放大器200包括能夠被粗略分類為兩個主要類別的大量部件即“有源部件”和“無源部件”。有源部件的一些實例是晶體管和二極管，而無源部件的一些實例是電阻器、電容器、電感器、傳輸線電路和變壓器。在這些有源部件當中，存在使用各種類型材料和技術(shù)制造的各種類型部件。例如，在晶體管當中，存在幾種類型的晶體管如雙極型晶體管、單結(jié)型晶體管(UJT)和場效應(yīng)晶體管(FET)?？墒褂酶鞣N類型材料如硅、鍺、砷化鎵和磷化銦，結(jié)合各種技術(shù)如用于制造單片雙極、互補雙極、結(jié)柵FET(JFET)和絕緣柵FET(IGFET)器件的那些技術(shù)來制造這些晶體管。
在雙極型晶體管當中，npn晶體管廣泛地用在雙極型IC中。npn晶體管結(jié)構(gòu)的選擇和所選襯底的雜質(zhì)分布擔(dān)當了用于制造雙極型IC的起始點。然后，考慮到所選襯底的材料特性的限制，在該選擇的襯底上制造無源以及其它的有源部件。不幸的是，如果其它的有源部件(如JFET或IGFET)或無源部件(如電容器)必須在該相同的襯底上制造的話，則由于襯底材料的特性，必須進行一些調(diào)整。
關(guān)于與有源部件相關(guān)的某些參數(shù)，注意圖3，其示出了在收縮區(qū)域中JFET操作的ac等效電路。在一個實施例中，在圖2的RF放大器200中的晶體管205是這種JFET。ac等效電路提供了可用于限定JFET的頻率響應(yīng)的近似情況。Rs表示與源觸點串聯(lián)的寄生體電阻，Cgs和Cgd是柵源和柵漏電容，和gd是由于溝道長度調(diào)節(jié)效應(yīng)產(chǎn)生的動態(tài)輸出電導(dǎo)。在一個典型的布局中，將源區(qū)域制作得盡可能小以最小化Cgd，這是由于該電容提供了在源和柵端子之間的寄生耦合并降低了JFET的頻率性能。Cdss310是在源和襯底之間存在的寄生電容，而Csss320是在源和襯底之間存在的寄生電容。大部分由襯底材料限定的這些寄生電容通過降低信號幅度明顯地降低了器件性能，特別是在較高頻率處。
轉(zhuǎn)向無源部件，對于圖2的電容器212，薄膜電容器(如在示范性實施例中所使用的)通常由兩個被電介質(zhì)分開的導(dǎo)電層構(gòu)成。薄膜電容器可使用如圖4A中示出的金屬氧化物半導(dǎo)體(MOS)結(jié)構(gòu)，或可選地通過使用如圖4B中示出的兩個導(dǎo)電金屬層之間的薄介電膜來制造。MOS結(jié)構(gòu)通常用在單片電路中，這是由于其容易與常規(guī)處理技術(shù)相兼容，且不需要多個金屬化層。
無論是薄膜還是MOS的電容器，經(jīng)常會受到不期望的信號損失的影響，所述損失與該電容器的各個部分同制造電容器的襯底之間存在的寄生電容相關(guān)。寄生電容構(gòu)成了由電容器表示的有效阻抗的一個分量。將該有效阻抗與由襯底表示的阻抗相比較，在電容器的有效阻抗與襯底的阻抗共軛匹配時信號損失最大。因此，可通過有意地引入電容器和襯底之間的阻抗失配來降低信號損失。這種阻抗失配可通過使用具有相對高電阻率或為理想導(dǎo)體的襯底來引入。具有高電阻率的半導(dǎo)體襯底材料的實例是砷化鎵(GaAs)和磷化銦(InP)。這些材料可用于制造高質(zhì)量的無源部件。然而，在很多情況下，為制造有源部件選擇的襯底表現(xiàn)出次最優(yōu)阻抗特性，其接近于在該襯底上制造的典型電容器所表示的阻抗。因此，在這種“有損耗的”襯底上制造的電容器提供了不希望的信號損失。
除了電容器的上述特性之外，另一種無源部件，電感器，如圖2中的電感器209，也經(jīng)受了由于它所安裝的襯底構(gòu)成的寄生電容的存在而產(chǎn)生的信號損失。除了寄生電容的負面影響，由于在電感器附近存在的磁場導(dǎo)致在襯底中流動的渦流的存在，電感器性能也進一步受到損害。渦流和寄生電容可通過襯底材料的適當選擇來最小化。通過在考慮到有源部件的情況下所選擇的襯底上制造傳感器來選擇該材料以最小化這些不希望的影響，而不是受到其損害。
雖然上面已經(jīng)闡述了各種不希望的影響，但是在襯底上各種部件的制造和性能可進一步由其它因素影響，如差的溫度系數(shù)、差的絕對值容差和襯底材料有限的功率處理能力。
現(xiàn)在再次注意圖2中示出的RF放大器200。RF放大器200分割成兩個部分，一個部分含有有源部件(晶體管205、210)，和第二部分，網(wǎng)絡(luò)225，其只具有無源部件。如上所述，當在襯底上制造時，有源部件帶來一定的損耗、寄生電容以及不希望的電阻。因此，在第一實施例中，選擇含有第一材料的第一襯底僅用于制造有源部件。作為一個實例，第一材料是具有小于100ohm-cm的體電阻的硅。然后選擇含有不同于包含在第一襯底中的材料的第二襯底，用于制造網(wǎng)絡(luò)225的無源部件。該第二材料的體電阻例如大于或等于1kohm-cm?？傊?，較高電阻率的襯底具有比較低電阻率的襯底更少的損失。
在第二實施例中，第一襯底不僅用于制造有源部件(例如晶體管205和210)，還用于制造在網(wǎng)絡(luò)225外部示出的其它部件(例如電感器203、電容器206、傳輸線207)。相似地，第二襯底也可含有未在圖2中示出的有源器件。可實施這些可選實施例以滿足各種目的，如器件性能、器件封裝密度、襯底中的層數(shù)以及易于制造。
根據(jù)上述實例可以理解，集成電路可使用具有兩種不同材料的兩個襯底，這取決于在這些襯底中的每一個上制造的部件的所需性能。此外，在兩個襯底中的第一個上制造的部件可使用第一互聯(lián)技術(shù)相互互聯(lián)。例如，當網(wǎng)絡(luò)225(其作為阻抗匹配網(wǎng)絡(luò)工作)在第一襯底上制造時，電連接可由特別設(shè)定了尺寸以提供所需特性阻抗的金屬引線構(gòu)成。本領(lǐng)域技術(shù)人員將理解，這種特性阻抗部分地由金屬引線的寬度以及襯底的介電常數(shù)確定。而且，在某些情況下，例如當通過使用較寬的金屬引線來互聯(lián)網(wǎng)絡(luò)225的無源部件時，降低了間隙容許、信號損失。
在另一方面，可嚙合用于互聯(lián)例如RF放大器200的兩級放大器的互聯(lián)技術(shù)，以最小化互聯(lián)間距和尺寸，而不是引線寬度。這可以轉(zhuǎn)換為使用多個金屬化層，由于每一個另外的金屬化層增加了制造成本以及產(chǎn)品成本，因此從成本觀點看這是不希望的。
可將上面提到的各方面總結(jié)為一個示范性實施例，其中某部件如圖2中的所有有源器件都在某一類型材料的第一襯底上制造?；谝粋€或多個因素來選擇該第一襯底，例如在襯底上有源部件制造的兼容性、當在該襯底上制造時這些部件的性能、材料成本以及制造成本。然后選擇另一類型材料的第二襯底，用于制造第二組部件。該第二組部件例如圖2的全部無源器件比第一襯底更易于與第二襯底兼容。再次地，基于一個或多個因素(如制造、性能和成本)選擇第二襯底。在該示范性實施例中，在第二襯底上而不是在第一襯底上制造所有無源部件允許獨立選擇材料成本更低的第二襯底，為無源器件提供更好的電路性能，而且，含有較少的金屬化層，由此導(dǎo)致較低材料以及制造成本。
在另一實施例中，第一襯底選擇具有第一熱膨脹系數(shù)(CTE)的材料，和第二襯底選擇具有與第一襯底的CTE兼容的CTE的材料。由這兩個襯底制造的IC提供某些機械以及電學(xué)優(yōu)點。
圖5是根據(jù)一個示范性實施例制造的集成電路500的截面圖。圖5的集成電路500結(jié)合了圖2的部件，為了說明的目的示出了其中的一些。襯底510包括高電阻率材料，以便于當與具有無源部件的網(wǎng)絡(luò)225(參考圖2)一起使用時提供某些希望的特性。這種希望特性的一個實例涉及到低寄生電容，以降低信號傳輸損失。
示出了在與襯底515面對的襯底510的表面551上制造的兩個無源部件，電感器209和電容器212。電感器209和電容器212通過金屬引線224相互電互聯(lián)。設(shè)置金屬引線224的尺寸以提供希望的特性阻抗以及襯底510的介電常數(shù)。電感器209通過金屬引線216進一步連接到導(dǎo)電柱520。
集成電路500的第二襯底是比包含在襯底510中材料具有更低電阻率的材料的襯底515。示出了在襯底515的表面552上制造的圖2中的三個部件電容器201和晶體管205及210。作為在圖2電路中的輸入耦合電容器工作的電容器201通過金屬引線215連接到輸入端子221。輸入端子221是在襯底515下方延伸的金屬管腳，且用于在例如印刷電路板(PCB)(未示出)上安裝集成電路500，并提供了措施將集成電路500的電路電連接至也可安裝在相同PCB上的其它器件。本領(lǐng)域技術(shù)人員應(yīng)當理解，存在輸入端子221的幾種可選實施例，包括如表面安裝墊和表面安裝導(dǎo)線。
導(dǎo)電柱520和密封墊535是圖1的導(dǎo)電柱120和密封墊135的實施例。將理解，可以以幾種可選方式實施導(dǎo)電柱520和密封墊535。共同轉(zhuǎn)讓的名稱為“A Film Bulk Acoustic Resonator Package and Methodof Fabricating same”、于2004年7月13日提交的美國專利申請No.10/890343描述了可用于形成導(dǎo)電柱520、密封墊535的示范性技術(shù)以及制造器件如集成電路500的方法，在此通過參考將該專利文獻并入本文。
而且，如果需要的話，與密封墊535形狀類似的墊537可位于襯底315的表面552上，以當組裝集成電路500時與密封墊535接觸。相似地，用于接觸導(dǎo)電柱520的導(dǎo)電墊522還可形成于襯底515的表面552上。
現(xiàn)在注意圖6，其示出了襯底510以及導(dǎo)電柱520、密封墊535和在襯底510上制造的部件的截面圖。該截面圖提供了有關(guān)該集成電路500的一個截面、蓋截面的制造特征的一些信息。圖7是在圖6中識別的襯底510的表面551和其它相關(guān)部分的圖。注意密封墊535，其沿著集成電路500的外圍形成，并包圍了在將襯底510接合到基襯底時所形成的腔內(nèi)部的部件。
圖8是襯底515以及墊537、導(dǎo)電墊522和組裝在襯底515上的部件的截面圖。該截面圖提供了有關(guān)集成電路500的第二截面、基截面的制造特征的一些信息。圖9是圖8中標識的襯底515的表面552和其它相關(guān)部分的圖。注意墊537，其沿著集成電路500的外圍形成，且與圖4和5中示出的密封墊535緊密配合。還示出了導(dǎo)電墊522，其與圖6和7中示出的相應(yīng)導(dǎo)電柱520機械和電接觸。
圖10是示出制造集成電路、如集成電路500的一種示范性方法的流程圖。僅僅為了清楚的目的，在圖5(以及其它相關(guān)的圖)中示出的示范性實施例將用于說明圖10的流程圖。將理解，盡管以下描述特定實例的處理步驟，但是可選實施也是可行的。而且，可以不按照示出的或是討論的順序?qū)嵤└鞑襟E，包括基本同時或以相反的順序執(zhí)行。
在框101中，提供分別為第一和第二材料的第一和第二襯底510和515。在框102中，在襯底510上制造第一類型的部件如電感器209。在框103中，在襯底515上制造第二類型的部件如晶體管205。在框104中，與第二襯底515相對地設(shè)置第一襯底510。例如，該設(shè)置通過將襯底510壓向襯底515，并將襯底510接合到襯底515來實施。尤其，將襯底510壓向襯底515，導(dǎo)電柱520與導(dǎo)電墊522接觸，密封墊535與墊537接觸。導(dǎo)電柱520的順從材料在兩個襯底壓到一起時能使柱變形而不破碎或失敗。而且密封墊535的順從材料在襯底510和515壓到一起時能使密封墊535變形而不破碎或失敗?？山雍弦r底510和515同時將其壓到一起。各種公知或?qū)㈤_發(fā)的接合技術(shù)、如熱壓接合或焊料接合可用于接合襯底510和515。
在一個實施例中，用于涂敷導(dǎo)電柱520和密封墊535的導(dǎo)電材料是金(Au)。在這種實施例中，在使用焊料接合來接合襯底510和515之前，將錫(Sn)層沉積在金涂覆的導(dǎo)電柱520和密封墊535上。然后，為了使用焊料接合來接合襯底510和515，將襯底510和515壓到一起直到導(dǎo)電柱520和密封墊535與襯底515緊密接觸，且加熱集成電路500直到導(dǎo)電柱520和密封墊535上的金和錫材料開始熔融，使該材料擴散并粘合至襯底515。然后停止加熱集成電路500，且使得襯底510和515冷卻。隨著集成電路500冷卻，熔融的金和錫材料硬化，且硬化的材料形成了襯底515和導(dǎo)電柱520以及密封墊535之間的接合。如上所述，將錫引入到金涂覆的導(dǎo)電柱520和密封墊535有助于在焊料接合期間形成更強的接合。
導(dǎo)電柱520和密封墊535的順從材料有助于確保導(dǎo)電柱520和密封墊535緊密接觸襯底515。在這點上，導(dǎo)電柱520和密封墊535的順從材料允許導(dǎo)電柱520和密封墊535變形直到導(dǎo)電柱520和密封墊535的整個外圍與襯底515接觸。作為實例，在導(dǎo)電柱520和密封墊535制造中的缺陷會導(dǎo)致在導(dǎo)電柱520接觸墊522之前密封墊535接觸墊537。在這種情況下，密封墊535變形以允許襯底510和515被進一步壓合到一起，直到導(dǎo)電柱520與墊522緊密接觸。相似地，導(dǎo)電柱520或部分密封墊535可變形以允許密封墊535的整個外圍與墊537緊密接觸。確保在接合期間導(dǎo)電柱520和墊522之間以及密封墊535與墊537之間的緊密接觸有助于確保導(dǎo)電柱520在襯底510和515之間提供可靠的、低阻抗的導(dǎo)電性，以及密封墊535為腔540提供可靠的氣密密封。
如果需要的話，在組裝集成電路500之后，可薄化襯底515，以降低其厚度并為安裝在該襯底上的部件提供更好的熱消散。用于薄化襯底515的任何適合的制造技術(shù)、如背面研磨或拋光可用于薄化襯底515。在一個實施例中，襯底510提供足夠的結(jié)構(gòu)支撐，以便可以較少地考慮漏電流和機械集成度來薄化襯底515。
導(dǎo)電柱520和密封墊535中的任一個或兩個不一定要形成在相同襯底510上。導(dǎo)電柱520和密封墊535中的任一個或兩個可選地形成于襯底515上。在這種情況下，與墊537和522相似的墊可形成于襯底510上。然后，在接合期間，將導(dǎo)電柱520和/或密封墊535壓向位于襯底510上的墊。
在一個示范性實施例中，密封墊535涂敷有材料如金或銅，其不僅密封了密封墊535而且是導(dǎo)電的。在這種實施例中，密封墊535提供了襯底510和515之間的電連接。如果需要的話，則除了導(dǎo)電柱520之外或代替導(dǎo)電柱520，密封墊535可在兩個襯底上制造的電路部件之間提供電連接。在這種實施例中，不必須形成導(dǎo)電柱520。
注意圖5，其示出了由圖10描述的方法的一種示范性實施。尤其，參考框104，兩個部件包含在當?shù)谝缓偷诙r底相互接合時所形成的腔540的內(nèi)部。
進一步參考圖10的框104，第一材料比第二材料更易于和有關(guān)第一類型部件的一個或多個方面兼容。例如，在該襯底的表面上制造無源器件時第一材料更兼容。此外，例如由于與第一類型部件相關(guān)的降低的寄生電容，第一材料提供更好的性能。相反地，第二材料比第一材料更易于和有關(guān)第二類型部件的一個或多個方面兼容。例如，第二材料對于制造有源部件如晶體管205更兼容。第二材料還可提供比第二部件更好的性能。
雖然上述實例涉及到在第一襯底上制造無源部件和在第二襯底上制造有源部件，但是將理解，還可以除了示范性部件之外或代替示范性部件，在一個或兩個襯底上制造有源和無源的其它部件。
列出本發(fā)明的上述實施例僅僅為了清楚理解本發(fā)明的精神。可作出很多變形和修改而在實質(zhì)上不偏離本發(fā)明。在此所有這種修改和變形都包括在本公開的范圍內(nèi)。
權(quán)利要求
1.一種集成電路(500)，包括第一襯底(510)，其具有制造于其上的第一類型的部件，該第一襯底包括第一材料；第二襯底(515)，其與第一襯底相對設(shè)置，該第二襯底具有制造于其上的第二類型的部件，該第二襯底包括第二材料；和電連接(520)，在所述各部件之間，其中第一材料與第一類型部件的(a)制造和(b)性能中的至少一種具有比第二材料更好的兼容性；和第二材料與第二類型部件的(a)制造和(b)性能中的至少一種具有比第一材料更好的兼容性。
2.根據(jù)權(quán)利要求1的集成電路，其中第一類型的部件是無源部件(209)；和第二類型的部件是有源部件(205)。
3.根據(jù)權(quán)利要求1的集成電路，其中第一材料具有大于或等于1kohm-cm的電阻率。
4.根據(jù)權(quán)利要求1的集成電路，其中第二材料具有小于100ohm-cm的電阻率。
5.根據(jù)權(quán)利要求1的集成電路，其中第一襯底和第二襯底相互接合以限定腔(540)；和所述部件位于該腔中。
6.一種制造集成電路的方法，該方法包括提供(101)包括第一材料的第一襯底；提供(101)包括第二材料的第二襯底；在第一襯底上制造(102)第一類型的部件；在第二襯底上制造(103)第二類型的部件；相互相對地設(shè)置(104)第一襯底和第二襯底；和在所述部件之間建立(104)電連接，其中第一材料比第二材料更易于與第一類型部件的(a)制造和(b)性能中的至少一個兼容；和第二材料比第一材料更易于與第二類型部件的(a)制造和(b)性能中的至少一個兼容。
7.根據(jù)權(quán)利要求6的方法，其中第一類型的部件是有源部件和無源部件中的一種；和第二類型的部件是有源部件。
8.根據(jù)權(quán)利要求6的方法，其中所述提供包括提供第一晶片和提供第二晶片，第一襯底構(gòu)成該第一晶片的一部分，第二襯底構(gòu)成該第二晶片的一部分；和將所述制造、所述設(shè)置和所述建立應(yīng)用到晶片，以制作多于一個的集成電路。
9.根據(jù)權(quán)利要求6的方法，其中制造第一類型部件包括第一處理；和制造第二類型部件包括第二處理。
10.根據(jù)權(quán)利要求9的方法，其中第一處理和第二處理包括不兼容的操作。
全文摘要
提供了集成電路的裝置、封裝及制造方法。集成電路包括在含有第一材料的第一襯底上制造的第一類型部件，和在含有第二材料的第二襯底上制造的第二類型部件。第一材料比第二材料具有與第一類型部件的制造和/或性能更好的兼容性，而第二材料比第一材料具有與第二類型部件的制造和/性能更好的兼容性。還描述了一種制造上述集成電路的方法，該方法包括，在其它步驟當中，相互相對地設(shè)置第一和第二襯底的步驟，和在所述部件之間建立電連接的步驟。
文檔編號H01L21/44GK1910971SQ200580002093
公開日2007年2月7日 申請日期2005年9月28日 優(yōu)先權(quán)日2004年10月29日
發(fā)明者K·尼施穆拉, Q·白, T·B·弗霍芬 申請人:阿瓦戈科技通用 Ip(新加坡)股份有限公司