用于有源電路封裝的微型機電系統(tǒng)(mems)裝置防靜摩擦的裝置和方法
【專利說明】用于有源電路封裝的微型機電系統(tǒng)(MEMS)裝置防靜摩擦的裝置和方法
[0001]相關(guān)申請交叉引用
[0002]本專利合作協(xié)定(PCT)申請要求于2013年6月25日提交的美國專利申請序列號13/926,257，其
【發(fā)明內(nèi)容】
通過引用整體并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明一般涉及在具有以專用集成電路(ASIC，Applicat1n SpecificIntegrated Circuits)晶片封端的微型機電系統(tǒng)(MEMS，Micro-Electro_MechanicalSystem)晶片的集成晶片級芯片規(guī)模封裝中的抗靜摩擦技術(shù)。
【背景技術(shù)】
[0004]在MEMS裝置中，可移動MEMS結(jié)構(gòu)往往容易側(cè)向和/或垂直靜摩擦。在諸如加速度計和陀螺儀等微加工MEMS裝置表面，側(cè)向和/或下側(cè)止擋件(例如凹凸結(jié)構(gòu))通常包括在MEMS晶片上以防止可移動MEMS結(jié)構(gòu)的超范圍運動。這些止擋件通常被構(gòu)造為與可移動MEMS結(jié)構(gòu)具有小的接觸面積以降低可移動MEMS結(jié)構(gòu)到止擋件靜摩擦的機會。抗靜摩擦涂層通常也用來增強抗靜摩擦性能。
[0005]對于封端的MEMS裝置(S卩，其中的封端，如“虛擬”的硅晶片，被接合到MEMS裝置晶片)，在可移動MEMS結(jié)構(gòu)上方的蓋腔上具有垂直止擋件也是典型的，特別是當(dāng)該MEMS晶片和封端之間的空腔較淺并且可移動MEMS結(jié)構(gòu)靠近封端結(jié)構(gòu)。
[0006]眾所周知接合ASIC晶片到MEMS晶片以形成集成晶片級芯片規(guī)模封裝。在這樣的集成晶片級芯片規(guī)模封裝中，該ASIC晶片是有效的蓋晶片。根據(jù)接合密封材料厚度或圖案支架深度，此種裝置往往具有大約2-4微米量級(本文縮寫為“urn”)上的腔室深度。在這樣的裝置中，由于可移動MEMS結(jié)構(gòu)與基本平坦的ASIC表面緊密接近，可移動MEMS結(jié)構(gòu)特別容易產(chǎn)生靜摩擦。

【發(fā)明內(nèi)容】

[0007]第一實施方案中提供了在具有頂部電路層的ASIC晶片上形成止擋件特征的方法。該方法包括在頂部電路層上方形成HDP-0X層;在HDP-0X腐蝕停止層上方形成鈍化層;并選擇性地腐蝕鈍化層以形成至少一個止擋件特征，其中該HDP-0X是用于圖案化鈍化層的腐蝕停止層。
[0008]在各種替代實施方案中，形成鈍化層可以包括形成底部氧化層、中間氮化物層和頂部氧化層，并且選擇性地腐蝕鈍化層可包括使用含H2的CF4腐蝕劑選擇性地腐蝕穿過頂部氧化層和中間氮化物層并且引CHF3或CH2F2入腐蝕劑以選擇性地腐蝕底部氧化物層到HDP-0X層。另外或替代地，該方法可以包括在至少一個止擋件特征上形成氮化鈦抗靜摩擦涂層，在這種情況下該方法還可以包括形成被配置在氮化鈦抗靜摩擦涂層上放置電勢的電路。在至少一個止擋件特征上形成氮化鈦抗靜摩擦涂層可以包括在多個止擋件特征的每一個上形成氮化鈦抗靜摩擦涂層。在多個止擋件特征的每一個上形成氮化鈦抗靜摩擦涂層可以包括形成具有可以彼此電連接的氮化鈦抗靜摩擦涂層的至少兩個止擋件特征，在這種情況下該方法還可以包括形成被配置為在電連接的氮化鈦抗靜摩擦涂層上放置電勢的電路。另外或替代地，在多個止擋件特征的每一個上形成氮化鈦抗靜摩擦涂層可包括形成具有彼此電隔離的氮化鈦抗靜摩擦涂層的至少兩個止擋件特征，在這種情況下該方法還可以包括形成能夠在電隔離的氮化鈦抗靜摩擦涂層上放置不同電勢的電路。在任何上述實施方案中，該方法可以包括形成多個鋁銅支架。
[0009]在另一個實施方案中提供了一種專用集成電路晶片，其包括頂部電路層;頂部電路層上形成HDP-0X層;和在HDP-0X層上形成鈍化層并選擇性地腐蝕到包括至少一個止擋件特征。
[0010]在各種替代實施方案中，鈍化層可包括底部氧化層、中間氮化物層和頂部氧化層。另外或替代地，該ASIC晶片在至少一個止擋件特征上可包括氮化鈦抗靜摩擦涂層，在此情況下該ASIC晶片可以包括被配置在氮化鈦抗靜摩擦涂層上放置電勢的電路。該ASIC晶片可以在多個止擋件特征的每一個上包括氮化鈦抗靜摩擦涂層。至少兩個止擋件特征可以具有彼此電連接的氮化鈦抗靜摩擦涂層并且ASIC晶片可以包括被配置在電連接的氮化鈦抗靜摩擦涂層上放置電勢的電路。另外或可選地，至少兩個止擋件特征可以具有彼此電隔離的氮化鈦抗靜摩擦涂層并且ASIC晶片可以包括能夠在電隔離的氮化鈦抗靜摩擦涂層上放置不同電勢的電路。在任何上述實施方案中，該ASIC晶片可包括多個鋁銅支架。
[0011]在另一個實施方案中提供了包含耦合到MEMS裝置的ASIC晶片的集成晶片級芯片規(guī)模封裝裝置，其中該MEMS裝置包括至少一個可移動的MEMS結(jié)構(gòu)，并且其中該ASIC晶片包括頂部電路層、頂部電路層上形成的HDP-0X層和在HDP-0X層上形成的鈍化層并選擇性地腐蝕以包括定位用于可移動MEMS結(jié)構(gòu)充當(dāng)垂直止擋件的至少一個止擋件特征。
[0012]在各種替代實施方案中，鈍化層可包括底部氧化層、中間氮化物層和頂部氧化層。另外或替代地，該裝置在至少一個止擋件特征上可包括氮化鈦抗靜摩擦涂層，在這種情況下該裝置可以包括被配置在氮化鈦抗靜摩擦涂層上放置電勢的電路。該裝置可在多個止擋件特征的每一個上包括氮化鈦抗靜摩擦涂層。至少兩個止擋件特征可以具有彼此電連接的氮化鈦抗靜摩擦涂層并且該裝置可包括被配置在電連接的氮化鈦抗靜摩擦涂層上放置電勢的電路。另外或可選地，至少兩個止擋件特征可以具有彼此電隔離的氮化鈦抗靜摩擦涂層，并且該裝置可以包括在電隔離的氮化鈦抗靜摩擦涂層上放置不同電勢的電路。在任何上述實施方案中，該裝置可包括多個鋁銅支架。
[0013]附加實施方案可以被公開并要求保護。
【附圖說明】
[0014]通過參考下面的詳細描述，實施方案的前述特征將更加容易地理解，參考附圖其中:
[0015]圖1是表示根據(jù)本發(fā)明的一個示例性實施方案的晶片級芯片規(guī)模封裝的橫截面圖的示意性框圖；
[0016]圖2包括圖2A-2G示意性地表示根據(jù)一個示例性實施方案用于形成止擋件特征的不例性制造工藝的有關(guān)步驟；
[0017]圖3是表示根據(jù)圖2中所示的示例性實施方案在ASIC制造工藝中有關(guān)步驟的邏輯流程圖；
[0018]圖4是表示根據(jù)一個示例性實施方案可用于相對可移動MEMS結(jié)構(gòu)代替大的止擋件特征的多個小的止擋件特征的陣列示意圖；和
[0019]圖5是表示根據(jù)一個示例性實施方案被配置為允許不同的電勢被施加到每個止擋件特征的多個止擋件特征的示意圖。
[0020]應(yīng)當(dāng)指出的是前述附圖和其中所示的元件不必按照一致比例或任何比例繪制。除非上下文另有說明，相同的元件使用相同的標(biāo)號表示。
【具體實施方式】
[0021]在本發(fā)明示例性實施方案中，一個或多個止擋件特征(例如凹凸結(jié)構(gòu))被形成在標(biāo)準(zhǔn)的ASIC晶片上部鈍化層用以在具有由ASIC晶片直接封端的MEMS裝置的集成裝置中防止MEMS裝置的垂直靜摩擦。
[0022]如下面討論的，在一個示例性實施方案中ASIC封蓋有源電路鈍化層表面上止擋件特征的形成包括在ASIC晶片的頂部有源電路層以上形成高密度等離子體氧化物(HDP-0X)腐蝕停止層、在HDP-0X腐蝕停止層上形成鈍化層(例如氧化物-氮化物-氧化物鈍化層)、圖案化該鈍化層以形成止擋件特征(并且在圖案化鈍化層期間使用底層HDP-0X層作為腐蝕停止層)。