專利名稱：芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種半導體元件，且特別是有關(guān)于一種芯片封裝體。
背景技術(shù)：
在半導體產(chǎn)業(yè)中，集成電路(integrated circuits，IC)的生產(chǎn)，主要可分為三個階段集成電路設(shè)計(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。在集成電路的制作中，芯片(die)是經(jīng)由晶片(wafer)制作、形成集成電路以及切割晶片(wafer sawing)等步驟而完成。晶片具有一有源面(active surface)，其泛指晶片的具有有源元件(activedevice)的表面。當晶片內(nèi)部的集成電路完成之后，晶片的有源面更配置有多個芯片接墊(die pad)，并且晶片的有源面更由一保護層(passivation layer)所覆蓋。保護層暴露出每一芯片接墊，以使最終由晶片切割所形成的芯片，可經(jīng)由芯片接墊而向外電連接于一承載器(carrier)。承載器例如為一導線架(leadframe)或一封裝基板(package substrate)，而芯片可以線焊(wirebonding)或倒裝芯片接合(flip chip bonding)的方式連接至承載器上，使得芯片的芯片接墊可電連接于承載器的接點，以構(gòu)成一芯片封裝體。
就倒裝芯片接合技術(shù)(flip chip bonding technology)而言，通常在形成晶片的表面芯片接墊之后，會在芯片接墊上進行制作凸塊，以作為芯片電連接外部的封裝基板之用。由于這些凸塊通常以面陣列的方式排列于芯片的有源面上，使得倒裝芯片接合技術(shù)適于運用在高接點數(shù)及高接點密度的芯片封裝結(jié)構(gòu)，例如已普遍地應(yīng)用于半導體封裝產(chǎn)業(yè)中的倒裝芯片/球柵陣列式封裝(flip chip/ball grid array)。此外，相較于線焊技術(shù)，由于這些凸塊可提供芯片與承載器之間較短的傳輸路徑，使得倒裝芯片接合技術(shù)可提升芯片封裝體的電效能(electrical performance)。
請參考圖1，其繪示現(xiàn)有的一種倒裝芯片封裝體的剖面示意圖。現(xiàn)有的倒裝芯片封裝體(flip chip package)100包括一芯片110、一封裝基板120、多個焊料凸塊(solder bump)130、一凸塊底金屬層(under bump metallurgiclayer，UBM layer)140與一底膠層(underfill)150。芯片110具有一有源面112以及多個芯片接墊114，而這些芯片接墊114配置于有源面112上。此外，芯片110更具有一保護層116，其覆蓋于有源面112上，用以保護芯片110，并分別暴露出每一芯片接墊114。
封裝基板120具有一基板面122、多個基板接墊124與一焊罩層(soldermask)126。這些基板接墊124配置于基板面122上，且焊罩層126配置于基板面122上，并暴露出這些基板接墊124。每一芯片接墊114與相對應(yīng)的基板接墊124經(jīng)由這些焊料凸塊130的其中之一而互相電連接。這些焊料凸塊130的材質(zhì)例如為含鉛焊料或無鉛焊料(lead free solder)。
凸塊底金屬層140位于這些芯片接墊114與這些焊料凸塊130之間。凸塊底金屬層140可包括一黏著層(adhesion layer)、一阻障層(barrier layer)以及一沾錫層(wetting layer)，其依序形成在芯片接墊114上。凸塊底金屬層140乃是用以提高焊料凸塊130與芯片接墊114之間的接合強度，并防止電遷移(electro-migration)的現(xiàn)象。
底膠層150位于芯片110與封裝基板120之間，且包覆這些焊料凸塊130。底膠層150用以保護這些焊料凸塊130，并可同時緩沖封裝基板120與芯片110之間在受熱時，兩者所產(chǎn)生的熱應(yīng)變(thermal strain)的不匹配(mismatch)的現(xiàn)象。
然而，現(xiàn)有倒裝芯片封裝體的芯片與封裝基板在進行倒裝芯片接合工藝時，由于這些焊料凸塊必須經(jīng)過高溫回焊(re-flow)的工藝，以使得每一焊料凸塊熔融為一球體狀而將這些芯片接墊的其中之一與相對應(yīng)的基板接墊相電連接，因此現(xiàn)有倒裝芯片封裝體的工藝步驟較為繁復且制造成本較高。此外，由于必須經(jīng)過上述高溫回焊的工藝，因此這些焊料凸塊必須藉由封裝基板上的焊罩層而避免彼此在熔融狀態(tài)下產(chǎn)生不必要的電連接，如此將導致現(xiàn)有倒裝芯片封裝體的尺寸無法進一步縮小。
實用新型內(nèi)容本實用新型要解決的技術(shù)問題是提供一種芯片封裝體，以簡化芯片封裝體的工藝步驟。
為達上述或是其它目的，本實用新型提出一種芯片封裝體，包括一芯片、一封裝基板與多個凸塊。芯片具有一有源面、多個芯片接墊與一第一保護層，這些芯片接墊配置于有源面上，且第一保護層配置于有源面上，而第一保護層具有多個第一開口，其分別暴露出這些芯片接墊。此外，封裝基板具有一基板面、多個基板接墊與一第二保護層，這些基板接墊配置于基板面上，而第二保護層配置于基板面上且具有一第二開口，其暴露出這些基板接墊與部分基板面。另外，這些凸塊分別配置于這些芯片接墊上，各個凸塊經(jīng)由一壓合工藝以連接至這些基板接墊之一上，且芯片與封裝基板是藉由這些凸塊而互相電連接。
基于上述，本實用新型的芯片封裝體的各個凸塊連接至這些基板接墊之一上的壓合工藝中，這些凸塊并不需要經(jīng)過高溫回焊工藝(亦即這些凸塊不會熔融)，因此本實用新型的芯片封裝體的工藝步驟較為簡易且制造成本較低。此外，由于這些凸塊不會在壓合時完全熔融為液態(tài)而導致彼此不必要的電連接，所以芯片壓合至封裝基板的壓合區(qū)域內(nèi)不必要有第二保護層，亦即第二保護層的第二開口可將壓合區(qū)域完全暴露出來，進而使得本實用新型的芯片封裝體的厚度降低及基板接墊的密度提高。
為讓本實用新型的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖1繪示現(xiàn)有的一種倒裝芯片封裝體的剖面示意圖；圖2至圖3繪示本實用新型一實施例的芯片封裝體的工藝示意圖。
附圖標記說明100現(xiàn)有倒裝芯片封裝體110、210芯片112、212有源面114、214芯片接墊116保護層120、220封裝基板122、222基板面124、224、224(a)、224(b)基板接墊126焊罩層130焊料凸塊
140、270凸塊底金屬層150、260底膠層200芯片封裝體216第一保護層216a第一開口226第二保護層226a第二開口230、230(a)、230(b)凸塊240介金屬層250表面保護層280電性接點d第一保護層與這些基板接墊之間的距離A壓合區(qū)域具體實施方式
圖2至圖3繪示本實用新型一實施例的芯片封裝體的工藝示意圖。請參考圖2與圖3，本實施例的芯片封裝體200例如為倒裝芯片封裝體，其包括一芯片210、一封裝基板220與多個凸塊230。芯片210具有一有源面212、多個芯片接墊214與一第一保護層216，這些芯片接墊214例如以面陣列的方式配置于有源面212上，且第一保護層216配置于有源面212上，而第一保護層216具有多個第一開口216a，其分別暴露出這些芯片接墊214。此外，第一保護層216例如為用以保護芯片210的應(yīng)力緩沖層(stress buffer layer，SBL)，其材質(zhì)例如為苯環(huán)丁烯(BenzoCycloButene，BCB)。
封裝基板220(例如為塑料封裝基板)具有一基板面222、多個基板接墊224與一第二保護層226，這些基板接墊224配置于基板面222上，而第二保護層226配置于基板面222上且具有一第二開口226a，其暴露出這些基板接墊224與部分基板面222，并用以保護封裝基板220的基板面222上的線路。此外，第二保護層226的材質(zhì)可與現(xiàn)有倒裝芯片封裝體100的焊罩層126(見圖1)的材質(zhì)相似。
由圖2與圖3可知，這些凸塊230分別配置于這些芯片接墊214上。各個凸塊230經(jīng)由一壓合工藝以連接至這些基板接墊224的其中之一上，且芯片210與封裝基板220藉由這些凸塊230而互相電連接，其中第一保護層216與這些基板接墊224之間的距離d小于50微米。
這些凸塊230的外型可為球體狀、橢圓體狀、或柱體狀，而這些凸塊230的材質(zhì)例如為無鉛材料，其包括金、銅、錫或鎳等。必須說明的是，壓合工藝的操作溫度可為常溫或高溫。換言之，各個凸塊230壓合至的這些基板接墊224的其中之一上的工藝可為單純的壓合工藝(compression bondingprocess)或熱壓合工藝(thermal compression bonding process)。此外，在本實施例中，當采用熱壓合工藝時，為了預(yù)防這些凸塊230在熱壓合工藝中熔化，這些凸塊230的熔點例如至少以攝氏50度的溫差高于這些凸塊230與這些基板接墊224彼此壓合的溫度，即熱壓合工藝的操作溫度。
值得注意的是，由于在上述壓合工藝中，這些凸塊230并不需要經(jīng)過如同現(xiàn)有倒裝芯片封裝體100的焊料凸塊130(見圖1)的高溫回焊工藝(亦即這些凸塊230不會熔融)，因此本實施例的芯片封裝體200的工藝步驟較為簡易且制造成本較低。此外，由于這些凸塊230不會在壓合時完全熔融為液態(tài)而導致彼此不必要的電連接，所以芯片210壓合至封裝基板220的壓合區(qū)域A內(nèi)不必要有第二保護層226，亦即第二保護層226的第二開口226a可將壓合區(qū)域A完全暴露出來，進而使得本實施例的芯片封裝體200的厚度降低及基板接墊224的密度提高。
請參考圖3，在本實施例中，這些基板接墊224的其中之一(圖3中繪示為基板接墊224(a))例如局部埋入這些凸塊230的其中之一(圖3中繪示為凸塊230(a))，以使得基板接墊224(a)與凸塊230(a)的接合度更佳。另外，這些基板接墊224的其中之一(圖3中繪示為基板接墊224(b))可與至少兩個凸塊230(圖3中繪示為230(b))相連接，而基板接墊224(b)可作為接地之用。
請參考圖2與圖3，本實施例的芯片封裝體200更包括一介金屬層240，其位于這些凸塊230與這些基板接墊224之間，且介金屬層240的熔點小于這些凸塊230的熔點。本實施例的芯片封裝體200更包括一表面保護層250，其配置于這些凸塊230與這些基板接墊224之間，且表面保護層250的厚度小于5微米。當基板接墊224的材質(zhì)為銅時，在芯片210與封裝基板220彼此壓合之前，表面保護層250可保護基板接墊224暴露于外的表面不致產(chǎn)生氧化現(xiàn)象。必須說明的是，當各個凸塊230壓合至這些基板接墊224的其中之一上時，這些凸塊230會與這些基板接墊224的表面或與表面保護層250產(chǎn)生化學作用而形成介金屬層240。
請再參考圖3，本實施例的芯片封裝體200更包括一底膠層260、一凸塊底金屬層270與多個電性接點280。底膠層260配置于芯片210與封裝基板220之間，并包覆這些凸塊230。底膠層260用以保護這些凸塊230，并可同時緩沖封裝基板220與芯片210之間在受熱時，兩者所產(chǎn)生的熱應(yīng)變的不匹配的現(xiàn)象。凸塊底金屬層270配置于這些凸塊230與這些芯片接墊214之間，且凸塊底金屬層270可包括一黏著層與一阻障層，其依序形成在芯片接墊214上。凸塊底金屬層270乃是用以提高各個凸塊230與相對應(yīng)的芯片接墊214之間的接合強度，并防止電遷移的現(xiàn)象。
此外，這些電性接點280配置于封裝基板220的遠離基板面222的一表面上，用以電連接下一層級的電子裝置(未繪示)。本實施例的這些電性接點280為導電球(conductive ball)，以提供球柵陣列(ball grid array，BGA)類型的信號輸出入接口，而這些電性接點280亦可是導電針腳(conductivepin)或?qū)щ娭?conductive column)，以分別提供針柵陣列(pin grid array，PGA)類型或柱格陣列(column grid array，CGA)類型的信號輸出入接口，但是后面兩者并未以圖面表示。
綜上所述，本實用新型的芯片封裝體至少具有下列優(yōu)點(一)本實用新型的芯片封裝體的這些凸塊壓合至相對應(yīng)的這些基板接墊上的工藝中，這些凸塊并不需要經(jīng)過高溫回焊工藝(亦即這些凸塊不會熔融)，因此本實用新型的芯片封裝體的工藝步驟較為簡易且制造成本較低。
(二)由于這些凸塊不會在壓合時完全熔融而導致彼此不必要的電連接，所以芯片壓合至封裝基板的壓合區(qū)域內(nèi)不必要有第二保護層，亦即第二保護層的第二開口可將壓合區(qū)域完全暴露出來，進而使得本實用新型的芯片封裝體的厚度降低。
(三)由于本實用新型的芯片封裝體的厚度降低，因此相較于現(xiàn)有技術(shù)，這些凸塊可提供芯片與封裝基板之間較短的傳輸路徑，進而提升本實用新型的芯片封裝體的電性能。
(四)由于這些凸塊不會在壓合時熔融而導致彼此不必要的電連接，所以這些凸塊彼此之間的距離可縮短，進而提升芯片與封裝基板的布線密度。
雖然本實用新型已以優(yōu)選實施例披露如上，然其并非用以限定本實用新型，任何本領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本實用新型的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本實用新型的保護范圍當視所附的權(quán)利要求所界定者為準。
權(quán)利要求1.一種芯片封裝體，其特征在于包括一芯片，具有一有源面、多個芯片接墊與一第一保護層，該些芯片接墊配置于該有源面上，且該第一保護層配置于該有源面上，而該第一保護層具有多個第一開口，其分別暴露出該些芯片接墊；一封裝基板，具有一基板面、多個基板接墊與一第二保護層，該些基板接墊配置于該基板面上，而該第二保護層配置于該基板面上且具有一第二開口，其暴露出該些基板接墊與部分該基板面；以及多個凸塊，分別配置于該些芯片接墊上，各該凸塊經(jīng)由一壓合工藝以連接至該些基板接墊之一上，且該芯片與該封裝基板藉由該些凸塊而互相電連接，其中該第一保護層與該些基板接墊之間的距離小于50微米。
2.如權(quán)利要求1所述的芯片封裝體，其特征在于，該些凸塊的熔點至少以攝氏50度的溫差高于該壓合工藝的一操作溫度。
3.如權(quán)利要求1所述的芯片封裝體，其特征在于，該些基板接墊之一局部埋入該些凸塊之一。
4.如權(quán)利要求1所述的芯片封裝體，其特征在于，該些凸塊的材質(zhì)包括金、銅、錫或鎳。
5.如權(quán)利要求1所述的芯片封裝體，其特征在于，更包括一介金屬層，位于該些凸塊與該些基板接墊之間，且該介金屬層的熔點小于該些凸塊的熔點。
6.如權(quán)利要求1所述的芯片封裝體，其特征在于，更包括一表面保護層，配置于該些凸塊與該些基板接墊之間，且該表面保護層的厚度小于5微米。
7.如權(quán)利要求1所述的芯片封裝體，其特征在于，更包括一底膠層，配置于該芯片與該封裝基板之間，并包覆該些凸塊。
8.如權(quán)利要求1所述的芯片封裝體，其特征在于，更包括一凸塊底金屬層，配置于該些凸塊與該些芯片接墊之間。
9.如權(quán)利要求1所述的芯片封裝體，其特征在于，該些基板接墊之一連接至該些凸塊的至少兩個。
10.如權(quán)利要求1所述的芯片封裝體，其特征在于，該些芯片接墊以面陣列的方式配置于該有源面上。
專利摘要一種芯片封裝體，包括一芯片、一封裝基板與多個凸塊。芯片具有一有源面、多個芯片接墊與一第一保護層，芯片接墊配置于有源面上，而第一保護層配置于有源面上且具有多個第一開口，其分別暴露出芯片接墊。封裝基板具有一基板面、多個基板接墊與一第二保護層，基板接墊配置于基板面上，而第二保護層配置于基板面上且具有一第二開口，其暴露出基板接墊與部分基板面。凸塊分別配置于芯片接墊上，各個凸塊經(jīng)由一壓合工藝以連接至這些基板接墊之一上，而芯片與封裝基板藉由凸塊而互相電連接，其中第一保護層與基板接墊之間的距離小于50微米。
文檔編號H01L23/488GK2864992SQ200520132198
公開日2007年1月31日 申請日期2005年12月23日 優(yōu)先權(quán)日2005年12月23日
發(fā)明者何昆耀, 宮振越 申請人:威盛電子股份有限公司