專利名稱：集成電路晶片結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種集成電路晶片的焊墊結(jié)構(gòu)及金屬化層。
背景技術(shù)：
在晶圓封裝中常常通過金屬線(如金或鋁導(dǎo)線)來連接集成電路與導(dǎo)線架或基底，以完成信號交換的功能。一般利用熱壓(thermal compression)或超音波振蕩(ultrasonic vibration)將金屬導(dǎo)線與集成電路晶片上的焊墊連接。在金屬導(dǎo)線連接制程(bonding process)中，會對焊墊及焊墊下的結(jié)構(gòu)施加熱壓及機(jī)械壓力，因此焊墊必須能承受所施加的壓力，以確保金屬導(dǎo)線的連接品質(zhì)。
在現(xiàn)有技術(shù)中，焊墊是由底層向頂層依序制造，這樣的制造方式會使得金屬導(dǎo)線及半導(dǎo)體元件無法穿過至焊墊結(jié)構(gòu)下或置于焊墊結(jié)構(gòu)之下。為了更有效的利用晶片面積或縮小晶片尺寸，需設(shè)法將半導(dǎo)體元件及金屬導(dǎo)線置于焊墊下，有時(shí)將其稱為BOAC(bond over active circuits)。然而，在許多制程中利用低介電及超低介電材料當(dāng)作金屬間介電層(IMD)，來降低阻容遲滯(RC delay)或寄生電容。在一般的金屬間介電層的設(shè)計(jì)中，介電常數(shù)傾向由頂層往基底遞減。然而隨著介電常數(shù)的減少，介電材料的強(qiáng)度也跟著遞減。許多低介電常數(shù)的材料容易產(chǎn)生破裂，尤其在一些機(jī)械式的制程中(例如金屬線連接或化學(xué)機(jī)械研磨)缺乏支撐強(qiáng)度，因此需要一種適用于以低介電常數(shù)材料作為金屬間介電層的焊墊結(jié)構(gòu)，能有效分散導(dǎo)線連接制程所產(chǎn)生的壓力，以及可將導(dǎo)線及元件形成于焊墊之下。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就在于解決上述的需求及問題。
本發(fā)明提供一種集成電路晶片，包含一焊墊結(jié)構(gòu)，一低介電常數(shù)層及一主動電路。焊墊結(jié)構(gòu)包括一焊墊、一第一實(shí)心導(dǎo)電板及一第二實(shí)心導(dǎo)電板。第一實(shí)心導(dǎo)電板位于焊墊之下，且與焊墊導(dǎo)通。第二實(shí)心導(dǎo)電板位于第一實(shí)心導(dǎo)電板之下。低介電常數(shù)層位于焊墊之下。至少部分主動電路置于焊墊之下。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該第一實(shí)心導(dǎo)電層與該第二實(shí)心導(dǎo)電層皆具有一頂部形狀、且該第二實(shí)心導(dǎo)電層面積不小于該第一實(shí)心導(dǎo)電層面積的60％。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該焊墊具有一頂部形狀，且該第一實(shí)心導(dǎo)電層面積大于或小于該焊墊面積。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該第一實(shí)心導(dǎo)電層面積小于200μm×200μm。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，第一焊墊結(jié)構(gòu)更進(jìn)一步包括介于該第一實(shí)心導(dǎo)電層與該第二實(shí)心導(dǎo)電層間的多個導(dǎo)電插塞，以導(dǎo)通第一及第二實(shí)心導(dǎo)電層。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該導(dǎo)電插塞具有一小于約1μm的寬度。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，更包括置于該焊墊與該主動電路間的多層介電層。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該焊墊中具有至少一邊角大于或等于90度。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，更包含一第二焊墊結(jié)構(gòu)，其中無主動電路置于該第二焊墊結(jié)構(gòu)之下。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該第二焊墊結(jié)構(gòu)包括一第二焊墊以及一置于該第二焊墊之下的非實(shí)心導(dǎo)電部分。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該第二焊墊結(jié)構(gòu)包含一置于該第二焊墊且相鄰于該非實(shí)心導(dǎo)電部分的非導(dǎo)電部分，該非導(dǎo)電部分的尺寸小于約200μm×200μm。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該非實(shí)心導(dǎo)電部分包含一狹縫。
本發(fā)明所述的集成電路晶片結(jié)構(gòu)，該非實(shí)心導(dǎo)電部分包含一空洞。
本發(fā)明另提供一種集成電路晶片，包含一焊墊結(jié)構(gòu)，一低介電層及主動電路。焊墊結(jié)構(gòu)包括一焊墊、一第一實(shí)心導(dǎo)電板及一第二實(shí)心導(dǎo)電板。第一實(shí)心導(dǎo)電板位于焊墊之下且與焊墊導(dǎo)通。第一導(dǎo)電板頂部表面具有一形狀。第二實(shí)心導(dǎo)電板位于第一導(dǎo)電板之下。第二導(dǎo)電板頂部表面具有一形狀，且其表面積不小于第一導(dǎo)電板表面積的60％。低介電常數(shù)層位于焊墊之下。至少部分主動電路置于焊墊之下。
本發(fā)明還提供一種集成電路晶片，其中包含一焊墊結(jié)構(gòu)，一低介電層及主動電路。焊墊結(jié)構(gòu)包含一焊墊、第一實(shí)心導(dǎo)電板及第二實(shí)心導(dǎo)電板。第一導(dǎo)電板位于焊墊之下，且與焊墊導(dǎo)通。第二實(shí)心導(dǎo)電板位于第一導(dǎo)電板之下。低介電常數(shù)層位于焊墊之下。至少部分主動電路置于焊墊之下。在第二焊墊結(jié)構(gòu)下無主動電路。
本發(fā)明所述集成電路晶片，具有良好的結(jié)合能力，且其制程步驟相對于已知技術(shù)有較低的成本，以及其較易轉(zhuǎn)換至設(shè)計(jì)規(guī)則。


圖1顯示包含本發(fā)明實(shí)施例的集成電路晶片表面圖；圖2顯示圖1中A部分的放大圖；圖3顯示第一實(shí)施例中焊墊結(jié)構(gòu)的截面圖；圖4顯示焊墊結(jié)構(gòu)中第一導(dǎo)電板的頂部平面圖；
圖5顯示焊墊結(jié)構(gòu)中第二導(dǎo)電板的頂部平面圖；圖6顯示第二實(shí)施例中焊墊結(jié)構(gòu)的截面圖；圖7顯示在第一導(dǎo)電板及第二導(dǎo)電板間導(dǎo)電插塞的頂部平面圖；圖8顯示圖1中B部分的放大圖；圖9顯示第三實(shí)施例中兩種不同焊墊結(jié)構(gòu)的截面圖；圖10顯示第三實(shí)施例中兩焊墊結(jié)構(gòu)的第一導(dǎo)電板的頂部平面圖；圖11顯示第三實(shí)施例中兩焊墊結(jié)構(gòu)第二導(dǎo)電板的頂部平面圖；圖12顯示第四實(shí)施例中兩焊墊結(jié)構(gòu)第二導(dǎo)電板的頂部平面圖；圖13顯示第五實(shí)施例中兩焊墊結(jié)構(gòu)的截面圖。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖示，作詳細(xì)說明如下本發(fā)明實(shí)施例提供一種集成電路中焊墊結(jié)構(gòu)的改善方式，以及更好的結(jié)構(gòu)設(shè)計(jì)，將至少部分的集成電路或主動電路置于焊墊結(jié)構(gòu)的下方，這樣可使晶片的使用面積(real estate)最大化或有效的縮小晶片的尺寸。在此將詳述本發(fā)明實(shí)施例應(yīng)用于導(dǎo)線接合(wire bonding)或焊球封裝BGA(bump grid array)，也可將本發(fā)明實(shí)施例應(yīng)用在其他領(lǐng)域中。
圖1至圖5為本發(fā)明的第一實(shí)施例，圖6及圖7為本發(fā)明的第二實(shí)施例，圖8至圖11為本發(fā)明的第三實(shí)施例，圖12為第四實(shí)施例，最后圖13顯示本發(fā)明的第五實(shí)施例。
如圖1至圖5為本發(fā)明第一實(shí)施例中各種角度的示意圖，其中較特別的是，圖1為包含本發(fā)明實(shí)施例的集成電路晶片的平面圖。圖2為圖1中A部分的放大圖。圖3為第一實(shí)施例中焊墊結(jié)構(gòu)22的截面圖。第四圖顯示第一實(shí)施例中焊墊結(jié)構(gòu)22內(nèi)第一實(shí)心導(dǎo)電板的頂部平面圖。圖5顯示焊墊結(jié)構(gòu)22中第二實(shí)心導(dǎo)電板的頂部平面圖。
如圖1所示，以虛線所界定的主動電路區(qū)域36來表示置于頂部表面34之下的主動電路。在圖1中只顯示部分焊墊，如31及32，其余的以橢圓點(diǎn)38來表示。其中只有部分焊墊結(jié)構(gòu)超出主動電路區(qū)域的范圍，在后面會作更詳盡的描述。在本發(fā)明的其他實(shí)施例中(未描述)焊墊的數(shù)量及分布會不同于圖1中的晶片20。雖然圖1中所有焊墊31及32都具有相同的形狀及尺寸，但是在其他實(shí)施例中焊墊可具有不同的形狀及尺寸。圖2顯示第一圖中A部分中的焊墊31，其具有本發(fā)明第一實(shí)施例中的焊墊結(jié)構(gòu)22。圖3顯示圖2中焊墊31焊墊結(jié)構(gòu)的截面圖。焊墊結(jié)構(gòu)22包含焊墊31及保護(hù)層40，雖然圖中保護(hù)層顯示為單層結(jié)構(gòu)，但在實(shí)際應(yīng)用中，保護(hù)層可為數(shù)種材料組成的多層結(jié)構(gòu)。同樣地，焊墊31雖然顯示為單層結(jié)構(gòu)，但在實(shí)際應(yīng)用中，也可為數(shù)種材料組成的多層結(jié)構(gòu)。
一般而言，焊墊31的尺寸通常小于100μm×100μm，但在其他實(shí)施例中焊墊31可為各種形狀或各種尺寸大小。在較佳的實(shí)施例中，如圖2所示，焊墊31中至少一邊角區(qū)域42的邊角大于或等于90度，如圖2所示。這種形狀相對于長方形降低了在連接制程中，在邊角區(qū)域42應(yīng)力的提高。因此在較佳實(shí)施例中，焊墊中至少有一邊角無焊墊材料。焊墊邊角的增加或邊角具有一曲率，可降低焊墊31應(yīng)力集中的現(xiàn)象。焊墊31的材料包含了各種不同的導(dǎo)電材料，如鋁、金、銀、鎳、銅、鎢、鈦、鉭、復(fù)合物、多層結(jié)構(gòu)、合金或化合物。
圖3顯示第一實(shí)施例中的焊墊結(jié)構(gòu)22，于焊墊31之下具有一第一導(dǎo)電板48，且與焊墊31導(dǎo)通，而在其他實(shí)施例中(未顯示)，于焊墊31及第一導(dǎo)電板間可具有多層結(jié)構(gòu)。圖4顯示焊墊結(jié)構(gòu)22中第一導(dǎo)電板48頂部平面圖。在本發(fā)明第一實(shí)施例中，第一導(dǎo)電板具有一可大于或小于焊墊31表面積的頂部區(qū)域，可使得在連接制程中在焊墊上產(chǎn)生的應(yīng)力均勻分布。而在其他實(shí)施例中第一導(dǎo)電板表面積可小于焊墊的表面積。在一較佳實(shí)施例中，焊墊結(jié)構(gòu)22中的第一導(dǎo)電板的頂部面積小于200μm×200μm。
在第一實(shí)施例中的第一導(dǎo)電板48為一具有凹痕邊角區(qū)域50的長方形，因此邊角區(qū)域50內(nèi)的邊角52大于90度。這種形狀可降低連接制程中在邊角區(qū)域50應(yīng)力集中的現(xiàn)象。在第一實(shí)施例中，具有一連接線54，延伸自第一導(dǎo)電板48且提供一導(dǎo)電連結(jié)。在其他實(shí)施例中，第一導(dǎo)電板48可具有多個延伸出的連接線，也可不具連接線。第一導(dǎo)電板48的頂部表面可依不同實(shí)施例的需求來改變其形狀。第一導(dǎo)電板48材料一般為銅，也可為各種不同的導(dǎo)電材料，如鋁、金、銀、鎳、銅、鎢、鈦、鉭、復(fù)合物、合金、化合物或多層結(jié)構(gòu)。如圖4所示，第一導(dǎo)電板介電材料56至少圍繞部分第一導(dǎo)電板48。
如圖3所示，第二實(shí)心導(dǎo)電板58置于第一導(dǎo)電板48之下，且兩導(dǎo)電板間具有一介電層60。介電層60的較佳材料為未摻雜硅玻璃，可在焊墊結(jié)構(gòu)22中提供一適當(dāng)?shù)膹?qiáng)度。在其他實(shí)施例中，可利用其他的低介電常數(shù)材料來形成導(dǎo)電板間介電層60。雖然導(dǎo)電板間介電層如圖示中為一單層結(jié)構(gòu)，但在實(shí)際應(yīng)用中可為數(shù)種材料組成的多層結(jié)構(gòu)。圖5顯示焊墊結(jié)構(gòu)22中第二實(shí)心導(dǎo)電板58的頂部平面圖，在第一實(shí)施例中的第二實(shí)心導(dǎo)電板58為一具有凹痕的邊角區(qū)域62的長方形，實(shí)質(zhì)上與第一實(shí)心導(dǎo)電板48相同(但不具有連接線54)，因此邊角區(qū)域62內(nèi)的邊角64大于90度。這種形狀可降低連接制程中在轉(zhuǎn)角62應(yīng)力集中的現(xiàn)象。在第一實(shí)施例中的第二實(shí)心導(dǎo)電板58的主要功能為增加結(jié)構(gòu)強(qiáng)度，因此不與結(jié)構(gòu)中其他部分導(dǎo)通。在其他實(shí)施例中，第二實(shí)心導(dǎo)電板可延伸出多條導(dǎo)線連接主動電路或接地電壓，也可與第一導(dǎo)電板48或焊墊31導(dǎo)通。第二導(dǎo)電板58頂部表面的形狀可依不同實(shí)施例的需求作改變。第二導(dǎo)電板58材料一般為銅，也可為各種不同的導(dǎo)電材料，如鋁、金、銀、鎳、銅、鎢、鈦、鉭、復(fù)合物、合金、化合物或多層結(jié)構(gòu)。如圖5所示，第二實(shí)心導(dǎo)電板介電材料67至少圍繞部分第二實(shí)心導(dǎo)電板58。
在較佳實(shí)施例中，第二導(dǎo)電板58的頂部面積不小于第一導(dǎo)電板48的頂部面積的60％。在其他實(shí)施例中，第二導(dǎo)電板的頂部面積可小于第一導(dǎo)電板的頂部面積的60％。在本發(fā)明的第一實(shí)施例中，第二導(dǎo)電板的頂部面積與第一導(dǎo)電板的頂部面積大約相等(不包括連接線54的部分)且兩者形狀也相同(不包括連接線54的部分)。將第二導(dǎo)電板的頂部面積控制在不小于第一導(dǎo)電板的頂部面積的60％，因此可均勻分散連接制程中焊墊上產(chǎn)生的壓力。
如圖3所示，一或多層金屬間介電層(IMD)形成于第二導(dǎo)電板58之下，金屬間介電層一般包括導(dǎo)線、插塞(vias)或連接主動電路72的導(dǎo)線(未顯示)。主動電路72一般形成在半導(dǎo)體基底74之內(nèi)或之上。主動電路以長方形顯示以簡化圖示，主動電路包含多種不同的電子元件，例如存儲單元(memory cell)、邏輯元件、放大器(amplifier)、電源轉(zhuǎn)換器(power converters)、磁穿隧接面元件(magnetic tunnel junction devices)、二極管、晶體管、電阻、電容、電感、電源總線以及上述元件的組合。金屬間介電層70包括一或多層介電常數(shù)小于4的低介電常數(shù)材料，且其介電常數(shù)一般小于二氧化硅。低介電常數(shù)材料相對于二氧化硅為多孔性、質(zhì)地較軟且強(qiáng)度較弱，通常具有較高的熱膨脹系數(shù)及相較于鄰近結(jié)構(gòu)其熱傳導(dǎo)性較低。介電材料的結(jié)構(gòu)強(qiáng)度隨介電常數(shù)的減少而降低，然而在實(shí)際應(yīng)用中，又需要低介電常數(shù)來降低阻容遲滯(RC delay)及寄生電容，因此較佳的金屬間介電層材料包括介電常數(shù)小于3的介電材料或介電常數(shù)小于2.5的介電材料，其中低介電常數(shù)材料包括硅、碳、氮、氧、多孔性材料以及上述材料的結(jié)合。在焊墊結(jié)構(gòu)中第一導(dǎo)電板48與第二導(dǎo)電板58的結(jié)合，有助于降低及有效控制在連接制程中應(yīng)力集中的問題延伸至金屬間介電層70中的下層低介電常數(shù)層及主動電路中。因此在本發(fā)明的實(shí)施例中可將至少部分的主動電路72置于焊墊31之下，同時(shí)在金屬間介電層70中使用低介電常數(shù)材料。
圖1、圖2及圖4至圖7顯示本發(fā)明中第二實(shí)施例的圖示。圖6顯示第二實(shí)施例中焊墊結(jié)構(gòu)22的截面圖。除了第一及第二實(shí)心導(dǎo)電板間的導(dǎo)電插塞78外，第二實(shí)施例的焊墊結(jié)構(gòu)實(shí)質(zhì)上與第一實(shí)施例(圖1至圖5)相同，換句話說第二實(shí)施例為第一實(shí)施例的應(yīng)用變化，因此第二實(shí)施例可取代或結(jié)合第一實(shí)施例。第二實(shí)施例中的第一導(dǎo)電板48及第二導(dǎo)電板58可與第一實(shí)施例相同或作改變。
圖7顯示第一導(dǎo)電板48及第二導(dǎo)電板58間導(dǎo)電插塞78的截面圖，導(dǎo)電插塞78可為各種適合的導(dǎo)電材料，包括鋁、金、銀、鎳、銅、鎢、鈦、鉭、復(fù)合物、合金、化合物或多層結(jié)構(gòu)。在較佳的實(shí)施例中，第一導(dǎo)電板48可通過導(dǎo)電插塞78與第二導(dǎo)電板58導(dǎo)通。在其他實(shí)施例中，第一導(dǎo)電板48可通過導(dǎo)電插塞78隔絕第二導(dǎo)電板58(例如以非導(dǎo)電材料隔開)。在較佳實(shí)施例中，至少部分導(dǎo)電插塞78寬度小于1μm。在第二實(shí)施例中，第二導(dǎo)電板58可透過導(dǎo)電插塞78僅僅與第一導(dǎo)電板48導(dǎo)通，也就是說第二導(dǎo)電板58與導(dǎo)電插塞主要是用來增加結(jié)構(gòu)強(qiáng)度。因此導(dǎo)電插塞并無實(shí)質(zhì)的導(dǎo)通功能。在另一實(shí)施例中(未顯示)，第一導(dǎo)電板48不具延伸出的連接線54，但第二導(dǎo)電板則具有延伸出的連接線，因此導(dǎo)電插塞78可在焊墊31及第二導(dǎo)電板58間形成一電性連接。值得注意的是，在其他實(shí)施例中導(dǎo)電插塞的數(shù)量、形態(tài)及配可不同于圖6及圖7。
圖1及圖8至圖11顯示本發(fā)明第三實(shí)施例不同角度的示意圖，其中圖8為圖1中B部分的放大圖，圖9顯示第三實(shí)施例中兩種不同焊墊結(jié)構(gòu)22及82的截面圖，圖10顯示焊墊結(jié)構(gòu)22及82中第一導(dǎo)電板的頂部平面圖，而圖11則為焊墊結(jié)構(gòu)22及82中第二導(dǎo)電板的頂部平面圖。
第三實(shí)施例的特征在于一集成電路晶片20中至少一主動電路72的一部分置于焊墊結(jié)構(gòu)之下，以及第二焊墊結(jié)構(gòu)82之下無主動電路。在本發(fā)明的一些實(shí)施例中(未顯示)，可將整個焊墊結(jié)構(gòu)置于主動電路之上。如圖9所示，在第三實(shí)施例中第一焊墊結(jié)構(gòu)22置于主動電路72之上，而第二焊墊結(jié)構(gòu)82置于主動電路區(qū)域36之外。在其他實(shí)施例中(未顯示)，將部分或全部的焊墊結(jié)構(gòu)置于主動電路區(qū)域36之外，如同將部分或全部焊墊結(jié)構(gòu)置于主動電路區(qū)域36之上(至少部分結(jié)構(gòu)在主動電路之中)。
圖9中的焊墊結(jié)構(gòu)22本質(zhì)上與上述第一實(shí)施例中的焊墊結(jié)構(gòu)相同。在第二焊墊結(jié)構(gòu)82中包含了一第一導(dǎo)電板84及一第二導(dǎo)電板86。在第三實(shí)施例中，第二焊墊結(jié)構(gòu)82中的第一導(dǎo)電板84為一實(shí)心導(dǎo)電板，而焊墊結(jié)構(gòu)82中的第二導(dǎo)電板為一非實(shí)心導(dǎo)電板。在其他實(shí)施例中，第一導(dǎo)電板84與第二導(dǎo)電板86將有別于第三實(shí)施例中的導(dǎo)電板(如圖10及圖11所示之)。圖10顯示第一焊墊結(jié)構(gòu)22及第二焊墊結(jié)構(gòu)82中的第一導(dǎo)電板48及84的頂部平面圖。圖11顯示第一焊墊結(jié)構(gòu)22及第二焊墊結(jié)構(gòu)82中的第二導(dǎo)電板58及86的頂部平面圖。如圖9及圖11所示，一非導(dǎo)電部分88置于焊墊32之下且相鄰于第二焊墊結(jié)構(gòu)82中的非實(shí)心導(dǎo)電部分86，其中非導(dǎo)電部分88的材料可與環(huán)繞非實(shí)心導(dǎo)電部分86的介電材料相同，且非導(dǎo)電部分88的表面積小于200μm×200μm。
圖1、圖8至圖10及圖12顯示本發(fā)明第四實(shí)施例中各種角度的示意圖。除了在第四實(shí)施例焊墊結(jié)構(gòu)82中形成在第二導(dǎo)電板86內(nèi)的狹縫90之外，第四實(shí)施例中焊墊結(jié)構(gòu)22及82本質(zhì)上與上述第三實(shí)施例中的焊墊結(jié)構(gòu)相同。圖12顯示第四實(shí)施例中焊墊結(jié)構(gòu)22及82第二導(dǎo)電板的頂部平面圖。因此，第四實(shí)施例中第二焊墊結(jié)構(gòu)82可取代或結(jié)合第三實(shí)施例中的第二焊墊結(jié)構(gòu)82來使用。在第四實(shí)施例中，第一焊墊結(jié)構(gòu)22的第一導(dǎo)電板48及第二導(dǎo)電板58可與第三實(shí)施例中的導(dǎo)電板相同。
圖1、圖8、圖10、圖11及圖13顯示本發(fā)明第五實(shí)施例不同角度的示意圖。除了于第一導(dǎo)電板48及84與第二導(dǎo)電板58及86之間加入一導(dǎo)電界層窗78及92，第五實(shí)施例中的焊墊結(jié)構(gòu)22及82本質(zhì)上與第三實(shí)施例中的焊墊結(jié)構(gòu)相同。圖13顯示第五實(shí)施例中兩焊墊結(jié)構(gòu)22及82的截面圖。第五實(shí)施例中的焊墊結(jié)構(gòu)22及82可取代或結(jié)合第三實(shí)施例中的焊墊結(jié)構(gòu)22及82使用。第五實(shí)施例中第一導(dǎo)電板48及84與第二導(dǎo)電板58及86可通過結(jié)構(gòu)上的組合來產(chǎn)生相同或不同于第三及第四實(shí)施例中的導(dǎo)電板。
本發(fā)明的實(shí)施例中，可加入一額外的緩沖層(未顯示)于焊墊結(jié)構(gòu)22及82中?？蓪⑸鲜鋈魏螌?shí)施例作適當(dāng)?shù)慕Y(jié)合使用。本發(fā)明實(shí)施例的優(yōu)點(diǎn)包括(1)良好的結(jié)合能力。(2)制程步驟相對于已知技術(shù)有較低的成本，以及較易轉(zhuǎn)換至設(shè)計(jì)規(guī)則。
雖然本發(fā)明已通過較佳實(shí)施例說明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號的簡單說明如下集成電路晶片20、22、32、82焊墊結(jié)構(gòu)22、82頂部表面34
保護(hù)層40第一導(dǎo)電板48、84邊角區(qū)域50、62邊角52、64連接線54第一導(dǎo)電板介電材料56第二導(dǎo)電板介電材料67第二導(dǎo)電板58、86金屬間介電層60、70主動電路72半導(dǎo)體基底74導(dǎo)電插塞78非導(dǎo)電部分88狹縫90
權(quán)利要求
1.一種集成電路晶片結(jié)構(gòu)，其特征在于，所述集成電路晶片結(jié)構(gòu)包括一第一焊墊結(jié)構(gòu)，包括一焊墊、一置于該焊墊下且與該焊墊導(dǎo)通的第一實(shí)心導(dǎo)電層以及一置于該第一實(shí)心導(dǎo)電層之下的第二實(shí)心導(dǎo)電層；一低介電常數(shù)層置于該焊墊之下；以及一主動電路，至少部分置于該焊墊之下。
2.根據(jù)權(quán)利要求1所述的集成電路晶片結(jié)構(gòu)，其特征在于，該第一實(shí)心導(dǎo)電層與該第二實(shí)心導(dǎo)電層皆具有一頂部形狀、且該第二實(shí)心導(dǎo)電層面積不小于該第一實(shí)心導(dǎo)電層面積的60％。
3.根據(jù)權(quán)利要求2所述的集成電路晶片結(jié)構(gòu)，其特征在于，該焊墊具有一頂部形狀，且該第一實(shí)心導(dǎo)電層面積大于或小于該焊墊面積。
4.根據(jù)權(quán)利要求3所述的集成電路晶片結(jié)構(gòu)，其特征在于，該第一實(shí)心導(dǎo)電層面積小于200μm×200μm。
5.根據(jù)權(quán)利要求1所述的集成電路晶片結(jié)構(gòu)，其特征在于，第一焊墊結(jié)構(gòu)更進(jìn)一步包括介于該第一實(shí)心導(dǎo)電層與該第二實(shí)心導(dǎo)電層間的多個導(dǎo)電插塞，以導(dǎo)通第一及第二實(shí)心導(dǎo)電層。
6.根據(jù)權(quán)利要求5所述的集成電路晶片結(jié)構(gòu)，其特征在于，該導(dǎo)電插塞具有一小于1μm的寬度。
7.根據(jù)權(quán)利要求1所述的集成電路晶片結(jié)構(gòu)，其特征在于，更包括置于該焊墊與該主動電路間的多層介電層。
8.根據(jù)權(quán)利要求1所述的集成電路晶片結(jié)構(gòu)，其特征在于，該焊墊中具有至少一邊角大于或等于90度。
9.根據(jù)權(quán)利要求1所述的集成電路晶片結(jié)構(gòu)，其特征在于，更包含一第二焊墊結(jié)構(gòu)，其中無主動電路置于該第二焊墊結(jié)構(gòu)之下。
10.根據(jù)權(quán)利要求9所述的集成電路晶片結(jié)構(gòu)，其特征在于，該第二焊墊結(jié)構(gòu)包括一第二焊墊以及一置于該第二焊墊之下的非實(shí)心導(dǎo)電部分。
11.根據(jù)權(quán)利要求10所述的集成電路晶片結(jié)構(gòu)，其特征在于，該第二焊墊結(jié)構(gòu)包含一置于該第二焊墊且相鄰于該非實(shí)心導(dǎo)電部分的非導(dǎo)電部分，該非導(dǎo)電部分的尺寸小于200μm×200μm。
12.根據(jù)權(quán)利要求10所述的集成電路晶片結(jié)構(gòu)，其特征在于，該非實(shí)心導(dǎo)電部分包含一狹縫。
13.根據(jù)權(quán)利要求10所述的集成電路晶片結(jié)構(gòu)，其特征在于，該非實(shí)心導(dǎo)電部分包含一空洞。
全文摘要
本發(fā)明提供一種集成電路晶片結(jié)構(gòu)，包括一焊墊結(jié)構(gòu)、一低介電常數(shù)層及主動電路。焊墊結(jié)構(gòu)包含了一焊墊，一第一實(shí)心導(dǎo)電板，及一第二實(shí)心導(dǎo)電板。第一實(shí)心導(dǎo)電板位于焊墊的下方且與焊墊導(dǎo)通。第二實(shí)心導(dǎo)電板位于第一實(shí)心導(dǎo)電板下方。一低介電常數(shù)層或低介電常數(shù)層與二氧化硅層的組合位于焊墊結(jié)構(gòu)下方。至少部分的主動電路位于焊墊結(jié)構(gòu)的下方。本發(fā)明所述集成電路晶片，具有良好的結(jié)合能力，且其制程步驟相對于已知技術(shù)有較低的成本，以及其較易轉(zhuǎn)換至設(shè)計(jì)規(guī)則。
文檔編號H01L27/02GK1783469SQ200510117349
公開日2006年6月7日 申請日期2005年11月2日 優(yōu)先權(quán)日2004年11月2日
發(fā)明者楊青天, 張守仁, 曹敏, 米玉杰 申請人:臺灣積體電路制造股份有限公司