專利名稱：記憶體元件的制造方法、記憶體元件與相變化記憶體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體單元(memory cell，記憶體即為內(nèi)存，存儲器，存儲介質(zhì)，以下均稱為記憶體)結(jié)構(gòu)和硫?qū)倩衔锵嘧兓洃涹w(chalcogenide phase change memory)的制造方法，特別是，它產(chǎn)生一小剖面區(qū)域，這剖面區(qū)域是相變化記憶體的硫?qū)倩衔?電極接觸的部分，此一很小的剖面區(qū)域影響硫?qū)倩衔镉洃涹w所需要的電流/電能。
本申請案與本發(fā)明人共同擁有的兩件申請案相關(guān)。這兩件申請案是2002年8月9日申請的美國申請案第10/215956號“間隙壁硫?qū)倩衔镉洃涹w與元件”，以及美國申請案第10/108658號“自行對準(zhǔn)可程式相變化記憶體”，此案現(xiàn)為美國專利第6579760號。這些相關(guān)申請案的所有內(nèi)容在此一并做為參考。
背景技術(shù)：
硫?qū)倩衔镆恢睉?yīng)用于構(gòu)成集成電路記憶體元件(memory device)的記憶體單元。本領(lǐng)域先前代表性的專利包括Reinberg的專利，即美國專利號5789758；Harshfield的專利，即美國專利號6077729；Wolstenholme，etal.的專利，即美國專利號6153890；Ovshinsky的專利，即美國重新頒發(fā)的專利號RE37259(美國專利號5687112的重新頒發(fā))，還有其他許多專利。
應(yīng)用于集成電路記憶體元件的硫?qū)倩衔锸蔷哂胁恢灰环N固態(tài)相(solid-state phase)的材料，這些固態(tài)相可以在對其施加熱量例如由電流或光學(xué)脈沖產(chǎn)生的情況下，而互相改變。包含硫?qū)倩衔镌挠洃涹w單元排列成陣列，以此可以利用集成電路記憶體通用的傳統(tǒng)字符線(wordline)/位元線(bit line，位元即為位，以下均稱為位元)存取模式而存取。記憶體單元的狀態(tài)由硫?qū)倩衔镌目傮w電阻(bulk resistance)而決定。由于不同固態(tài)相的硫?qū)倩衔镉胁煌碾娮杪?resistivity)，因此硫?qū)倩衔镌目傮w電阻即指出在選定的固態(tài)相中，硫?qū)倩衔镌臄?shù)量。
在充足電流密度的情況下而施加電流，以此使得硫?qū)倩衔锍煞值南喔淖兊膯栴}，反應(yīng)在記憶體單元的設(shè)計上。典型地，為構(gòu)成耦合到硫?qū)倩衔镌碾娏魍飞系男】?pore)，采用相對復(fù)雜的結(jié)構(gòu)。電流通過這些小孔集中起來，并使得硫?qū)倩衔镌挟a(chǎn)生一局部的高電流密度。
為構(gòu)成這些小孔而采用的復(fù)雜結(jié)構(gòu)，和基于硫?qū)倩衔锏挠洃涹w單元的其他方面，在實施時，一直要求相對較大的單元尺寸。還有，復(fù)雜的結(jié)構(gòu)會影響記憶體元件的可靠性。大尺寸限制了記憶體元件的密度，并增加其成本。同樣地，制造的可靠性對于記憶體元件成功的商業(yè)應(yīng)用上也是非常的關(guān)鍵。高密度、自行對準(zhǔn)的記憶體單元一直制造用于其他存儲技術(shù)，例如在Johnson等人的美國專利案號6185122所描述的垂直疊加的非揮發(fā)性(non-volatile)記憶體。
一種生產(chǎn)較高密度單元的方法，由Wicker在美國專利案號6597009“側(cè)壁導(dǎo)體的減少了的接觸區(qū)域”中提出。在Wicker的設(shè)計中，一個溝渠(trench)250的大小剛好是或比一相變化材料(phase change material)插塞(plug)290要窄。此相變化材料插塞與兩側(cè)壁導(dǎo)體260的其中之一對準(zhǔn)成一直線，此兩側(cè)壁導(dǎo)體260電性耦合。相變化材料插塞290是不連續(xù)的，并由一絕緣體分隔開。
因而，提供一尺寸較小且能量需求較小的相變化記憶體單元結(jié)構(gòu)及元件就是所期望能得到的。更進一步的，提供有效且可靠結(jié)構(gòu)的元件的制造方法，也是所期望得到的。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一新穎的記憶體單元結(jié)構(gòu)和硫?qū)倩衔锵嘧兓洃涹w的制造方法。特別是有關(guān)于它產(chǎn)生一小的橫截面區(qū)域，這橫截面區(qū)域是相變化記憶體的硫?qū)倩衔?電極接觸部分，此一很小的橫截面區(qū)域影響硫?qū)倩衔镉洃涹w所需要的電流/電能。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶體元件的制造方法，其包括以下步驟在一基底的表面上形成一多層堆疊，該多層堆疊包括一第一導(dǎo)體層、為形成選擇元件所選定的一或多數(shù)個材料層，以及一絕緣層；蝕刻該絕緣層一直到為形成選擇元件所選定的該或該些材料層的表面，以形成多數(shù)個溝渠；在為形成選擇元件所選定的該或該些材料層上，沿著該些溝渠相對的兩側(cè)，形成由導(dǎo)體材料組成的多數(shù)個間隙壁側(cè)電極；在該多層堆疊中蝕刻出多數(shù)個間隙，以此定義向一第一方向延伸的一第一批線，其中，處于該第一批線之間的該些間隙在該基底上的該多層堆疊中延伸，并且將各該分開溝渠相對兩側(cè)的該些間隙壁側(cè)電極分隔開來；用絕緣材料填充該些間隙；在該些間隙壁側(cè)電極上形成為形成相變化記憶體元件所選定的一或多數(shù)個相變化材料層；在該或該些相變化材料層上，形成一第二導(dǎo)體層；以及在該多層堆疊、該或該些相變化材料層，以及該第二導(dǎo)體層中蝕刻出多數(shù)個另外的間隙，由此定義向第二方向延伸的一第二批線，該第一批線和該第二批線互相交叉，其中，該些另外的間隙從該多層堆疊延伸至該第一導(dǎo)體層；以及一自行對準(zhǔn)堆疊，其包括為形成選擇元件所選定的該或該些材料層的剩余部分、該些另外的間隙，以及該或該些相變化材料層，該自行對準(zhǔn)堆疊在二導(dǎo)線之間延伸，該二導(dǎo)線分別是由該第一導(dǎo)體層以及該第二導(dǎo)體層所形成的。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的記憶體元件的制造方法，其中所述的基底上包括一絕緣體。
前述的記憶體元件的制造方法，其中所述的基底上包括一集成電路元件以及一絕緣體。
前述的記憶體元件的制造方法，其中為形成選擇元件所選定的該或該些材料層，包括含有p型摻質(zhì)的一第一多晶硅層與含有n型摻質(zhì)的一第二多晶硅層，適于用來形成二極管。
前述的記憶體元件的制造方法，其中為形成選擇元件所選定的該或該些材料層，包括一金屬層與一氧化物絕緣層，適于用來形成二極管。
前述的記憶體元件的制造方法，其中為形成相變化記憶體元件所選定的該或該些相變化材料層，包括一硫?qū)倩衔飳印?br> 前述的記憶體元件的制造方法，其中所述的硫?qū)倩衔飳雍驮撔╅g隙壁側(cè)電極之間，包括一加熱/阻障元件。
前述的記憶體元件的制造方法，包括在該些間隙壁側(cè)電極上形成加熱/阻障的一中介層，其具有一第一電阻，該中介層與為形成相變化記憶體所選定的該或該些相變化材料層處于熱對流之中，其中為形成相變化記憶體所選定的該或該些相變化材料層，具有一較低電阻的一第一相和一較高電阻的一第二相，該中介層的該第一電阻大于該相變化材料層于該第二相的該較高電阻。
前述的記憶體元件的制造方法，其中所述的中介層包括一障礙物，其用以阻礙擴散或電致遷移兩種情況至少其中之一。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種相變化記憶體單元的制造方法，其包括以下步驟形成至少兩個間隙壁側(cè)電極，其包括沿著一溝渠的側(cè)壁沉積一導(dǎo)體材料，并除去沿著該溝渠底部沉積的部分該導(dǎo)體材料，而定義出沿著該溝渠相對的兩側(cè)壁的一第一間隙壁側(cè)電極和一第二間隙壁側(cè)電極；在多數(shù)個間隙壁側(cè)電極上形成一記憶體相變化材料層；在該記憶體相變化材料層上形成一字符線導(dǎo)體層；圖案化該字符線導(dǎo)體層和該記憶體相變化材料層，以定義出橫越該些間隙壁側(cè)電極的一字符線段。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的記憶體元件的制造方法，其中所述的相變化材料層橫越該些間隙壁側(cè)電極。
前述的記憶體元件的制造方法，其中于圖案化完成后，該相變化材料層連續(xù)橫越該至少兩個間隙壁側(cè)電極。
前述的記憶體元件的制造方法，其中特定的該間隙壁側(cè)電極是形成在一第一金屬層之上，其中，該第一金屬層是形成在一絕緣層上，該第一金屬層和該絕緣層可當(dāng)作二極管；且該絕緣層是形成在一位元線導(dǎo)體層上。
前述的記憶體元件的制造方法，其中特定的該間隙壁側(cè)電極是形成在一P型重摻雜硅層上，該P型重摻雜硅層是在一N型硅層上所形成的，且該N型硅層是在一N型重摻雜硅位元線上所形成的。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種記憶體元件，其包括一基底；在該基底上向一第一方向延伸的多數(shù)個第一導(dǎo)線；在該些第一導(dǎo)線上向一第二方向延伸的多數(shù)個第二導(dǎo)線，該些第二導(dǎo)線于多數(shù)個交叉處橫跨該些第一導(dǎo)線；在該些交叉處的多數(shù)個記憶體單元，與該些第一導(dǎo)線和該些第二導(dǎo)線電性接觸，由一自行對準(zhǔn)結(jié)構(gòu)所組成的各該記憶體單元，包括一選擇元件、一間隙壁側(cè)電極，以及一相變化記憶體元件，該間隙壁側(cè)電極是一溝渠相對的兩側(cè)所形成的一對間隙壁側(cè)電極的其中之一。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種記憶體元件，其包括一基底；在該基底上向一第一方向延伸的多數(shù)個第一導(dǎo)線；在該些第一導(dǎo)線上向一第二方向延伸的多數(shù)個第二導(dǎo)線，該些第二導(dǎo)線在多數(shù)個交叉處橫跨該些第一導(dǎo)線；在該些交叉處的多數(shù)個記憶體單元，它們與該些第一導(dǎo)線和該些第二導(dǎo)線電性接觸，由自行對準(zhǔn)結(jié)構(gòu)所組成的各該記憶體單元，包括一選擇元件、一底部電極以及一相變化記憶體元件，該相變化記憶體元件連續(xù)地橫過至少一個該底部電極和至少一個該記憶體單元。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種相變化記憶體元件，其包括至少二底部電極，該二底部電極存在于一溝渠中相對的兩側(cè)的間隙壁側(cè)壁；以及一記憶體相變化材料和一字符線導(dǎo)體材料，圖案化的該字符線導(dǎo)體材料成為一字符線段，該字符線段橫越多數(shù)個底部電極，其中該記憶體相變化材料與該些底部電極電性耦合，而且該字符線導(dǎo)體材料與該記憶體相變化材料電性耦合。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的相變化記憶體元件，其中所述的記憶體相變化材料連續(xù)地橫過該些底部電極。
前述的相變化記憶體元件，其中所述的記憶體相變化材料不連續(xù)地橫過該些底部電極。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種相變化記憶體單元的制造方法，其包括以下步驟形成多數(shù)個間隙壁側(cè)電極，其包括沿著一溝渠的側(cè)壁沉積一導(dǎo)體材料，并圖案化該導(dǎo)體材料，沿著該溝渠至少一側(cè)壁定義出該些間隙壁側(cè)電極；橫越至少兩個間隙壁側(cè)電極上形成一記憶體相變化材料層；在該記憶體相變化材料層上形成一字符線導(dǎo)體層；圖案化該字符線導(dǎo)體層與該記憶體相變化材料層，定義出橫越該至少兩個間隙壁側(cè)電極的一字符線段，其中該記憶體相變化材料層連續(xù)地橫過該至少兩個間隙壁側(cè)電極。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種相變化記憶體元件，其包括至少兩個間隙壁側(cè)電極，其是沿著一或多數(shù)個溝渠的一或多數(shù)個側(cè)壁而形成的；一記憶體相變化材料層，形成于該至少兩個間隙壁側(cè)電極上，并連續(xù)地橫過其上，而且該記憶體相變化材料層與該至少兩個間隙壁側(cè)電極電性耦合；以及一字符線導(dǎo)體層，形成在該記憶體相變化材料層上且與其電性耦合，圖案化的字符線導(dǎo)體層，成為橫越該至少兩個間隙壁側(cè)電極的一字符線段。
經(jīng)由上述可知，本發(fā)明是有關(guān)于一種記憶體單元結(jié)構(gòu)和硫?qū)倩衔锵嘧兓洃涹w的制造方法。特別是，它產(chǎn)生一小剖面區(qū)域，這個小剖面區(qū)域是相變化記憶體的硫?qū)倩衔?電極接觸的部分，此一很小的剖面區(qū)域影響硫?qū)倩衔镉洃涹w所需要的電流/電能。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1描繪了在記憶體元件中采用相變化材料的元件的一般結(jié)構(gòu)。
圖2描繪了典型的脈沖外形。
圖3繪示本發(fā)明中相變化記憶體的實際運作。
圖4和圖5繪示圖3所示結(jié)構(gòu)中兩個可供選擇的實施例。
圖6至圖13繪示建構(gòu)如圖3至圖5中所描繪的結(jié)構(gòu)的制造方法。
111、112字符線121、122位元線131選擇元件 141相變化材料210x軸211脈沖的開始212非晶態(tài)重置脈沖的關(guān)閉 213結(jié)晶態(tài)設(shè)置脈沖的關(guān)閉220y軸221周圍環(huán)境的溫度(Ta)222結(jié)晶態(tài)的臨界溫度(Tx) 223非晶態(tài)的臨界溫度(Tm)240非晶態(tài)重置脈沖曲線 250結(jié)晶態(tài)設(shè)置脈沖曲線
241短暫的期間 251延長的期間311、411位元線312第一絕緣體313附加的導(dǎo)體層 321間隙壁側(cè)電極322第二絕緣體 331相變化材料層332字符線導(dǎo)體材料 340A相變化材料340B相變化材料450額外的金屬層405、406、412、413摻雜硅層761、1063、1164溝渠862電極沉積層 862A、862B間隙壁1375記憶體單元具體實施方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的記憶體元件的制造方法、記憶體元件與相變化記憶體元件其具體實施方式
、方法、步驟、結(jié)構(gòu)、特征及其功效，詳細說明如后。
本發(fā)明提供一基于包含硫?qū)倩衔锏南嘧兓牧系淖孕袑?zhǔn)(self-aligned)、非揮發(fā)性記憶體結(jié)構(gòu)，以及運用此結(jié)構(gòu)的集成電路元件的制造方法。此記憶體結(jié)構(gòu)可以在集成電路上一非常微小的面積內(nèi)制造出來。對一較佳實施來說，在一陣列中每個記憶體單元所需要的此面積，其大小大約是4F2，其中F等于制程的最小線寬。因此，對最小線寬為0.1微米的制造方法，記憶體單元的面積大約0.04平方微米。
此外，這制造方法產(chǎn)生自行對準(zhǔn)的記憶體單元，記憶體單元需要減少陣列相關(guān)罩幕(mask)的數(shù)目，這些罩幕是用以定義位元線以及字符線的。記憶體單元是在位元線和字符線的交叉處定義的，且在自行對準(zhǔn)制程中，具有以位元線和字符線的寬度所定義出來的尺寸大小。
在本發(fā)明的結(jié)構(gòu)中，所采用包含硫?qū)倩衔锏南嘧兓牧?，提供高密度、非揮發(fā)性且可程式化的記憶體元件。
硫?qū)倩衔锖辖鸢刂芷诒碇械?行的一或多個元素。很多硫?qū)倩衔锵嘧兓辖鹪诩夹g(shù)文獻里都有說明，其中包括如下這些合金鎵銻合金、銦銻合金、銦硒合金、銻碲合金、鍺碲合金、鍺銻碲合金、銦銻碲合金、鎵硒碲合金、錫銻碲合金、銦銻鍺合金、銀銦銻碲合金、鍺錫銻碲合金，鍺銻硒碲合金以及碲鍺銻硫合金。在鍺銻碲合金家族中，一很廣范圍的合金組合都可能起有效的作用。此組合可以用TeaGebSb100-(a+b)表示，(其中Te是碲，Ge是鍺，Sb是銻)。有一研究人員已經(jīng)描述過，最有用的合金是其沉積的材料中，碲的平均濃度要比70％小，典型的是低于60％并通常處于23％到58％的碲這樣的范圍，最適宜的是含有碲在大約48％到58％之間的范圍。鍺的濃度要大約在5％以上，并在材料中平均含有大約8％到大約30％之間，通常保持在低于50％。最適宜的是含有鍺在大約8％到40％之間的范圍。在此組合中，剩下的主要構(gòu)成元素是銻。以上這些百分比是原子百分比，所有成份的原子總和構(gòu)成100％的比例。以上是Ovshinky‘112專利，在第10-11行描述的。另外一位研究人員評估了其他特定的幾種合金，它們包括Ge2Sb2Te5，GeSb2Te4和Ge1Sb4Te7合金。Noboru Yamada在其“高資料率記錄的鍺-銻-碲相變化光碟片的可能性”，SPIE(國際光學(xué)工程學(xué)會)3109期第28-37頁(1977年)有相應(yīng)的描述。更一般地，過渡金屬，例如鉻、鐵、鎳、鈮、鈀，鉑及其混合物或其合金可以與鍺-銻-碲混合，以此形成一具有可程式化阻抗性質(zhì)的相變化合金。可能有效用的記憶體材料的特定例子，在Ovshinky的‘112專利的第11-13行有描述，這些例子的內(nèi)容在此一并做為參考。
相變化合金可以在一第一結(jié)構(gòu)狀態(tài)和一第二結(jié)構(gòu)狀態(tài)之間轉(zhuǎn)變。第一結(jié)構(gòu)狀態(tài)中的材料通常是非晶體(amorphous)，而第二結(jié)構(gòu)狀態(tài)中的材料的局部排列通常是結(jié)晶體(crystalline)。這些合金至少是雙穩(wěn)態(tài)的。非晶體這個字是用來指一相對較無次序的結(jié)構(gòu)，即比一晶體更無次序，非晶體的結(jié)構(gòu)具有可檢測到的特性，例如高電阻率。結(jié)晶體這個字是用來指一相對較有次序的結(jié)構(gòu)，即比非晶體的結(jié)構(gòu)較有次序，結(jié)晶體具有可檢測到的特性，例如，其低于非晶態(tài)的電阻率。典型地，相變化材料可以在不同的可檢測狀態(tài)之間切換電性，這些狀態(tài)是局部排列的不同而形成的，它們跨越了從完全的非晶態(tài)一直到完全的結(jié)晶態(tài)。其他由于非晶態(tài)和結(jié)晶態(tài)之間的改變，而影響的材料特性，包括原子次序、自由電子密度和活化能。相變化材料可以切換到不同的固態(tài)相，或切換到兩個或多個的混合的固態(tài)相，從完全的非晶態(tài)一直到完全的結(jié)晶態(tài)之間提供一灰階。材料的電性特征則由此相應(yīng)的改變。
圖1描繪了在記憶體元件中采用相變化材料的元件的一般結(jié)構(gòu)。記憶體單元位于字符線111、112和位元線121、122之間。記憶體單元典型地包括一選擇元件(selection device)131，此選擇元件電性耦合至相變化材料141。相變化材料141的符號指出它有可變的電阻，這可變電阻依賴于其相狀態(tài)。
通過施加電脈沖，相變化合金從一相狀態(tài)轉(zhuǎn)變到另一相狀態(tài)，這被認為是對相變化材料加了熱。已經(jīng)觀察到一較短的、較高振幅的脈沖往往使得相變化材料改變到一通常的非晶態(tài)。而一較長的、較低振幅的脈沖往往使得相變化材料改變到一通常的結(jié)晶態(tài)。一較短的、較高振幅的脈沖中的能量，足夠高地使得結(jié)晶體結(jié)構(gòu)的鍵結(jié)破裂，并足夠短地得以阻止其中的原子重新排列為結(jié)晶態(tài)。通過適當(dāng)?shù)脑囼?，可以決定合適的脈沖外形，以此特別地適應(yīng)一具體的相變化合金。物理的相變化制程已經(jīng)激發(fā)起采用小量可程式化阻抗材料的研究。
圖2描繪了典型的脈沖外形。x軸210對應(yīng)于時間。沿著x軸210，其中指出了如下特別的時間，包括脈沖211的開始211、非晶態(tài)重置脈沖212的關(guān)閉212，以及結(jié)晶態(tài)設(shè)置脈沖213的關(guān)閉213。y軸220對應(yīng)于溫度。這些指出的溫度包括Ta，它是周圍環(huán)境的溫度221；Tx，它是結(jié)晶態(tài)體化的臨界溫度222；Tm，它是非晶態(tài)的臨界溫度223。圖中描繪了兩條曲線，一條非晶態(tài)重置脈沖曲線240，以及一條結(jié)晶態(tài)設(shè)置脈沖曲線250。材料在超過臨界溫度(Tm)223之后又低于臨界溫度(Tx)222，中間這段短暫的期間241，使得相變化材料成為一非晶體結(jié)構(gòu)。相反的，超過臨界溫度(Tx)222之后又低于臨界溫度(Tm)223的這段延長的期間251，其結(jié)果使得相變化材料形成一結(jié)晶體結(jié)構(gòu)。當(dāng)然，某些相變化材料在結(jié)晶態(tài)和非晶態(tài)的狀態(tài)之間還有另外的相區(qū)域，對此，可以繪出附加的曲線。
圖3繪示本發(fā)明中相變化記憶體的實際運作。圖3中的結(jié)構(gòu)包括位元線311、第一絕緣體312，附加的導(dǎo)體層313、間隙壁側(cè)電極(sidewall spacerelectrode)321、第二絕緣體322，相變化材料層331以及一字符線導(dǎo)體材料332。直接鄰近間隙壁側(cè)電極321的部位，就是此相變化材料結(jié)構(gòu)受影響的地方。在一種狀態(tài)下，相變化材料340A為一非晶態(tài)，在此狀態(tài)下它有一高電阻。在另一種狀態(tài)下，相變化材料340B為一結(jié)晶體結(jié)構(gòu)，在此狀態(tài)下它有一較低的電阻。高電阻可能取二進位值1，而低電阻可能取二進位值0，或反之亦然。
圖4和圖5繪示圖3所示結(jié)構(gòu)中兩個可供選擇的實施例。圖4繪示一有金屬位元線和字符線的結(jié)構(gòu)。位元線311可能由純的或合金的鋁、鎢，鉭或鉑而構(gòu)成。在位元線311和絕緣體312之間可能采用一介面層(未繪示)。絕緣體312可能是一鋁或硅的氧化物，例如三氧化二鋁、二氧化硅，或一相似的材料。一另外的金屬層(附加的導(dǎo)體層)313可能是由純的或合金的鋁、銩、鉭，鉑或相似的材料而構(gòu)成。介面層可能用在第二金屬層313的上面和/或下面。絕緣體312和額外的金屬層450在此實施例中，當(dāng)作一穿隧二極管。間隙壁側(cè)電極321形成在第二金屬層313的上面。適用于此電極321的材料例如是包括氮化鈦、氮化鉭、鉭、氮化鈦鋁，和氮化鉭硅。絕緣體材料322填充其他的區(qū)域。此絕緣體材料322通常用在多于一次的步驟。相變化材料層331和金屬字符線332在間隙壁側(cè)電極321的上面形成。
圖5繪示一可選的結(jié)構(gòu)，它有一摻雜硅(doped silicon)位元線。所繪示的基底包括P型重摻雜硅層405和P型硅層406。位元線411是由N型重摻雜硅而形成的。兩個附加層N型硅層412和P型重摻雜硅層413形成在位元線411的上面?；?、位元線和摻雜硅層405、406、411、412以及413一起當(dāng)作一雙極接合晶體管(bipolar junction transistor，BJT)。
圖6至圖13繪示建構(gòu)如圖3至圖5中所描繪的結(jié)構(gòu)的制造方法。圖6繪示了蝕刻之前的多數(shù)個層。這些層的標(biāo)號如圖3所示。在底部是絕緣體303。此絕緣體303之上是第一金屬層311。第一金屬層311的上面是第二絕緣體312。
第二絕緣體312的上面是第二金屬層313。在第二金屬層313的上面是氧化物沉積層322。
圖7繪示了上部的層已經(jīng)蝕刻出一或多個溝渠761之后，圖6中的堆疊(stack)。圖中繪示出多數(shù)個溝渠761，間隙壁側(cè)電極就將沿著它們而形成。
圖8繪示了在形成電極沉積層862之后，帶有圖7所示的溝渠761的堆疊。如描繪的，厚度大約是50A～500A之間。適用于此電極的材料例如是包括氮化鈦、氮化鉭、鉭、氮化鈦鋁，和氮化鉭硅。作為結(jié)果的沉積層862比溝渠761寬度的四分之一要薄。典型地，它比用以形成溝渠761的方法的最小特征尺寸的一半要薄。沉積層862的厚度并不受平板印刷的最小特征尺寸約束的限制。
圖9繪示了蝕刻之后的電極沉積層862。一種以氯氣為基礎(chǔ)(chlorinebase)的反應(yīng)性離子蝕刻(reactive ion etching，RIE)非等向性蝕刻(anisotropic etching)將優(yōu)先地除去溝渠761底部的材料，由此間隙壁862A和間隙壁862B就處在溝渠761的相對的兩側(cè)。
圖10繪示了位元線蝕刻之后的堆疊和間隙壁，這生成了溝渠1063。溝渠1063從第一和第二金屬層延伸到底部絕緣體303。位元線311是在第一金屬層311上定義。
圖11繪示了在填充氧化物及化學(xué)機械研磨平坦化之后，所形成的位元線。氧化物或其他絕緣材料填充到溝渠1164。表面是被平坦化了的。結(jié)果，間隙壁側(cè)電極就準(zhǔn)備好再沉積一附加的層，間隙壁側(cè)電極將和此附加的層電性耦合。
圖12繪示了在相變化層331和金屬層332沉積之后，圖11所繪示的結(jié)構(gòu)。在這實施例中，金屬層332沉積之前，相變化層331不會被圖案化。對一可選實施例來說，相變化層331可以是已經(jīng)圖案化的，由此相變化層331不連續(xù)地處于間隙壁側(cè)電極之間，例如在862A和862B之間。另一可選實施例中，大量的相變化材料彼此之間是電性絕緣的。
圖13繪示了在相變化層331和金屬層332圖案化而形成字符線之后，單一個記憶體單元1375。
雖然圖6到13的例子產(chǎn)生出圖4的結(jié)構(gòu)，相同的方法也可以應(yīng)用于產(chǎn)生圖5所示的結(jié)構(gòu)，只要做適當(dāng)?shù)恼{(diào)整以摻雜硅用作字符線以及字符線和間隙壁側(cè)電極之間的層。比較圖4和圖5，可明顯地看出最終結(jié)果間的相似之處。
在本發(fā)明的一實施例中，不必圖案化相變化層331從而破壞它在間隙壁側(cè)電極之間的連續(xù)性。這減少了制造的復(fù)雜性，也減少了校準(zhǔn)的問題。在一特定的間隙壁側(cè)電極頂部的電性聚焦，不用將相變化材料的一段和其下一段電性地絕緣，就足夠?qū)⑾酄顟B(tài)改變，并足以量度相變化層的電性特征。在一段字符線上鄰近的位元不是同時活躍的，因而不必分開地圖案化相變化層。相變化層可能橫越鄰近的間隙壁側(cè)電極，或位于整段字符線的下面，這整段字符線作為同一組位元的字符線。
本發(fā)明包括了方法和元件。一實施例是制造記憶體元件的方法，其中包括在一基底的表面構(gòu)造一多層的堆疊，此多層的堆疊包括第一導(dǎo)體層、為形成選擇元件所選定的一或多數(shù)個材料層，還有一絕緣層。這方法還包括蝕刻溝渠絕緣層一直到為形成選擇元件所選定的一或多數(shù)個材料層。此方法還包括沿著溝渠相對的兩側(cè)，形成由導(dǎo)體材料組成的間隙壁側(cè)電極，此間隙壁側(cè)電極形成于為形成選擇元件所選定的一或多數(shù)個材料層之上。此方法還包括在多層堆疊里蝕刻間隙(gap)，以此定義向一第一方向延伸的第一批線，其中處于第一批線之間的間隙在基底上的多層堆疊中延伸，并且將溝渠相對兩側(cè)的間隙壁側(cè)電極分隔開來。
此方法還包括用絕緣材料填充上述這些間隙，并在間隙壁側(cè)電極上形成相變化材料層，此相變化材料層是為了形成相變化記憶體元件所選定的。
此方法還包括在這相變化材料層上，形成第二導(dǎo)體層，并，即在多層堆疊、相變化材料層以及第二導(dǎo)體層里蝕刻出另外的間隙，并由此定義向第二方向伸展的第二批線，以及自行對準(zhǔn)堆疊(self-aligned stack)，第一批線和第二批線互相交叉，其中上述另外的間隙，從多層堆疊延伸到第一導(dǎo)體層上，這自行對準(zhǔn)堆疊包括為形成選擇元件所選定的材料層的剩余部分、另外的間隙，以及相變化材料層，自行對準(zhǔn)堆疊在二導(dǎo)線之間延伸，二導(dǎo)線分別是由第一導(dǎo)體層形成的第一導(dǎo)線，以及由第二導(dǎo)體層形成的第二導(dǎo)線。
本實施例在基底表面上包含一絕緣體?；蛘?，此基底可能包含一集成電路元件，并在其表面有一絕緣體。在另一可選的實施例中，為形成選擇元件所選定的材料層，可以包括含有p型摻質(zhì)(dopant)的第一多晶硅層與n型摻質(zhì)的第二多晶硅層，兩者適于用來形成二極管?；蛘撸藶樾纬蛇x擇元件所選定的材料層，可以包括一金屬層以及一氧化物絕緣層，兩者適合用來二極管。在這些實施例的任何一個之中，為形成相變化記憶體元件的相變化材料層，可能包含一硫?qū)倩衔飳?。在硫?qū)倩衔锖烷g隙壁側(cè)電極之間，此方法可能包括形成加熱/阻障元件。加熱/阻障中介層可以形成為具有第一電阻。此中介層可置于間隙壁側(cè)電極的上面，并與為形成相變化記憶體所選定的相變化材料層，處于熱對流之中。為形成相變化記憶體所選定的相變化材料層，有一較低電阻的第一相和一較高電阻的第二相。中介層的第一電阻比相變化材料層第二相的較高電阻要大。中介層還可以包括一障礙物，其用以阻礙以下兩種情況的至少之一，即中介層兩邊中任何一邊材料的擴散以及電致遷移。
形成一批相變化記憶體的另一可選的實施例，包括形成至少兩個間隙壁側(cè)電極，其中包括順著溝渠的側(cè)壁沉積一導(dǎo)體材料，并除去沿著溝渠底部沉積的那部分導(dǎo)體材料，而定義出沿著溝渠相對的兩側(cè)壁的第一和第二間隙壁側(cè)電極。此方法還包括在間隙壁側(cè)電極的上面，形成記憶體相變化材料層。于相變化層的上面形成字符線導(dǎo)體層。圖案化字符線導(dǎo)體層和記憶體相變化材料層，以此定義橫越多數(shù)個間隙壁側(cè)電極的字符線段。此方法可以和另外的幾個特點組合起來。
上述方法的一個方面是沉積導(dǎo)體材料的厚度。在一實施例中，此厚度介于5nm到50nm之間。在另一實施例中，此厚度比用以形成溝渠的方法的最小的特征尺寸的四分之一要小。在另一實施例中，此厚度比溝渠寬度的四分之一要小。
此方法另采用非等向性蝕刻來除去沿著溝渠底部的材料。這種蝕刻可以是采用氯氣為基礎(chǔ)的電漿蝕刻。
在一實施例中，記憶體相變化材料層橫越多數(shù)個間隙壁側(cè)電極?；蛘撸洃涹w相變化材料層是連續(xù)的，在圖案化之后，它橫過多數(shù)個間隙壁側(cè)電極中的至少兩個。
在一可選實施例中，此方法包括另外一步驟，即在形成字符線導(dǎo)體層之前，圖案化記憶體相變化材料層，因此，于圖案化之后，記憶體相變化材料層和導(dǎo)體層就不會同時產(chǎn)生。在此一可選實施例中，相變化材料層可能不會連續(xù)地橫過間隙壁側(cè)電極。
另外一可選實施例是多數(shù)個相變化記憶體單元的制造方法，其中包括形成多數(shù)個間隙壁側(cè)電極。形成多數(shù)個間隙壁側(cè)電極包括順著至少一溝渠的側(cè)壁沉積一導(dǎo)體材料，并圖案化此沉積導(dǎo)體材料，由此沿著至少一條溝渠的至少一側(cè)壁定義出間隙壁側(cè)電極。此方法還包括在橫越至少兩個間隙壁側(cè)電極的上面，形成一記憶體相變化材料層，以及在相變化層上面形成一字符線導(dǎo)體層。此方法還包括圖案化字符線導(dǎo)體層和記憶體相變化材料層，由此定義出橫越至少兩個間隙壁側(cè)電極的字符線段，其中的相變化材料連續(xù)地橫過至少兩個間隙壁側(cè)電極。先前的實施例及其變化，可以和此可選的實施例結(jié)合起來。
上述的任何一種方法，可隨著采用不同導(dǎo)體層和絕緣層的組合而變化。在一實施例中，一位元線導(dǎo)體層是由N型重摻雜硅而形成。覆蓋上面的絕緣層可以是由N型硅而形成。絕緣層上面附加的導(dǎo)體層可以是由P型重摻雜硅而形成。在一可選的實施例中，一位元線導(dǎo)體層是由金屬而形成。覆蓋上面的絕緣層是一氧化物。絕緣層上面再形成一附加的金屬層。
一實施例包括多數(shù)個相變化記憶體元件，其中包括至少兩個底部電極，此兩個底部電極是一條溝渠中相對兩側(cè)的側(cè)壁間隙壁；還包括一記憶體相變化材料和字符線導(dǎo)體材料結(jié)構(gòu)，此結(jié)構(gòu)圖案化而成一字符線段，并橫越一批底部電極，其中的相變化材料電性耦合到底部電極，而且導(dǎo)體字符線材料也電性耦合到相變化材料。在可選的實施例中，記憶體相變化材料連續(xù)地橫過多數(shù)個底部電極，或者是不連續(xù)地橫過多數(shù)個底部電極。
本發(fā)明的范圍中，有一對自行對準(zhǔn)記憶體元件。其中之一元件包括一基底，在基底上面的多數(shù)個第一導(dǎo)線向一第一方向伸展，第二導(dǎo)線在第一導(dǎo)線的上面，并向一第二方向伸展，而且在交叉處跨越第一導(dǎo)線。此元件在上述的交叉處還包括多數(shù)個記憶體單元，它們與第一和第二導(dǎo)線電性接觸，這些包含自行對準(zhǔn)結(jié)構(gòu)的記憶體單元，包括一選擇元件，還包含一間隙壁側(cè)電極，此間隙壁側(cè)電極是在溝渠相對的兩側(cè)形成的一對間隙壁側(cè)電極的其中之一，并包括相變化記憶體元件。這對元件的另外之一包括一基底，在基底上面的多數(shù)個第一導(dǎo)線向一第一方向伸展，多數(shù)個第二導(dǎo)線在第一導(dǎo)線的上面，并向一第二方向伸展，而且在交叉處跨越過多數(shù)個第一導(dǎo)線。此元件在交叉處還包括多數(shù)個記憶體單元，它們與第一和第二導(dǎo)線電性接觸。這些包含自行對準(zhǔn)結(jié)構(gòu)的記憶體單元，包括一選擇元件，一底部電極以及相變化記憶體，此相變化記憶體連續(xù)地橫過超過一個底部電極和超過一個記憶體單元。另一元件實施例是多數(shù)個相變化記憶體元件，其中包括至少兩個間隙壁側(cè)電極，它們是沿著一或多數(shù)個溝渠的一或多數(shù)個側(cè)壁而形成的，還包括一記憶體相變化材料，它連續(xù)的處于至少兩個間隙壁側(cè)電極之上并與其電性耦合，也還包括一字符線導(dǎo)體層，它在記憶體相變化材料層上面形成并與其電性耦合，此字符線導(dǎo)體層圖案化而成為一個橫越至少兩個間隙壁側(cè)電極的字符線段。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶體元件的制造方法，其特征在于其包括以下步驟在一基底的表面上形成一多層堆疊，該多層堆疊包括一第一導(dǎo)體層、為形成選擇元件所選定的一或多數(shù)個材料層，以及一絕緣層；蝕刻該絕緣層一直到為形成選擇元件所選定的該或該些材料層的表面，以形成多數(shù)個溝渠；在為形成選擇元件所選定的該或該些材料層上，沿著該些溝渠相對的兩側(cè)，形成由導(dǎo)體材料組成的多數(shù)個間隙壁側(cè)電極；在該多層堆疊中蝕刻出多數(shù)個間隙，以此定義向一第一方向延伸的一第一批線，其中，處于該第一批線之間的該些間隙在該基底上的該多層堆疊中延伸，并且將各該分開溝渠相對兩側(cè)的該些間隙壁側(cè)電極分隔開來；用絕緣材料填充該些間隙；在該些間隙壁側(cè)電極上形成為形成相變化記憶體元件所選定的一或多數(shù)個相變化材料層；在該或該些相變化材料層上，形成一第二導(dǎo)體層；以及在該多層堆疊、該或該些相變化材料層，以及該第二導(dǎo)體層中蝕刻出多數(shù)個另外的間隙，由此定義向第二方向延伸的一第二批線，該第一批線和該第二批線互相交叉，其中，該些另外的間隙從該多層堆疊延伸至該第一導(dǎo)體層；以及一自行對準(zhǔn)堆疊，其包括為形成選擇元件所選定的該或該些材料層的剩余部分、該些另外的間隙，以及該或該些相變化材料層，該自行對準(zhǔn)堆疊在二導(dǎo)線之間延伸，該二導(dǎo)線分別是由該第一導(dǎo)體層以及該第二導(dǎo)體層所形成的。
2.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中所述的基底上包括一絕緣體。
3.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中所述的基底上包括一集成電路元件以及一絕緣體。
4.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中為形成選擇元件所選定的該或該些材料層，包括含有p型摻質(zhì)的一第一多晶硅層與含有n型摻質(zhì)的一第二多晶硅層，適于用來形成二極管。
5.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中為形成選擇元件所選定的該或該些材料層，包括一金屬層與一氧化物絕緣層，適于用來形成二極管。
6.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中為形成相變化記憶體元件所選定的該或該些相變化材料層，包括一硫?qū)倩衔飳印?br> 7.根據(jù)權(quán)利要求6所述的記憶體元件的制造方法，其特征在于其中所述的硫?qū)倩衔飳雍驮撔╅g隙壁側(cè)電極之間，包括一加熱/阻障元件。
8.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于包括在該些間隙壁側(cè)電極上形成加熱/阻障的一中介層，其具有一第一電阻，該中介層與為形成相變化記憶體所選定的該或該些相變化材料層處于熱對流之中，其中為形成相變化記憶體所選定的該或該些相變化材料層，具有一較低電阻的一第一相和一較高電阻的一第二相，該中介層的該第一電阻大于該相變化材料層于該第二相的該較高電阻。
9.根據(jù)權(quán)利要求8所述的記憶體元件的制造方法，其特征在于其中所述的中介層包括一障礙物，其用以阻礙擴散或電致遷移兩種情況至少其中之一。
10.一種相變化記憶體單元的制造方法，其特征在于其包括以下步驟形成至少兩個間隙壁側(cè)電極，其包括沿著一溝渠的側(cè)壁沉積一導(dǎo)體材料，并除去沿著該溝渠底部沉積的部分該導(dǎo)體材料，而定義出沿著該溝渠相對的兩側(cè)壁的一第一間隙壁側(cè)電極和一第二間隙壁側(cè)電極；在多數(shù)個間隙壁側(cè)電極上形成一記憶體相變化材料層；在該記憶體相變化材料層上形成一字符線導(dǎo)體層；圖案化該字符線導(dǎo)體層和該記憶體相變化材料層，以定義出橫越該些間隙壁側(cè)電極的一字符線段。
11.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中所述的相變化材料層橫越該些間隙壁側(cè)電極。
12.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中于圖案化完成后，該相變化材料層連續(xù)橫越該至少兩個間隙壁側(cè)電極。
13.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中特定的該間隙壁側(cè)電極是形成在一第一金屬層之上，其中，該第一金屬層是形成在一絕緣層上，該第一金屬層和該絕緣層可當(dāng)作二極管；且該絕緣層是形成在一位元線導(dǎo)體層上。
14.根據(jù)權(quán)利要求1所述的記憶體元件的制造方法，其特征在于其中特定的該間隙壁側(cè)電極是形成在一P型重摻雜硅層上，該P型重摻雜硅層是在一N型硅層上所形成的，且該N型硅層是在一N型重摻雜硅位元線上所形成的。
15.一種記憶體元件，其特征在于其包括一基底；在該基底上向一第一方向延伸的多數(shù)個第一導(dǎo)線；在該些第一導(dǎo)線上向一第二方向延伸的多數(shù)個第二導(dǎo)線，該些第二導(dǎo)線于多數(shù)個交叉處橫跨該些第一導(dǎo)線；在該些交叉處的多數(shù)個記憶體單元，與該些第一導(dǎo)線和該些第二導(dǎo)線電性接觸，由一自行對準(zhǔn)結(jié)構(gòu)所組成的各該記憶體單元，包括一選擇元件、一間隙壁側(cè)電極，以及一相變化記憶體元件，該間隙壁側(cè)電極是一溝渠相對的兩側(cè)所形成的一對間隙壁側(cè)電極的其中之一。
16.一種記憶體元件，其特征在于其包括一基底；在該基底上向一第一方向延伸的多數(shù)個第一導(dǎo)線；在該些第一導(dǎo)線上向一第二方向延伸的多數(shù)個第二導(dǎo)線，該些第二導(dǎo)線在多數(shù)個交叉處橫跨該些第一導(dǎo)線；在該些交叉處的多數(shù)個記憶體單元，它們與該些第一導(dǎo)線和該些第二導(dǎo)線電性接觸，由自行對準(zhǔn)結(jié)構(gòu)所組成的各該記憶體單元，包括一選擇元件、一底部電極以及一相變化記憶體元件，該相變化記憶體元件連續(xù)地橫過至少一個該底部電極和至少一個該記憶體單元。
17.一種相變化記憶體元件，其特征在于其包括至少二底部電極，該二底部電極存在于一溝渠中相對的兩側(cè)的間隙壁側(cè)壁；以及一記憶體相變化材料和一字符線導(dǎo)體材料，圖案化的該字符線導(dǎo)體材料成為一字符線段，該字符線段橫越多數(shù)個底部電極，其中該記憶體相變化材料與該些底部電極電性耦合，而且該字符線導(dǎo)體材料與該記憶體相變化材料電性耦合。
18.根據(jù)權(quán)利要求17所述的相變化記憶體元件，其特征在于其中所述的記憶體相變化材料連續(xù)地橫過該些底部電極。
19.根據(jù)權(quán)利要求17所述的相變化記憶體元件，其特征在于其中所述的記憶體相變化材料不連續(xù)地橫過該些底部電極。
20.一種相變化記憶體單元的制造方法，其特征在于其包括以下步驟形成多數(shù)個間隙壁側(cè)電極，其包括沿著一溝渠的側(cè)壁沉積一導(dǎo)體材料，并圖案化該導(dǎo)體材料，沿著該溝渠至少一側(cè)壁定義出該些間隙壁側(cè)電極；橫越至少兩個間隙壁側(cè)電極上形成一記憶體相變化材料層；在該記憶體相變化材料層上形成一字符線導(dǎo)體層；圖案化該字符線導(dǎo)體層與該記憶體相變化材料層，定義出橫越該至少兩個間隙壁側(cè)電極的一字符線段，其中該記憶體相變化材料層連續(xù)地橫過該至少兩個間隙壁側(cè)電極。
21.一種相變化記憶體元件，其特征在于其包括至少兩個間隙壁側(cè)電極，其是沿著一或多數(shù)個溝渠的一或多數(shù)個側(cè)壁而形成的；一記憶體相變化材料層，形成于該至少兩個間隙壁側(cè)電極上，并連續(xù)地橫過其上，而且該記憶體相變化材料層與該至少兩個間隙壁側(cè)電極電性耦合；以及一字符線導(dǎo)體層，形成在該記憶體相變化材料層上且與其電性耦合，圖案化的字符線導(dǎo)體層，成為橫越該至少兩個間隙壁側(cè)電極的一字符線段。
全文摘要
本發(fā)明是有關(guān)于一種記憶體單元結(jié)構(gòu)和硫?qū)倩衔锵嘧兓洃涹w的制造方法。特別是，它產(chǎn)生一小剖面區(qū)域，這個小剖面區(qū)域是相變化記憶體的硫?qū)倩衔铮姌O接觸的部分，此一很小的剖面區(qū)域影響硫?qū)倩衔镉洃涹w所需要的電流/電能。
文檔編號H01L21/70GK1787224SQ20051008891
公開日2006年6月14日 申請日期2005年8月1日 優(yōu)先權(quán)日2004年12月9日
發(fā)明者龍翔瀾 申請人:旺宏電子股份有限公司