專利名稱：非揮發(fā)性記憶體及其制造方法以及操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體元件及其制造方法以及操作方法，特別是涉及一種非揮發(fā)性記憶體及其制造方法以及操作方法。
背景技術(shù)：
非揮發(fā)性記憶體由于具有可多次進(jìn)行資料的存入、讀取、抹除等動(dòng)作，且存入的資料在斷電后也不會(huì)消失的優(yōu)點(diǎn)。因此，已成為個(gè)人電腦和電子設(shè)備所廣泛采用的一種非揮發(fā)性記憶體元件。
典型的非揮發(fā)性記憶體元件是以摻雜多晶硅制作浮置閘極(FloatingGate)與位于浮置閘極上方的控制閘極(Control Gate)。而且，浮置閘極與控制閘極之間是以閘間介電層相隔，且浮置閘極與基底間以是穿隧層相隔。另外，更有源極區(qū)與汲極區(qū)配置在控制閘極兩側(cè)的基底中。
當(dāng)對(duì)記憶體進(jìn)行寫入(Write)資料的操作時(shí)，是藉由于控制閘極、源極區(qū)與汲極區(qū)施加偏壓，以使電子注入浮置閘極中。當(dāng)在讀取記憶體中的資料時(shí)，是于控制閘極上施加工作電壓，此時(shí)浮置閘極的帶電狀態(tài)會(huì)影響其下通道(Channel)的開/關(guān)，且藉由此通道的開/關(guān)來作為判讀資料值為“0”或“1”的依據(jù)。當(dāng)記憶體在進(jìn)行資料的抹除(Erase)時(shí)，是將基底、源極區(qū)、汲極區(qū)或控制閘極的相對(duì)電位提高，以利用穿隧效應(yīng)使電子由浮置閘極穿過穿隧層而排至基底中(即Substrate Erase)，或是穿過閘間介電層而排至控制閘極中。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新的非揮發(fā)性記憶體的制造方法，所要解決的技術(shù)問題是使其可以簡(jiǎn)化制程，從而減少成本支出，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種新型結(jié)構(gòu)的非揮發(fā)性記憶體，所要解決的技術(shù)問題是使其可以提供元件的積集度，且此非揮發(fā)性記憶體可以作為多階記憶體使用，從而更加適于實(shí)用。
本發(fā)明的再一目的在于，提供一種非揮發(fā)性記憶體的操作方法，所要解決的技術(shù)問題是使其可以減少控制閘極所需的電壓，從而更加適于實(shí)用。
本發(fā)明的還一目的在于，提供一種非揮發(fā)性記憶體的操作方法，所要解決的技術(shù)問題是使其可以減少控制閘極所需的電壓，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明提出一種非揮發(fā)性記憶體的制造方法，此方法是先于基底形成堆疊結(jié)構(gòu)，此堆疊結(jié)構(gòu)包括下層的閘介電層與位于其上之控制閘極。然后，于堆疊結(jié)構(gòu)的頂部、側(cè)壁與裸露之基底上分別形成第一介電層、第二介電層與第三介電層。之后，于基底上形成一對(duì)電荷儲(chǔ)存層，分別覆蓋堆疊結(jié)構(gòu)的部分頂部及側(cè)壁，其中各個(gè)電荷儲(chǔ)存層之間相距一第一間隙。
依照本發(fā)明的較佳實(shí)施例所述之非揮發(fā)性記憶體的制造方法，上述之在形成電荷儲(chǔ)存層時(shí)，更包括于此對(duì)電荷儲(chǔ)存層兩側(cè)的基底上形成一對(duì)輔助閘極，其中各個(gè)輔助閘極與各個(gè)電荷儲(chǔ)存層之間相距一第二間隙。
依照本發(fā)明的較佳實(shí)施例所述之非揮發(fā)性記憶體的制造方法，更包括于此對(duì)電荷儲(chǔ)存層之兩側(cè)的基底中分別形成源極區(qū)與汲極區(qū)。
本發(fā)明提出一種非揮發(fā)性記憶體，其是由基底、堆疊結(jié)構(gòu)、一對(duì)電荷儲(chǔ)存層、第一介電層、第二介電層與第三介電層。其中，堆疊結(jié)構(gòu)配置在基底上，此堆疊結(jié)構(gòu)包括下層的閘介電層與位于其上的控制閘極。此對(duì)電荷儲(chǔ)存層分別覆蓋堆疊結(jié)構(gòu)部分頂部與側(cè)壁上，且各個(gè)電荷儲(chǔ)存層之間相距一第一間隙。第一介電層配置在堆疊結(jié)構(gòu)頂部與各個(gè)電荷儲(chǔ)存層之間。第二介電層配置在堆疊結(jié)構(gòu)側(cè)壁與各個(gè)電荷儲(chǔ)存層之間。第三介電層配置在各個(gè)電荷儲(chǔ)存層與基底之間。
依照本發(fā)明的較佳實(shí)施例所述的非揮發(fā)性記憶體，更包括一對(duì)輔助閘極與第四介電層。其中，輔助閘極配置在此對(duì)電荷儲(chǔ)存層兩側(cè)的基底上，且與各個(gè)電荷儲(chǔ)存層相距第二間隙。第四介電層配置在各個(gè)輔助閘極與基底之間。
依照本發(fā)明的較佳實(shí)施例所述的非揮發(fā)性記憶體，更包括一源極區(qū)與一汲極區(qū)，分別配置在此對(duì)電荷儲(chǔ)存層兩側(cè)的基底中。
本發(fā)明提出一種非揮發(fā)性記憶體的操作方法，適于一非揮發(fā)性記憶體，此非揮發(fā)性記憶體至少包括位于基底上的控制閘極，分別覆蓋控制閘極部分頂部與側(cè)壁的第一電荷儲(chǔ)存層與第二電荷儲(chǔ)存層，位于控制閘極兩側(cè)、且與各電荷儲(chǔ)存層相距一間隙的第一輔助閘極與第二輔助閘極。此操作方法包括在進(jìn)行第一位元程式化時(shí)，于控制閘極施加第一電壓，于第一輔助閘極施加第二電壓而使位于第一輔助閘極下方的基底形成汲極反轉(zhuǎn)區(qū)，于汲極反轉(zhuǎn)區(qū)施加第三電壓，并且設(shè)定第二輔助閘極使其成為浮置，其中電壓值由小至大依序?yàn)榈谌妷?、第二電壓與第一電壓，以使電子藉由FN穿隧由汲極反轉(zhuǎn)區(qū)進(jìn)入第一電荷儲(chǔ)存層中。在進(jìn)行第二位元程式化時(shí)，于控制閘極施加第一電壓，于第二輔助閘極施加第二電壓而使位于第二輔助閘極下方的基底形成源極反轉(zhuǎn)區(qū)，于源極反轉(zhuǎn)區(qū)施加第三電壓，并且設(shè)定第一輔助閘極使其成為浮置，以使電子籍由FN穿隧由源極反轉(zhuǎn)區(qū)進(jìn)入第二電荷儲(chǔ)存層中。
本發(fā)明提出一種非揮發(fā)性記憶體的操作方法，適于一非揮發(fā)性記憶體，此非揮發(fā)性記憶體至少包括位于基底上的控制閘極，分別覆蓋控制閘極部分頂部與側(cè)壁的第一電荷儲(chǔ)存層與第二電荷儲(chǔ)存層，分別位于第二電荷儲(chǔ)存層與第一電荷儲(chǔ)存層兩側(cè)的基底中的源極區(qū)與汲極區(qū)。此操作方法包括在進(jìn)行第一位元程式化時(shí)，于控制閘極施加第十五電壓，于汲極區(qū)施加第十六電壓，并且設(shè)定源極區(qū)使其成為浮置，其中電壓值由小至大依序?yàn)榈谑妷号c第十五電壓，以使電子藉由FN穿隧由汲極區(qū)進(jìn)入第一電荷儲(chǔ)存層中。在進(jìn)行第二位元程式化時(shí)，于控制閘極施加第十五電壓，于源極區(qū)施加第十六電壓，并且設(shè)定汲極區(qū)使其成為浮置，以使電子藉由FN穿隧由源極區(qū)進(jìn)入第二電荷儲(chǔ)存層中。
由于本發(fā)明將電荷儲(chǔ)存層制作于控制閘極上，因此可以解決在進(jìn)行記憶體抹除時(shí)，過度抹除的問題，從而提高元件可靠度。而且，由于控制閘極與基底之間的距離較近，因此控制閘極所需的電壓可降低。此外，由于本發(fā)明具有兩個(gè)彼此分離的電荷儲(chǔ)存層，因此可以作為多階記憶體使用。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。經(jīng)由上述可知，本發(fā)明是有關(guān)于一種非揮發(fā)性記憶體及其制造方法以及操作方法。該非揮發(fā)性記憶體的制造方法是先于基底形成堆疊結(jié)構(gòu)，此堆疊結(jié)構(gòu)包括下層的閘介電層與位于其上的控制閘極。然后，于堆疊結(jié)構(gòu)的頂部、側(cè)壁與裸露的基底上分別形成第一介電層、第二介電層與第三介電層。之后，于基底上形成一對(duì)電荷儲(chǔ)存層，分別覆蓋堆疊結(jié)構(gòu)的部分頂部及側(cè)壁，其中各個(gè)電荷儲(chǔ)存層之間相距一間隙。
借由上述技術(shù)方案，本發(fā)明非揮發(fā)性記憶體及其制造方法以及操作方法至少具有下列優(yōu)點(diǎn)1.由于本發(fā)明將電荷儲(chǔ)存層配置于控制閘極上，因此可以解決在進(jìn)行記憶體抹除時(shí)，過度抹除的問題，從而提高元件可靠度。
2.由于本發(fā)明具有兩個(gè)彼此分離的電荷儲(chǔ)存層，因此可以分別于此二電荷儲(chǔ)存層中儲(chǔ)存一位元，而使本發(fā)明的記憶體可以作為多記憶體使用。
3.由于本發(fā)明以所形成的輔助閘極作為位元線之用，且于輔助閘極施加適度的電壓，可使其下方的基底成為反轉(zhuǎn)的源極區(qū)或汲極區(qū)，因此可以有效縮小記憶體元件的尺寸，從而提高元件積集度。
4.由于本發(fā)明的非揮發(fā)性記憶體其控制閘極與基底之間的距離較近，因此控制閘極所需之電壓亦可降低。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1A至圖1D是依照本發(fā)明一較佳實(shí)施例的一種非揮發(fā)性記憶體的制造流程剖面示意圖。
圖2A至圖2D是依照本發(fā)明另一較佳實(shí)施例的一種非揮發(fā)性記憶體的制造流程剖面示意圖。
圖3A至圖3E是依照本發(fā)明又一較佳實(shí)施例的一種非揮發(fā)性記憶體的制造流程剖面示意圖。
圖4A是依照本發(fā)明一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖4B是依照本發(fā)明另一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖5A是依照本發(fā)明又一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖5B是依照本發(fā)明再一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖6A是依照本發(fā)明另一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖6B是依照本發(fā)明又一較佳實(shí)施例的一種非揮發(fā)性記憶體的剖面示意圖。
圖7A與7B是圖4A的非揮發(fā)性記憶體其在進(jìn)行程式化的示意圖。
圖8A與8B是圖4A的非揮發(fā)性記憶體其在進(jìn)行另一形式的程式化的示意圖。
圖9A與9B是圖4A的非揮發(fā)性記憶體其在進(jìn)行抹除的示意圖。
圖10A與10B是圖4A的非揮發(fā)性記憶體其在進(jìn)行讀取的示意圖。
圖11A與11B是圖4B的非揮發(fā)性記憶體其在進(jìn)行程式化的示意圖。
圖12A與12B是圖4B的非揮發(fā)性記憶體其在進(jìn)行另一形式的程式化的示意圖。
圖13A與13B是圖4B的非揮發(fā)性記憶體其在進(jìn)行抹除的示意圖。
圖14A與14B是圖4B的非揮發(fā)性記憶體其在進(jìn)行讀取的示意圖。
100、400基底102、300、402堆疊結(jié)構(gòu)104、412閘介電層106、414控制閘極108、200、202、206、310、312、316介電材料層110導(dǎo)體材料層112a、112b、404a、404b電荷儲(chǔ)存層
114a、114b、418a、418b輔助閘極113、116、416、420、422間隙115a、424a源極區(qū) 115b、424b汲極區(qū)204、314復(fù)合介電間隙壁302、500、600介電堆疊層304、308、502、506、602、606氧化硅層306、504、604氮化硅層 406、408、410、420介電層700a汲極反轉(zhuǎn)區(qū)700b源極反轉(zhuǎn)區(qū)具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的非揮發(fā)性記憶體及其制造方法以及操作方法其具體實(shí)施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
圖1A至圖1D是繪示依照本發(fā)明一較佳實(shí)施例的一種非揮發(fā)性記憶體的制造流程剖面示意圖。
請(qǐng)參照?qǐng)D1A，于基底100形成堆疊結(jié)構(gòu)102，此堆疊結(jié)構(gòu)102包括下層的閘介電層104與位于其上的控制閘極106。在本實(shí)施例中，閘介電層104可以是單層介電層，其例如是氧化硅層。在另一實(shí)施例中，閘介電層104可以是多層的介電堆疊層，其例如是氧化硅/氮化硅/氧化硅堆疊層。此外，控制閘極106的材質(zhì)例如是多晶硅、摻雜多晶硅或是其他合適的導(dǎo)體材料。
然后，請(qǐng)參照?qǐng)D1B，于基底100上形成介電材料層108，覆蓋堆疊結(jié)構(gòu)102與基底100。介電材料層108的材質(zhì)例如是氧化硅或是其他合適的材料，而其形成方法例如是熱氧化法、化學(xué)氣相沈積法或是其他合適的方法。
接著，于基底100上形成導(dǎo)體材料層110。導(dǎo)體材料層110的材質(zhì)例如是多晶硅、摻雜多晶硅或是其他合適的導(dǎo)體材料，而其形成方法例如是化學(xué)氣相沈積制程。
之后，請(qǐng)參照?qǐng)D1C，定義導(dǎo)體材料層110，以于基底100上形成一對(duì)電荷儲(chǔ)存層112a、112b，覆蓋堆疊結(jié)構(gòu)102的部分頂部及側(cè)壁，且電荷儲(chǔ)存層112a、112b之間相距一間隙113。并且于此電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上形成一對(duì)輔助閘極114a、114b，其中輔助閘極114a、114b與電荷儲(chǔ)存層112a、112b之間相距一間隙116。
值得一提的是，上述的電荷儲(chǔ)存層112a、112b其材質(zhì)并不限于導(dǎo)體材料，其亦可為高介電常數(shù)的材料，其例如是氮化硅或是氧化鋁等可以作為電荷儲(chǔ)存的材料。若電荷儲(chǔ)存層112a、112b的材質(zhì)為高介電常數(shù)的材料時(shí)，則電荷儲(chǔ)存層112a、112b與輔助閘極114a、114b的制作需于不同的步驟進(jìn)行。也就是說，電荷儲(chǔ)存層112a、112b與輔助閘極114a、114b需藉由不同的光罩制程，來分別定義之。
另外，在又一實(shí)施例中，更可如圖1D所示只定義出圖1C中的電荷儲(chǔ)存層112a、112b。并且，在電荷儲(chǔ)存層112a、112b形成后，再于電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上分別形成源極區(qū)115a與汲極區(qū)115b，以形成本發(fā)明的另一種型態(tài)的記憶體。其中，源極區(qū)115a與汲極區(qū)115b的形成方法例如是以堆疊結(jié)構(gòu)102、電荷儲(chǔ)存層112a、112b為罩幕進(jìn)行離子植入制程。
此外，值得注意的是，此時(shí)位于堆疊結(jié)構(gòu)102頂部與電荷儲(chǔ)存層112a、112b之間的介電材料層108可以作為閘間介電層用，位于基底100表面上的介電材料層108可以作為穿隧層之用，位于堆疊結(jié)構(gòu)102側(cè)壁與電荷儲(chǔ)存層112a、112b之間的介電材料層108可以作為絕緣間隙壁之用。而且，作為閘間介電層或絕緣間隙壁的介電材料層其膜層數(shù)目并不限于一層，其亦可為多層的介電堆疊層。以下是舉兩個(gè)實(shí)施例來作說明。
在下述實(shí)施例中，絕緣間隙壁的介電材料層例如是多層的介電堆疊層。請(qǐng)參照?qǐng)D2A，在于基底100上形成堆疊結(jié)構(gòu)102之后，于基底100上形成介電材料層200與202，覆蓋堆疊結(jié)構(gòu)102與基底100。其中，介電材料層200的材質(zhì)例如是氧化硅，介電材料層202的材質(zhì)例如是氮化硅。之后，請(qǐng)參照?qǐng)D2B，移除部分的介電材料層200與202，以于堆疊結(jié)構(gòu)102的側(cè)壁形成一對(duì)復(fù)合介電間隙壁204，此時(shí)堆疊結(jié)構(gòu)102頂部會(huì)暴露出來。接著，請(qǐng)參照?qǐng)D2C，于基底100上形成介電材料層206，覆蓋堆疊結(jié)構(gòu)102、復(fù)合介電間隙壁204與基底100。其中，介電材料層206的材質(zhì)例如是氧化硅。然后，再于堆疊結(jié)構(gòu)102的部分頂部及側(cè)壁形成電荷儲(chǔ)存層112a、112b，并且于此電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上形成一對(duì)輔助閘極114a、114b?；蛘撸诹硪粚?shí)施例中，可如圖2D所示，于電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上分別形成源極區(qū)115a與汲極區(qū)115b。
在下述另一實(shí)施例中，閘間介電層與絕緣間隙壁的介電材料層例如都是多層的介電堆疊層。請(qǐng)參照?qǐng)D3A，于基底100形成堆疊結(jié)構(gòu)300，此堆疊結(jié)構(gòu)300由基底100依序?yàn)殚l介電層104、控制閘極106與介電堆疊層302。其中介電堆疊層302例如是氧化硅層304/氮化硅層306/氧化硅層308堆疊層。然后，請(qǐng)參照?qǐng)D3B，于基底100上形成介電材料層310與312，覆蓋堆疊結(jié)構(gòu)300與基底100。其中，介電材料層310的材質(zhì)例如是氧化硅，介電材料層312的材質(zhì)例如是氮化硅。之后，請(qǐng)參照?qǐng)D3C，移除部分的介電材料層310與312，以于堆疊結(jié)構(gòu)300的側(cè)壁形成一對(duì)復(fù)合介電間隙壁314，此時(shí)堆疊結(jié)構(gòu)300中的氮化硅層306頂部會(huì)暴露出來。接著，請(qǐng)參照?qǐng)D3D，于基底100上形成介電材料層316，覆蓋堆疊結(jié)構(gòu)300、復(fù)合介電間隙壁314與基底100。其中，介電材料層316的材質(zhì)例如是氧化硅。然后，再于堆疊結(jié)構(gòu)300的部分頂部及側(cè)壁形成電荷儲(chǔ)存層112a、112b，并且于此電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上形成一對(duì)輔助閘極114a、114b?；蛘?，在另一實(shí)施例中，可如圖3E所示，于電荷儲(chǔ)存層112a、112b兩側(cè)的基底100上分別形成源極區(qū)115a與汲極區(qū)115b。
以下是說明本發(fā)明的非揮發(fā)性記憶體的結(jié)構(gòu)。
請(qǐng)參照?qǐng)D4A，本發(fā)明的非揮發(fā)性記憶體是由基底400、堆疊結(jié)構(gòu)402、一對(duì)電荷儲(chǔ)存層404a、404b、介電層406、408、410所構(gòu)成。
其中，堆疊結(jié)構(gòu)402配置在基底400上，此堆疊結(jié)構(gòu)402包括下層的閘介電層412與位于其上的控制閘極414。在本實(shí)施例中，閘介電層412可以是單層介電層，其例如是氧化硅層。在另一實(shí)施例中，閘介電層412可以是多層的介電堆疊層，其例如是氧化硅/氮化硅/氧化硅堆疊層。此外，控制閘極414的材質(zhì)例如是多晶硅、摻雜多晶硅或是其他合適的導(dǎo)體材料。
此外，電荷儲(chǔ)存層404a、404b分別覆蓋在堆疊結(jié)構(gòu)402的部分頂部與側(cè)壁上，且各個(gè)電荷儲(chǔ)存層404a、404b之間相距一間隙416。其中電荷儲(chǔ)存層404a、404b的材質(zhì)包括多晶硅或高介電常數(shù)的材料，而高介電常數(shù)的材料例如是氮化硅或是氧化鋁等可以作為電荷儲(chǔ)存的材料。
另外，介電層406配置在堆疊結(jié)構(gòu)402頂部與各個(gè)電荷儲(chǔ)存層404a、404b之間，且此介電層406可作為閘間介電層之用。介電層406的材質(zhì)例如是氧化硅或是其他合適的材料。
此外，介電層408配置在堆疊結(jié)構(gòu)402側(cè)壁與各個(gè)電荷儲(chǔ)存層404a、404b之間，且此介電層408可作為絕緣間隙壁之用。介電層408的材質(zhì)例如是氧化硅或是其他合適的材料。
另外，介電層410配置在各個(gè)電荷儲(chǔ)存層404a、404b與基底400之間，且此介電層410可作為穿隧層之用。介電層410的材質(zhì)例如是氧化硅或是其他合適的材料。
值得一提的是，在一實(shí)施例中，本發(fā)明的非揮發(fā)性記憶體更包括有一對(duì)輔助閘極418a、418b與介電層420。其中，輔助閘極418a、418b配置在此對(duì)電荷儲(chǔ)存層404a、404b兩側(cè)的基底400上，且與各個(gè)電荷儲(chǔ)存層404a、404b相距間隙422。輔助閘極418a、418b的材質(zhì)例如是多晶硅或是摻雜多晶硅。另外，介電層420配置在各個(gè)輔助閘極418a、418b與基底400之間。介電層420的材質(zhì)例如是氧化硅或是其他合適的材料。
另外，在又一實(shí)施例中，本發(fā)明的非揮發(fā)性記憶體更可如圖4B所示，包括有源極區(qū)424a與汲極區(qū)424b。此源極區(qū)424a與汲極區(qū)424b分別配置在此對(duì)電荷儲(chǔ)存層404a、404b兩側(cè)的基底200中。
值得一提的是，上述的介電層408并不限于單層的介電層，其亦可如圖5A與圖5B所示，為多層的介電堆疊層500。在圖5A與圖5B中，介電堆疊層500例如是氧化硅層502/氮化硅層504/氧化硅層506所構(gòu)成。此外，除了堆疊結(jié)構(gòu)402側(cè)壁可以配置多層的介電堆疊層500之外，其頂部亦可配置多層的介電堆疊層600(如圖6A與圖6B所示)。也就是說，在圖4A與圖4B中的介電層406為多層的介電堆疊層600，且此介電堆疊層600例如是氧化硅層602/氮化硅層604/氧化硅層606所構(gòu)成。
由于本發(fā)明將電荷儲(chǔ)存層制作于控制閘極上，因此可以解決在進(jìn)行記憶體抹除時(shí)，過度抹除的問題，從而提高元件可靠度。而且，由于控制閘極與基底之間的距離較近，因此控制閘極所需的電壓可降低。
另外，由于本發(fā)明所形成的輔助閘極可以作為位元線，且于輔助閘極上施加適度的電壓，可使其下方的基底成為反轉(zhuǎn)的源極區(qū)或汲極區(qū)，因此可以有效縮小記憶體元件的尺寸，從而提高元件積集度。
以下是說明圖4A的非揮發(fā)性記憶體的操作方法。請(qǐng)參照?qǐng)D7A，在進(jìn)行第一位元程式化時(shí)，于控制閘極414施加控制電壓(Vg)；于輔助閘極418a施加輔助電壓(Vag)而使位于輔助閘極418a下方的基底400形成汲極反轉(zhuǎn)區(qū)700a；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)，并且設(shè)定輔助閘極418b使其成為浮置，其中電壓值由小至大依序?yàn)榧硺O電壓、輔助電壓與控制電壓。如此可以使電子藉由FN穿隧由汲極反轉(zhuǎn)區(qū)700a進(jìn)入電荷儲(chǔ)存層404a中。在一實(shí)施中，控制電壓例如是14伏特，輔助電壓例如是8伏特，汲極電壓例如是0伏特。
接著，請(qǐng)參照?qǐng)D7B，在進(jìn)行第二位元程式化時(shí)，可以于控制閘極414施加控制電壓(Vg)；于輔助閘極418b施加輔助電壓(Vag)而使位于輔助閘極418b下方的基底400形成源極反轉(zhuǎn)區(qū)700b；于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)，并且設(shè)定輔助閘極418a使其成為浮置，其中電壓值由小至大依序?yàn)樵礃O電壓、輔助電壓與控制電壓。如此可以使電子藉由FN穿隧由源極反轉(zhuǎn)區(qū)700b進(jìn)入電荷儲(chǔ)存層404b中。在一實(shí)施中，控制電壓例如是14伏特，輔助電壓例如是8伏特，源極電壓例如是0伏特。
特別是，由于本發(fā)明具有兩個(gè)電荷儲(chǔ)存層404a、404b，因此可以于此二電荷儲(chǔ)存層中分別存入一位元，而使本發(fā)明的記憶體可以作為多階記憶體使用。
請(qǐng)參照?qǐng)D8A，在另一實(shí)施例中，在進(jìn)行第一位元程式化時(shí)，可于控制閘極414施加控制電壓(Vg)；于輔助閘極418a與418b施加輔助電壓(Vag)，而使位于輔助閘極418a與418b下方的基底400分別形成汲極反轉(zhuǎn)區(qū)700a與源極反轉(zhuǎn)區(qū)700b；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)，于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)，其中電壓值由小至大依序?yàn)樵礃O電壓、汲極電壓、控制電壓與輔助電壓。如此可以使電子藉由通道熱電子效應(yīng)(CHE)由源極反轉(zhuǎn)區(qū)700b通過控制閘極414下方的基底400(通道區(qū))，而進(jìn)入電荷儲(chǔ)存層404a中。在一實(shí)施例中，控制電壓例如是5伏特，輔助電壓例如是8伏特，汲極電壓例如是4伏特，源極電壓例如是0伏特。
接著，請(qǐng)參照?qǐng)D8B，在進(jìn)行第二位元程式化時(shí)，可于控制閘極414施加控制電壓(Vg)；于輔助閘極418a與418b施加輔助電壓(Vag)，而使位于輔助閘極418a與418b下方的基底400分別形成汲極反轉(zhuǎn)區(qū)700a與源極反轉(zhuǎn)區(qū)700b；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)，于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)，其中電壓值由小至大依序?yàn)榧硺O電壓、源極電壓、控制電壓與輔助電壓。如此可以使電子藉由通道熱電子效應(yīng)(CHE)由汲極反轉(zhuǎn)區(qū)700a通過控制閘極414下方的基底400(通道區(qū))，而進(jìn)入電荷儲(chǔ)存層404b中。在一實(shí)施例中，控制電壓例如是5伏特，輔助電壓例如是8伏特，源極電壓例如是4伏特，汲極電壓例如是0伏特。
此外，請(qǐng)參照?qǐng)D9A，在進(jìn)行第一位元抹除時(shí)，可于控制閘極414施加控制電壓(Vg)；于輔助閘極418a施加輔助電壓(Vag)而使位于輔助閘極418a下方的基底400形成汲極反轉(zhuǎn)區(qū)700a；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)；并且設(shè)定輔助閘極418b使其成為浮置，其中電壓值由小至大依序?yàn)榧硺O電壓、輔助電壓與控制電壓。如此可以使電子藉由-FN穿隧由電荷儲(chǔ)存層404a中進(jìn)入汲極反轉(zhuǎn)區(qū)700a。在一實(shí)施例中，控制電壓例如是-9伏特，輔助電壓例如是8伏特，汲極電壓例如是5伏特。
接著，請(qǐng)參照?qǐng)D9B，在進(jìn)行第二位元抹除時(shí)，可于控制閘極414施加控制電壓(Vg)；于輔助閘極418b施加輔助電壓(Vag)而使位于輔助閘極418b下方的基底400形成源極反轉(zhuǎn)區(qū)700b；于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)；并且設(shè)定輔助閘極418a使其成為浮置，其中電壓值由小至大依序?yàn)樵礃O電壓、輔助電壓與控制電壓。如此可以使電子藉由-FN穿隧由電荷儲(chǔ)存層404b中進(jìn)入源極反轉(zhuǎn)區(qū)700b。在一實(shí)施例中，控制電壓例如是-9伏特，輔助電壓例如是8伏特，源極電壓例如是5伏特。
特別是，由于本發(fā)明將電荷儲(chǔ)存層404a、404b配置于控制閘極414上，因此可以解決在進(jìn)行記憶體抹除時(shí)，過度抹除的問題，從而提高元件可靠度。
另外，請(qǐng)參照?qǐng)D10A，在進(jìn)行第一位元讀取時(shí)，于控制閘極414施加控制電壓(Vg)；于輔助閘極418a與418b施加輔助電壓(Vag)，而使位于輔助閘極418a與418b下方的基底400分別形成汲極反轉(zhuǎn)區(qū)700a與源極反轉(zhuǎn)區(qū)700b；于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)，其中電壓值由小至大依序?yàn)榧硺O電壓、源極電壓、控制電壓與輔助電壓，以讀取儲(chǔ)存于電荷儲(chǔ)存層404a的位元。在一實(shí)施例中，控制電壓例如是3伏特，輔助電壓例如是8伏特，汲極電壓例如是0伏特，源極電壓例如是1.6伏特。
接著，請(qǐng)參照?qǐng)D10B，在進(jìn)行第二位元讀取時(shí)，于控制閘極414施加控制電壓(Vg)；于輔助閘極418a與418b施加輔助電壓(Vag)，而使位于輔助閘極418a與418b下方的基底400分別形成汲極反轉(zhuǎn)區(qū)700a與源極反轉(zhuǎn)區(qū)700b；于源極反轉(zhuǎn)區(qū)700b施加源極電壓(Vs)；于汲極反轉(zhuǎn)區(qū)700a施加汲極電壓(Vd)，其中電壓值由小至大依序?yàn)樵礃O電壓、汲極電壓、控制電壓與輔助電壓，以讀取儲(chǔ)存于電荷儲(chǔ)存層404b的位元。在一實(shí)施例中，控制電壓例如是3伏特，輔助電壓例如是8伏特，源極電壓例如是0伏特，汲極電壓例如是1.6伏特。
以下說明本發(fā)明的圖4B的非揮發(fā)性記憶體的操作方法。請(qǐng)參照?qǐng)D11A，在進(jìn)行第一位元程式化時(shí)，于控制閘極414施加控制電壓(Vg)；于汲極區(qū)424b施加汲極電壓(Vd)，并且設(shè)定源極區(qū)424a使其成為浮置，其中電壓值由小至大依序?yàn)榧硺O電壓與控制電壓。如此可以使電子藉由FN穿隧由汲極區(qū)424b進(jìn)入電荷儲(chǔ)存層404a中。在一實(shí)施中，控制電壓例如是14伏特，汲極電壓例如是0伏特。
接著，請(qǐng)參照?qǐng)D11B，在進(jìn)行第二位元程式化時(shí)，可以于控制閘極414施加控制電壓(Vg)；于源極區(qū)424a施加源極電壓(Vs)，并且設(shè)定汲極區(qū)424b使其成為浮置，其中電壓值由小至大依序?yàn)樵礃O電壓與控制電壓。如此可以使電子藉由FN穿隧由源極區(qū)424a進(jìn)入電荷儲(chǔ)存層404b中。在一實(shí)施中，控制電壓例如是14伏特，源極電壓例如是0伏特。
特別是，由于本發(fā)明具有兩個(gè)電荷儲(chǔ)存層404a、404b，因此可以于此二電荷儲(chǔ)存層中分別存入一位元，而使本發(fā)明的記憶體可以作為多階記憶體使用。
請(qǐng)參照?qǐng)D12A，在另一實(shí)施例中，在進(jìn)行第一位元程式化時(shí)，可于控制閘極414施加控制電壓(Vg)；于汲極區(qū)424b施加汲極電壓(Vd)；于源極區(qū)424a施加源極電壓(Vs)，其中電壓值由小至大依序?yàn)樵礃O電壓、汲極電壓與控制電壓。如此可以使電子藉由通道熱電子效應(yīng)(CHE)由源極區(qū)424a通過控制閘極414下方的基底400(通道區(qū))，而進(jìn)入電荷儲(chǔ)存層404a中。在一實(shí)施例中，控制電壓例如是5伏特，汲極電壓例如是4伏特，源極電壓例如是0伏特。
接著，請(qǐng)參照?qǐng)D12B，在進(jìn)行第二位元程式化時(shí)，可于控制閘極414施加控制電壓(Vg)；于汲極區(qū)424b施加汲極電壓(Vd)；于源極區(qū)424a施加源極電壓(Vs)，其中電壓值由小至大依序?yàn)榧硺O電壓、源極電壓與控制電壓。如此可以使電子藉由通道熱電子效應(yīng)(CHE)由汲極區(qū)424b通過控制閘極414下方的基底400(通道區(qū))，而進(jìn)入電荷儲(chǔ)存層404b中。在一實(shí)施例中，控制電壓例如是5伏特，源極電壓例如是4伏特，汲極電壓例如是0伏特。
此外，請(qǐng)參照?qǐng)D13A，在進(jìn)行第一位元抹除時(shí)，可于控制閘極414施加控制電壓(Vg)；于汲極區(qū)424b施加汲極電壓(Vd)；并且設(shè)定源極區(qū)424a使其成為浮置，其中電壓值由小至大依序?yàn)榧硺O電壓與控制電壓。如此可以使電子藉由-FN穿隧由電荷儲(chǔ)存層404a中進(jìn)入汲極區(qū)424b。在一實(shí)施例中，控制電壓例如是-9伏特，汲極電壓例如是5伏特。
接著，請(qǐng)參照?qǐng)D13B，在進(jìn)行第二位元抹除時(shí)，可于控制閘極414施加控制電壓(Vg)；于源極區(qū)424a施加源極電壓(Vs)；并且設(shè)定汲極區(qū)424b使其成為浮置，其中電壓值由小至大依序?yàn)樵礃O電壓與控制電壓。如此可以使電子藉由-FN穿隧由電荷儲(chǔ)存層404b中進(jìn)入源極區(qū)424a。在一實(shí)施例中，控制電壓例如是-9伏特，源極電壓例如是5伏特。
特別是，由于本發(fā)明將電荷儲(chǔ)存層404a、404b配置于控制閘極414上，因此可以解決在進(jìn)行記憶體抹除時(shí)，過度抹除的問題，從而提高元件可靠度。
另外，請(qǐng)參照?qǐng)D14A，在進(jìn)行第一位元讀取時(shí)，于控制閘極414施加控制電壓(Vg)；于源極區(qū)424a施加源極電壓(Vs)；于汲極區(qū)424b施加汲極電壓(Vd)，其中電壓值由小至大依序?yàn)榧硺O電壓、源極電壓與控制電壓，以讀取儲(chǔ)存于電荷儲(chǔ)存層404a的位元。在一實(shí)施例中，控制電壓例如是3伏特，汲極電壓例如是0伏特，源極電壓例如是1.6伏特。
接著，請(qǐng)參照?qǐng)D14B，在進(jìn)行第二位元讀取時(shí)，于控制閘極414施加控制電壓(Vg)；于源極區(qū)424a施加源極電壓(Vs)；于汲極區(qū)424b施加汲極電壓(Vd)，其中電壓值由小至大依序?yàn)樵礃O電壓、汲極電壓與控制電壓，以讀取儲(chǔ)存于電荷儲(chǔ)存層404b的位元。在一實(shí)施例中，控制電壓例如是3伏特，源極電壓例如是0伏特，汲極電壓例如是1.6伏特。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種非揮發(fā)性記憶體的制造方法，其特征在于其包括以下步驟于一基底形成一堆疊結(jié)構(gòu)，該堆疊結(jié)構(gòu)包括下層的一閘介電層與位于其上的一控制閘極；于該堆疊結(jié)構(gòu)的頂部、側(cè)壁與裸露的該基底上分別形成一第一介電層、一第二介電層與一第三介電層；以及于該基底上形成一對(duì)電荷儲(chǔ)存層，分別覆蓋該堆疊結(jié)構(gòu)的部分頂部及側(cè)壁，其中各該電荷儲(chǔ)存層之間相距一第一間隙。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中在形成該對(duì)電荷儲(chǔ)存層時(shí)，更包括于該對(duì)電荷儲(chǔ)存層兩側(cè)的該基底上形成一對(duì)輔助閘極，其中各該輔助閘極與各該電荷儲(chǔ)存層之間相距一第二間隙。
3.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中在形成該對(duì)電荷儲(chǔ)存層之后，更包括于該對(duì)電荷儲(chǔ)存層的兩側(cè)的該基底中分別形成一源極區(qū)與一汲極區(qū)。
4.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中所述的電荷儲(chǔ)存層的材質(zhì)包括多晶硅、氮化硅或高介電常數(shù)的材料。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性記憶體的制造方法，其特征在于其中所述的閘介電層、該第一介電層與該第二介電層為一單層介電層或一多層的介電堆疊層。
6.一種非揮發(fā)性記憶體，其特征在于其包括一基底；一堆疊結(jié)構(gòu)，配置在該基底上，該堆疊結(jié)構(gòu)包括下層的一閘介電層與位于其上的一控制閘極；一對(duì)電荷儲(chǔ)存層，分別覆蓋該堆疊結(jié)構(gòu)部分頂部與側(cè)壁上，且各該電荷儲(chǔ)存層之間相距一第一間隙；一第一介電層，配置在該堆疊結(jié)構(gòu)頂部與各該電荷儲(chǔ)存層之間；一第二介電層，配置在該堆疊結(jié)構(gòu)側(cè)壁與各該電荷儲(chǔ)存層之間；以及一第三介電層，配置在各該電荷儲(chǔ)存層與該基底之間。
7.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體，其特征在于更包括一對(duì)輔助閘極，配置在該對(duì)電荷儲(chǔ)存層兩側(cè)的該基底上，且與各該電荷儲(chǔ)存層相距一第二間隙；以及一第四介電層，配置在各該輔助閘極與該基底之間。
8.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體，其特征在于更包括一源極區(qū)與一汲極區(qū)，分別配置在該對(duì)電荷儲(chǔ)存層兩側(cè)的該基底中。
9.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體，其特征在于其中所述的電荷儲(chǔ)存層的材質(zhì)包括多晶硅、氮化硅或高介電常數(shù)的材料。
10.根據(jù)權(quán)利要求6所述的非揮發(fā)性記憶體，其特征在于其中所述的閘介電層、該第一介電層與該第二介電層為一單層介電層或一多層的介電堆疊層。
11.一種非揮發(fā)性記憶體的操作方法，適于一非揮發(fā)性記憶體，該非揮發(fā)性記憶體至少包括位于一基底上的一控制閘極，分別覆蓋該控制閘極部分頂部與側(cè)壁的一第一電荷儲(chǔ)存層與一第二電荷儲(chǔ)存層，位于該控制閘極兩側(cè)、且與各該電荷儲(chǔ)存層相距一間隙的一第一輔助閘極與一第二輔助閘極，其特征在于該操作方法包括在進(jìn)行第一位元程式化時(shí)，于該控制閘極施加一第一電壓，于該第一輔助閘極施加一第二電壓而使位于該第一輔助閘極下方的該基底形成一汲極反轉(zhuǎn)區(qū)，于該汲極反轉(zhuǎn)區(qū)施加一第三電壓，并且設(shè)定該第二輔助閘極使其成為浮置，其中電壓值由小至大依序?yàn)樵摰谌妷?、該第二電壓與該第一電壓，以使電子藉由FN穿隧由該汲極反轉(zhuǎn)區(qū)進(jìn)入該第一電荷儲(chǔ)存層中；以及在進(jìn)行第二位元程式化時(shí)，于該控制閘極施加該第一電壓，于該第二輔助閘極施加該第二電壓而使位于該第二輔助閘極下方的該基底形成一源極反轉(zhuǎn)區(qū)，于該源極反轉(zhuǎn)區(qū)施加該第三電壓，并且設(shè)定該第一輔助閘極使其成為浮置，以使電子藉由FN穿隧由該源極反轉(zhuǎn)區(qū)進(jìn)入該第二電荷儲(chǔ)存層中。
12.根據(jù)權(quán)利要求11所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元程式化時(shí)，于該控制閘極施加一第四電壓，于該第一輔助閘極與該第二輔助閘極施加一第五電壓，而使位于該第一輔助閘極與該第二輔助閘極下方的該基底分別形成一汲極反轉(zhuǎn)區(qū)與一源極反轉(zhuǎn)區(qū)，于該汲極反轉(zhuǎn)區(qū)施加一第六電壓，于該源極反轉(zhuǎn)區(qū)施加一第七電壓，其中電壓值由小至大依序?yàn)樵摰谄唠妷?、該第六電壓、該第四電壓與該第五電壓，以使電子藉由通道熱電子效應(yīng)(CHE)由該源極反轉(zhuǎn)區(qū)進(jìn)入該第一電荷儲(chǔ)存層中；以及在進(jìn)行第二位元程式化時(shí)，于該控制閘極施加該第四電壓，于該第一輔助閘極與該第二輔助閘極施加該第五電壓，而使位于該第一輔助閘極與該第二輔助閘極下方的該基底分別形成一汲極反轉(zhuǎn)區(qū)與一源極反轉(zhuǎn)區(qū)，于該汲極反轉(zhuǎn)區(qū)施加該第七電壓，于該源極反轉(zhuǎn)區(qū)施加該第六電壓，以使電子藉由通道熱電子效應(yīng)(CHE)由該汲極反轉(zhuǎn)區(qū)進(jìn)入該第二電荷儲(chǔ)存層中。
13.根據(jù)權(quán)利要求11所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元抹除時(shí)，于該控制閘極施加一第八電壓，于該第一輔助閘極施加一第九電壓而使位于該第一輔助閘極下方的該基底形成一汲極反轉(zhuǎn)區(qū)，于該汲極反轉(zhuǎn)區(qū)施加一第十電壓，并且設(shè)定該第二輔助閘極使其成為浮置，其中電壓值由小至大依序?yàn)樵摰谑妷?、該第九電壓與該第八電壓，以使電子藉由-FN穿隧由該第一電荷儲(chǔ)存層中進(jìn)入該汲極反轉(zhuǎn)區(qū)；以及在進(jìn)行第二位元抹除時(shí)，于該控制閘極施加該第八電壓，于該第二輔助閘極施加該第九電壓而使位于該第二輔助閘極下方的該基底形成一源極反轉(zhuǎn)區(qū)，于該源極反轉(zhuǎn)區(qū)施加該第十電壓，并且設(shè)定該第一輔助閘極使其成為浮置，以使電子藉由-FN穿隧由該第二電荷儲(chǔ)存層中進(jìn)入該源極反轉(zhuǎn)區(qū)。
14.根據(jù)權(quán)利要求11所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元讀取時(shí)，于該控制閘極施加一第十一電壓，于該第一輔助閘極與該第二輔助閘極施加一第十二電壓，而使位于該第一輔助閘極與該第二輔助閘極下方的該基底分別形成一汲極反轉(zhuǎn)區(qū)與一源極反轉(zhuǎn)區(qū)，于該源極反轉(zhuǎn)區(qū)施加一第十三電壓，于該汲極反轉(zhuǎn)區(qū)施加一第十四電壓，其中電壓值由小至大依序?yàn)樵摰谑碾妷?、該第十三電壓、該第十一電壓與該第十二電壓，以讀取儲(chǔ)存于該第一電荷儲(chǔ)存層的位元；以及在進(jìn)行第二位元讀取時(shí)，于該控制閘極施加該第十一電壓，于該第一輔助閘極與該第二輔助閘極施加該第十二電壓，而使位于該第一輔助閘極與該第二輔助閘極下方的該基底分別形成一汲極反轉(zhuǎn)區(qū)與一源極反轉(zhuǎn)區(qū)，于該汲極反轉(zhuǎn)區(qū)施加該第十三電壓，于該源極反轉(zhuǎn)區(qū)施加一第十四電壓，以讀取儲(chǔ)存于該第二電荷儲(chǔ)存層的位元。
15.一種非揮發(fā)性記憶體的操作方法，適于一非揮發(fā)性記憶體，該非揮發(fā)性記憶體至少包括位于一基底上的一控制閘極，分別覆蓋該控制閘極部分頂部與側(cè)壁的一第一電荷儲(chǔ)存層與一第二電荷儲(chǔ)存層，分別位于該第二電荷儲(chǔ)存層與該第一電荷儲(chǔ)存層兩側(cè)的該基底中的一源極區(qū)與一汲極區(qū)，其特征在于該操作方法包括在進(jìn)行第一位元程式化時(shí)，于該控制閘極施加一第十五電壓，于該汲極區(qū)施加一第十六電壓，并且設(shè)定該源極區(qū)使其成為浮置，其中電壓值由小至大依序?yàn)樵摰谑妷号c該第十五電壓，以使電子藉由FN穿隧由該汲極區(qū)進(jìn)入該第一電荷儲(chǔ)存層中；以及在進(jìn)行第二位元程式化時(shí)，于該控制閘極施加該第十五電壓，于該源極區(qū)施加該第十六電壓，并且設(shè)定該汲極區(qū)使其成為浮置，以使電子藉由FN穿隧由該源極區(qū)進(jìn)入該第二電荷儲(chǔ)存層中。
16.根據(jù)權(quán)利要求15所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元程式化時(shí)，于該控制閘極施加一第十七電壓，于該汲極區(qū)施加一第十八電壓，于該源極區(qū)施加一第十九電壓，其中電壓值由小至大依序?yàn)樵摰谑烹妷?、該第十八電壓與該第十七電壓，以使電子藉由通道熱電子效應(yīng)(CHE)由該源極區(qū)進(jìn)入該第一電荷儲(chǔ)存層中；以及在進(jìn)行第二位元程式化時(shí)，于該控制閘極施加該第十七電壓，于該源極區(qū)施加該第十八電壓，于該汲極區(qū)施加該第十九電壓，以使電子藉由通道熱電子效應(yīng)(CHE)由該汲極區(qū)進(jìn)入該第二電荷儲(chǔ)存層中。
17.根據(jù)權(quán)利要求15所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元抹除時(shí)，于該控制閘極施加一第二十電壓，于該汲極區(qū)施加一第二十一電壓，并且設(shè)定該源極區(qū)使其成為浮置，其中電壓值由小至大依序?yàn)樵摰诙浑妷号c該第二十電壓，以使電子藉由-FN穿隧由該第一電荷儲(chǔ)存層中進(jìn)入該汲極區(qū)；以及在進(jìn)行第二位元抹除時(shí)，于該控制閘極施加該第二十電壓，于該源極區(qū)施加該第二十一電壓，并且設(shè)定該汲極區(qū)使其成為浮置，以使電子藉由-FN穿隧由該第二電荷儲(chǔ)存層中進(jìn)入該源極區(qū)。
18.根據(jù)權(quán)利要求15所述的非揮發(fā)性記憶體的操作方法，其特征在于其中在進(jìn)行第一位元讀取時(shí)，于該控制閘極施加一第二十二電壓，于該源極區(qū)施加一第二十三電壓，于該汲極區(qū)施加一第二十四電壓，其中電壓值由小至大依序?yàn)樵摰诙碾妷?、該第二十三電壓與該第二十二電壓，以讀取儲(chǔ)存于該第一電荷儲(chǔ)存層中的位元；以及在進(jìn)行第二位元讀取時(shí)，于該控制閘極施加該第二十二電壓，于該汲極區(qū)施加該第二十三電壓，于該源極區(qū)施加該第二十四電壓，以讀取儲(chǔ)存于該第二電荷儲(chǔ)存層中的位元。
全文摘要
本發(fā)明是有關(guān)于一種非揮發(fā)性記憶體及其制造方法以及操作方法。該非揮發(fā)性記憶體的制造方法是先于基底形成堆疊結(jié)構(gòu)，此堆疊結(jié)構(gòu)包括下層的閘介電層與位于其上的控制閘極。然后，于堆疊結(jié)構(gòu)的頂部、側(cè)壁與裸露的基底上分別形成第一介電層、第二介電層與第三介電層。之后，于基底上形成一對(duì)電荷儲(chǔ)存層，分別覆蓋堆疊結(jié)構(gòu)的部分頂部及側(cè)壁，其中各個(gè)電荷儲(chǔ)存層之間相距一間隙。
文檔編號(hào)H01L27/105GK1862787SQ20051006940
公開日2006年11月15日 申請(qǐng)日期2005年5月9日 優(yōu)先權(quán)日2005年5月9日
發(fā)明者郭明昌 申請(qǐng)人:旺宏電子股份有限公司