專利名稱：布線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及布線結(jié)構(gòu)，特別是涉及以形成了虛設(shè)通路的半導(dǎo)體器件為代表的電子器件的布線結(jié)構(gòu)。
背景技術(shù)：
圖12是說明現(xiàn)有半導(dǎo)體器件的布線結(jié)構(gòu)的概略俯視圖。圖13是圖12所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的F-F’剖面圖。
如圖12和圖13所示，在層間絕緣膜30內(nèi)形成由與第1布線(M1)15連接的通路28和與該通路28連接的第2布線(M2)29構(gòu)成的雙鑲嵌布線。另外，為了消除布線圖形之間的疏密差異，在第1布線15的周邊形成了第1虛設(shè)布線15a，在第2布線29的周邊形成了第2虛設(shè)布線29a。
但是，近年來，隨著半導(dǎo)體器件的微細(xì)化，布線信號(hào)延遲成了問題。為解決此問題，對(duì)布線材料使用了銅(Cu)，對(duì)層間絕緣膜使用了介電常數(shù)低的低介電常數(shù)膜(例如，參照非專利文獻(xiàn)1)。
但是，當(dāng)通路的尺寸減小時(shí)，由于鄰近效應(yīng)，孤立通路與密集通路之間的疏密差異增大。另外，當(dāng)使用低介電常數(shù)膜作為層間絕緣膜，并且用KrF抗蝕劑、ArF抗蝕劑之類的化學(xué)增強(qiáng)型抗蝕劑作為掩模來形成通路時(shí)，特別是在孤立通路的形成區(qū)，在化學(xué)增強(qiáng)型抗蝕劑的酸的影響下，存在通路的電阻增大及發(fā)生斷線的問題。即，存在在通路中，特別是在孤立的通路中發(fā)生所謂的“抗蝕劑中毒”的問題。當(dāng)為了防止低介電常數(shù)膜的灰化損傷而在低介電常數(shù)膜上形成由不同種類的絕緣膜構(gòu)成的覆蓋膜時(shí)容易發(fā)生這一問題。
另外，例如在尖端的邏輯電路制品這樣的電子器件中，為降低功耗而降低了電源電壓。因此，存在因來自外部的噪聲而容易引起誤動(dòng)作的問題。
非專利文獻(xiàn)1K.Higashi等，Proceedings of the 2002 InternationalInterconnect Technology Conference，pp.15-17

發(fā)明內(nèi)容
本發(fā)明是為解決上述現(xiàn)有課題而進(jìn)行的，其目的在于抑制在低介電常數(shù)膜內(nèi)形成通路時(shí)抗蝕劑中毒的發(fā)生。
另外，本發(fā)明的目的在于提供對(duì)外部噪聲具有高容限的布線結(jié)構(gòu)。
本發(fā)明的布線結(jié)構(gòu)的特征在于，具備在襯底上形成的第1布線；在上述第1布線上形成的、具有3以下的介電常數(shù)的低介電常數(shù)膜；在上述低介電常數(shù)膜內(nèi)形成的、與上述第1布線連接的通路；在上述通路上形成的、與該通路連接的第2布線；以及在孤立的上述通路的周邊形成的虛設(shè)通路。
發(fā)明的效果按照本發(fā)明，可以抑制在低介電常數(shù)膜內(nèi)形成孤立通路時(shí)的抗蝕劑中毒的發(fā)生。


圖1是說明本發(fā)明實(shí)施例1的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖2是圖1所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的A-A’剖面圖。
圖3是說明圖2所示的布線結(jié)構(gòu)的制造方法的工序剖面圖。
圖4是說明本發(fā)明實(shí)施例2的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖5是圖4所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的B-B’剖面圖。
圖6是說明本發(fā)明實(shí)施例3的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖7是圖6所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的C-C’剖面圖。
圖8是說明本發(fā)明實(shí)施例4的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖9是圖8所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的D-D’剖面圖。
圖10是說明本發(fā)明實(shí)施例5的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖11是圖10所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的E-E’剖面圖。
圖12是說明現(xiàn)有半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。
圖13是圖12所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的F-F’剖面圖。
具體實(shí)施例方式
以下參照

本發(fā)明的實(shí)施例。在圖中，對(duì)相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)而往往簡(jiǎn)化甚至省略其說明。
實(shí)施例1首先，說明布線結(jié)構(gòu)。
圖1是說明本發(fā)明實(shí)施例1的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。圖2是圖1所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的A-A’剖面圖。
其次，參照?qǐng)D1和圖2(a)說明布線結(jié)構(gòu)。
在襯底1上形成作為層間絕緣膜2的HDP氧化膜。這里，襯底1例如是具有10Ω·cm的電阻率的P型硅晶片。在HDP氧化膜2上形成作為終止膜11的p-SiC膜，在該p-SiC膜11上形成作為低介電常數(shù)膜12的p-SiOC膜。在p-SiC膜11和p-SiOC膜12內(nèi)形成第1布線(M1)15，在該第1布線15的周邊形成第1虛設(shè)布線(M1_D)15a。該第1虛設(shè)布線15a例如具有1μm×1μm的尺寸，以2μm的間距形成。
在p-SiOC膜12、第1布線15和第1虛設(shè)布線15a上形成作為終止膜21的p-SiC膜，在該p-SiC膜21上形成作為低介電常數(shù)膜22的p-SiOC膜。如圖2(a)所示，在p-SiOC膜22上形成覆蓋膜23。覆蓋膜23的形成是為了防止低介電常數(shù)膜22的灰化損傷，它是與低介電常數(shù)膜22不同種類的絕緣膜。另外，雖然后面要敘述詳細(xì)情況，但如圖2(b)所示，覆蓋膜23最終可以用CMP法除掉。
在覆蓋膜23、p-SiOC膜22和p-SiC膜21內(nèi)形成由與第1布線15連接的通路28和與該通路28連接的第2布線29構(gòu)成的雙鑲嵌布線28、29。
在孤立的雙鑲嵌布線28、29的周邊形成不與任何布線連接的虛設(shè)通路28a和第2虛設(shè)布線29a。該虛設(shè)通路28a例如尺寸為0.15μm，以0.5μm的間距形成。另外，第2虛設(shè)布線29a例如具有1μm×1μm的尺寸，以2μm的間距形成。
接著說明使用雙鑲嵌法的上述布線結(jié)構(gòu)的制造方法。
圖3是說明圖2(a)所示的布線結(jié)構(gòu)的制造方法的工序剖面圖。
首先，雖未圖示，但用STI(淺溝槽隔離)法在襯底1內(nèi)形成深度例如為300nm的溝槽。
接著，用HDP-CVD法在襯底1上形成例如膜厚為1000nm的氧化膜(以下稱“HDP氧膜”)2，用CMP法將HDP氧化膜2研磨掉約300nm。接著，用CVD法在HDP膜2上形成例如膜厚為50nm的p-SiC膜11。然后，用CVD法在其上形成例如膜厚為400nm的p-SiOC膜12，用CMP法將p-SiOC膜12研磨掉150nm。進(jìn)而在p-SiOC膜12上形成第1布線/第1虛設(shè)布線形成用化學(xué)增強(qiáng)型抗蝕劑圖形(以下稱“抗蝕劑圖形”)13。由此，得到如圖3(a)所示的結(jié)構(gòu)。
接著，如圖3(b)所示，用鑲嵌法在p-SiOC膜12和p-SiC膜11內(nèi)形成第1布線15和第1虛設(shè)布線15a。詳細(xì)地說，以抗蝕劑圖形13作為掩模進(jìn)行干法刻蝕，在p-SiOC膜12和p-SiC膜11內(nèi)形成開口14、14a。然后，在該開口14、14a內(nèi)形成膜厚分別為10nm/10nm的例如Ta/TaN膜作為阻擋層金屬，用濺射法在該阻擋層金屬上淀積例如膜厚為100nm的Cu籽層，用電鍍法淀積500nm的Cu。其后，用CMP法除掉不需要的Cu和阻擋層金屬。
接著，如圖3(c)所示，用CVD法形成例如膜厚為50nm的p-SiC膜21，用CVD法在其上形成例如膜厚為600nm的p-SiOC膜22，用CMP法將p-SiOC膜22研磨掉200nm。然后，用CVD法在p-SiOC膜22上形成例如膜厚為50-200nm的覆蓋膜23。再在覆蓋膜23上形成通路/虛設(shè)通路用抗蝕劑圖形24。
接著，如圖3(d)所示，以抗蝕劑圖形24作為掩模進(jìn)行干法刻蝕，在覆蓋膜23和p-SiOC膜22內(nèi)形成抵達(dá)終止膜21表面的通路孔(連接孔)25，同時(shí)在孤立的通路孔25的周邊形成虛設(shè)的通路孔25a。
接著，如圖3(e)所示，通過對(duì)終止膜21進(jìn)行干法刻蝕，將通路孔25延長(zhǎng)，使之與第1布線15連接。接著，在包含虛設(shè)通路孔25a內(nèi)部的覆蓋膜23上形成抗蝕劑圖形26。據(jù)此，形成在虛設(shè)通路孔25a內(nèi)埋入了抗蝕劑的抗蝕劑通路。
接著，利用以該抗蝕劑圖形26作為掩模的干法刻蝕，在覆蓋膜23和p-SiOC膜22內(nèi)形成開口(布線槽)27、27a。然后，在該開口27、27a內(nèi)形成阻擋層金屬(Ta/TaN＝10nm/10nm)，用濺射法在該阻擋層金屬上淀積100nm的Cu籽層，用電鍍法淀積500nm的Cu。其后，用CMP法除掉不需要的Cu和阻擋層金屬。由此得到如圖3(f)所示那樣的結(jié)構(gòu)。即，形成由與第1布線15連接的通路28和與該通路28連接的第2布線29構(gòu)成的雙鑲嵌布線28、29。另外，在孤立通路28的周邊形成虛設(shè)通路28a，在第2布線29的周邊形成第2虛設(shè)布線29a。
另外，在對(duì)Cu和阻擋層金屬進(jìn)行CMP時(shí)，也可以進(jìn)而除掉覆蓋膜23。即，如圖2(b)所示，在最終的布線結(jié)構(gòu)中，覆蓋膜23可以存在，也可以不存在(在后述的實(shí)施例2～5中也是一樣)。即使是除掉覆蓋膜23的情況，也能得到與保留覆蓋膜23(圖2(a))的情況相同的器件特性。
如以上所述，在本實(shí)施例1中，在低介電常數(shù)膜p-SiOC膜22內(nèi)的孤立通路28的周邊形成了虛設(shè)通路28a。據(jù)此，本發(fā)明者發(fā)現(xiàn)，在低介電常數(shù)膜22內(nèi)形成孤立通路28時(shí)能夠抑制抗蝕劑中毒的發(fā)生。
另外，由于抑制了鄰近效應(yīng)引起的孤立通路與密集通路之間的疏密差異，所以提高了通路28的尺寸可控性。
另外，在本實(shí)施例1中，由于提高了通路開口率，所以在利用刻蝕形成通路孔25、25a時(shí)，可以穩(wěn)定地進(jìn)行終點(diǎn)檢查。據(jù)此，可以防止通路孔穿透基底膜和開口不良，能夠確保寬的工藝容限。
另外，由于通過形成虛設(shè)通路使得通路的圖形占有率一致，所以可以防止在研磨通路(栓)時(shí)發(fā)生腐蝕和凹陷。
另外，在本實(shí)施例1中，雖然對(duì)虛設(shè)通路28a的尺寸為0.15μm的情形進(jìn)行了說明，但是只要是通路28的最小尺寸的1～10倍，都能得到上述效果。另外，虛設(shè)通路的間距不限于0.5μm，只要通路的圖形占有率在0.5％～30％的范圍內(nèi)為恒定值，虛設(shè)通路的間距就可以是任意的。另外，虛設(shè)通路不限于具有圖1所示的正方形的開口剖面的形狀，即使是圓筒形狀、具有長(zhǎng)方形開口剖面的狹縫形狀，也能得到上述效果(對(duì)后述的實(shí)施例2～5也是一樣)。
另外，雖然使用了p-SiOC膜作為低介電常數(shù)膜12、22，但不限于此，只要是介電常數(shù)在3以下的低介電常數(shù)膜，都可以應(yīng)用。還有，也可以使用多孔膜那樣的超低介電常數(shù)膜。另外，雖然使用了p-SiC膜作為終止膜11、21，但也可以使用p-SiN膜，也可以使用p-SiC膜與p-SiN膜的疊層膜。另外，只要能對(duì)基底膜確保充分的刻蝕選擇比，也不一定需要終止膜。另外，作為栓材料雖然使用了W或Cu，但除此以外，也可以使用TaN、TiN、Ta、Ti等導(dǎo)電材料或?qū)⑺鼈儗盈B的結(jié)構(gòu)(對(duì)后述的實(shí)施例2～5也是一樣)。
實(shí)施例2圖4是說明本發(fā)明實(shí)施例2的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。圖5是圖4所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的B-B’剖面圖。
在上述實(shí)施例1中，在孤立通路28的周邊配置了與第1和第2布線15、29連接的虛設(shè)通路28a，而在本實(shí)施例2的布線結(jié)構(gòu)中，卻是在孤立通路28的周邊配置了與第1布線15連接的虛設(shè)通路28b。
因此，按照本實(shí)施例2，可以得到與在實(shí)施例1中得到的效果相同的效果。
還有，在本實(shí)施例2中，可以利用雙鑲嵌法減少具有寬的布線寬度的第1和第2布線15、29的應(yīng)力遷移。
另外，雖然在本實(shí)施例2中虛設(shè)通路28b只與第1布線15連接，但虛設(shè)通路也可以只與第2布線29連接，也可以是這些虛設(shè)通路混合存在于孤立通路28的周邊。
實(shí)施例3圖6是說明本發(fā)明實(shí)施例3的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。圖7是圖6所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的C-C’剖面圖。
在上述實(shí)施例1中，在孤立通路28的周邊配置了與第1和第2布線15、29連接的虛設(shè)通路28a，而在本實(shí)施例3的布線結(jié)構(gòu)中，卻是在孤立通路28的周邊配置了與第1虛設(shè)布線15a和第2虛設(shè)布線29a連接的虛設(shè)通路28c。
因此，按照本實(shí)施例3，可以得到與在實(shí)施例1中得到的效果相同的效果。
另外，可以幾乎不增加電路的電容而抑制由應(yīng)力遷移引起的通路電阻增大和斷線這樣的不良狀況。
另外，在本實(shí)施例3中，可以利用雙鑲嵌法減少具有寬的布線寬度的第1和第2布線15、29的應(yīng)力遷移。
實(shí)施例4圖8是說明本發(fā)明實(shí)施例4的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。圖9是圖8所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的D-D’剖面圖。
如圖8和圖9所示，在本實(shí)施例4的布線結(jié)構(gòu)中，在孤立通路28的周邊配置了不與第1和第2布線15、29的任何一條連接的虛設(shè)通路28a；與第1布線15連接的虛設(shè)通路28b；以及與第1和第2虛設(shè)布線15a、29a連接的虛設(shè)通路28c。即，本實(shí)施例4全部應(yīng)用了實(shí)施例1～3的虛設(shè)通路28a、28b、28c。
因此，按照本實(shí)施例4，可以得到與在實(shí)施例1～3中得到的效果相同的效果。另外，本實(shí)施例4特別適合于在形成線寬較寬的布線15、29時(shí)的應(yīng)力遷移的減少。
實(shí)施例5圖10是說明本發(fā)明實(shí)施例5的半導(dǎo)體器件中的布線結(jié)構(gòu)的概略俯視圖。圖11是圖10所示的布線結(jié)構(gòu)，是用雙鑲嵌法制造的布線結(jié)構(gòu)的E-E’剖面圖。
在上述實(shí)施例3中，在第1和第2布線15、29的周邊形成了具有1μm×1μm尺寸的第1和第2虛設(shè)布線15a、29a，利用虛設(shè)通路28c將它們進(jìn)行了連接。
在本實(shí)施例5中，如圖10和圖11所示，在第1布線15的周邊，以2μm的間距形成了由線寬0.5μm的線圖形構(gòu)成的第1虛設(shè)布線15b。另外，在第2布線29的周邊以2μm的間距形成了由線寬0.5μm的線圖形構(gòu)成的、與第1虛設(shè)布線15b正交的第2虛設(shè)布線29b。另外，在第1虛設(shè)布線15b與第2虛設(shè)布線29b的交點(diǎn)配置了虛設(shè)通路28d。據(jù)此，使得由第1和第2虛設(shè)布線15b、29b以及虛設(shè)通路28d構(gòu)成的虛設(shè)圖形為相同的電位。另外，將第1和第2虛設(shè)布線15b、29b以及虛設(shè)通路28d之中的至少一方與地電位連接。
在以上說明的本實(shí)施例5中，將第1虛設(shè)布線15b和第2虛設(shè)布線29b配置成網(wǎng)格狀，在其交點(diǎn)配置了虛設(shè)通路28d。按照本實(shí)施例5，由于在孤立通路28的周邊配置了虛設(shè)通路28d，所以可以得到與在實(shí)施例1中得到的效果相同的效果。
另外，在本實(shí)施例5中，通過虛設(shè)通路28b而成為相同電位的虛設(shè)圖形15b、28d、29b可以在任何部位與地電位連接。由于電路圖形15、28、29被這些虛設(shè)圖形屏蔽，所以能夠抑制由來自外部的噪聲引起的電路圖形的誤動(dòng)作。因此，可以得到對(duì)外部噪聲具有高容限的布線結(jié)構(gòu)及其制造方法。
權(quán)利要求
1.一種布線結(jié)構(gòu)，其特征在于具備在襯底上形成的第1布線；在上述第1布線上形成的、具有3以下的介電常數(shù)的低介電常數(shù)膜；在上述低介電常數(shù)膜內(nèi)形成的、與上述第1布線連接的通路；在上述通路上形成的、與該通路連接的第2布線；以及在孤立的上述通路的周邊形成的虛設(shè)通路。
2.如權(quán)利要求1所述的布線結(jié)構(gòu)，其特征在于還具備在上述低介電常數(shù)膜上形成的覆蓋膜，上述第2布線在上述覆蓋膜和上述低介電常數(shù)膜內(nèi)形成。
3.如權(quán)利要求1所述的布線結(jié)構(gòu)，其特征在于還具備在上述第1布線的周邊形成的第1虛設(shè)布線；以及在上述第2布線的周邊形成的第2虛設(shè)布線，上述虛設(shè)通路與上述第1和第2虛設(shè)布線連接，并且與上述虛設(shè)通路連接的上述第1或第2虛設(shè)布線與地電位連接。
4.如權(quán)利要求1至3的任何一項(xiàng)所述的布線結(jié)構(gòu)，其特征在于上述虛設(shè)通路為狹縫形狀。
5.如權(quán)利要求1至3的任何一項(xiàng)所述的布線結(jié)構(gòu)，其特征在于上述虛設(shè)通路的尺寸為上述通路的最小尺寸的1～10倍。
全文摘要
本發(fā)明的課題是在低介電常數(shù)膜內(nèi)形成孤立通路時(shí)抑制抗蝕劑中毒的發(fā)生。在形成于襯底1上的p－SiOC膜12內(nèi)形成第1布線15和第1虛設(shè)布線15a。接著，形成p－SiOC膜22，在p－SiOC膜22上形成覆蓋膜23。在覆蓋膜23和p－SiOC膜22內(nèi)形成由與第1布線15連接的通路28和第2布線29構(gòu)成的雙鑲嵌布線，同時(shí)在孤立的通路28的周邊形成虛設(shè)通路28a。
文檔編號(hào)H01L23/52GK1581475SQ200410048579
公開日2005年2月16日 申請(qǐng)日期2004年6月14日 優(yōu)先權(quán)日2003年8月12日
發(fā)明者富田和朗, 橋本圭司, 西岡康隆, 松本晉, 關(guān)口滿, 巖崎晃久 申請(qǐng)人:株式會(huì)社瑞薩科技, 松下電器產(chǎn)業(yè)株式會(huì)社