專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體襯底上具有包括存儲(chǔ)保持部的存儲(chǔ)保持電路的半導(dǎo)體集成電路。本發(fā)明特別涉及具有寄存器文件、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器Static Random Access Memory)等存儲(chǔ)保持電路的半導(dǎo)體集成電路，涉及利用了襯底電位效應(yīng)的半導(dǎo)體集成電路。
背景技術(shù)：
關(guān)于具有存儲(chǔ)保持電路的半導(dǎo)體集成電路，有圖21所示結(jié)構(gòu)的半導(dǎo)體集成電路(例如，參照特開平11-39879號(hào)(段落0018、圖3))。在該半導(dǎo)體集成電路中，用2個(gè)倒相器210、220構(gòu)成存儲(chǔ)保持部。一方的倒相器210由p溝道MOSFET211及n溝道MOSFET212構(gòu)成。另一方的倒相器220由p溝道MOSFET221及n溝道MOSFET222構(gòu)成。
而且，對(duì)形成p溝道MOSFET211、221及n溝道MOSFET212、222的半導(dǎo)體襯底，設(shè)置有選擇地變更襯底電位的電路。該電路用由p溝道MOSFET231、232及n溝道MOSFET241、242構(gòu)成的開關(guān)構(gòu)成，通過轉(zhuǎn)換控制信號(hào)251、252，轉(zhuǎn)換施加在襯底上的襯底電位。
由此，在激活時(shí)和靜止時(shí)，存儲(chǔ)保持部變更各MOSFET211、212、221、222的閾值電壓，能夠一邊維持必要時(shí)的高速工作，一邊抑制功耗。
如圖21所示，在有選擇地變更存儲(chǔ)保持部的襯底電位的情況下，在激活時(shí)施加正向偏置，在靜止時(shí)施加反向偏置。由此，與不進(jìn)行襯底電位變更時(shí)相比，存儲(chǔ)保持部能夠?qū)崿F(xiàn)各自工作的高速化，降低漏泄電流。
但是，在SRAM等的存儲(chǔ)保持電路中，除存儲(chǔ)保持部以外，具有對(duì)存儲(chǔ)保持部的寫入部和讀出部，特別是在多端口存儲(chǔ)器中，具有多個(gè)寫入部和讀出部。在這種情況下，電路工作與其說依賴于存儲(chǔ)保持部，不如說更多地依賴于寫入部及讀出部的p溝道MOSFET及n溝道MOSFET。因此，為了達(dá)到高速化、低漏泄電流化的目的，像現(xiàn)有技術(shù)那樣，僅僅對(duì)存儲(chǔ)保持部的p溝道MOSFET及n溝道MOSFET進(jìn)行襯底電位的控制是不夠的。
另外，在包括存儲(chǔ)保持電路的半導(dǎo)體集成電路中，作為電路工作，除了存儲(chǔ)保持部的激活、靜止以外，還存在與寫入部及讀出部相關(guān)的工作，在現(xiàn)有技術(shù)的方法中，不能設(shè)定適合于這些工作的襯底電位的供給方法。
進(jìn)而，為了將襯底隔離，需要隔離區(qū)，在現(xiàn)有技術(shù)中，沒有談到因該隔離區(qū)引起的布局面積增大的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供能夠充分達(dá)到電路工作的高速化、低漏泄電流化的半導(dǎo)體集成電路。
為了解決上述課題，本發(fā)明的半導(dǎo)體集成電路具有由存儲(chǔ)保持部、寫入部和讀出部構(gòu)成的存儲(chǔ)保持電路，形成存儲(chǔ)保持電路的襯底被隔離成多個(gè)區(qū)域。
根據(jù)該結(jié)構(gòu)，由于形成存儲(chǔ)保持電路的襯底被隔離成多個(gè)區(qū)域，能夠在每個(gè)被隔離的區(qū)域獨(dú)立地供給適當(dāng)?shù)囊r底電位。例如，使存儲(chǔ)保持部與讀出部的各區(qū)域相互隔離，或者使存儲(chǔ)保持部與寫入部的各區(qū)域相互隔離，或者使讀出部與寫入部的各區(qū)域相互隔離，能夠使存儲(chǔ)保持部、讀出部和寫入部的各區(qū)域相互隔離。其結(jié)果是，能夠使存儲(chǔ)保持部的襯底電位、寫入部的襯底電位和讀出部的襯底電位與其他的襯底電位獨(dú)立地變更，這在現(xiàn)有的技術(shù)中是不可能的。其結(jié)果是，能夠充分達(dá)到電路工作的高速化、低漏泄電流化。
在本發(fā)明的半導(dǎo)體集成電路中，最好使襯底隔離成形成存儲(chǔ)保持部的存儲(chǔ)保持部襯底區(qū)、形成寫入部的至少一個(gè)寫入部襯底區(qū)和形成讀出部的至少一個(gè)讀出部襯底區(qū)。
根據(jù)該結(jié)構(gòu)，由于在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離，能夠根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，分別供給適當(dāng)?shù)囊r底電位。換句話說，能夠變更供給存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)的襯底電位，這在現(xiàn)有技術(shù)中是不可能的。其結(jié)果是，能夠充分達(dá)到電路工作的高速化、低漏泄電流化。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)供給獨(dú)立的襯底電位。
根據(jù)該結(jié)構(gòu)，能夠?qū)Υ鎯?chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)，根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)，各自獨(dú)立地供給最適當(dāng)?shù)囊r底電位，能夠更進(jìn)一步達(dá)到電路工作的高速化、低漏泄電流化。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)存儲(chǔ)保持部襯底區(qū)和寫入部襯底區(qū)兩方，或者對(duì)任何一方，供給正向偏置。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)和寫入部襯底區(qū)兩方，或者對(duì)任何一方供給正向偏置，能夠使向存儲(chǔ)保持部的寫入工作高速化。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)寫入部襯底區(qū)供給反向偏置。
根據(jù)該結(jié)構(gòu)，由于對(duì)寫入部襯底區(qū)供給反向偏置，能夠提高抗串?dāng)_性。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)存儲(chǔ)保持部襯底區(qū)供給反向偏置。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)供給反向偏置，能夠提高存儲(chǔ)保持部中的存儲(chǔ)保持能力。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)讀出部襯底區(qū)供給正向偏置。
根據(jù)該結(jié)構(gòu)，由于對(duì)讀出部襯底區(qū)供給正向偏置，能夠使從存儲(chǔ)保持部的讀出工作高速化。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，最好對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)的全部，或者對(duì)其至少一個(gè)供給反向偏置。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)的全部，或者對(duì)其至少一個(gè)供給反向偏置，能夠降低漏泄電流。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，具有下述各模式對(duì)存儲(chǔ)保持部襯底區(qū)和寫入部襯底區(qū)兩方，或者對(duì)任何一方供給正向偏置的高速寫入模式；對(duì)寫入部襯底區(qū)供給反向偏置的提高抗串?dāng)_性模式；對(duì)讀出部襯底區(qū)供給正向偏置的高速讀出模式；對(duì)存儲(chǔ)保持部襯底區(qū)供給反向偏置的存儲(chǔ)保持模式；以及對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)的全部，或者對(duì)其至少一個(gè)供給反向偏置的低漏泄電流模式，根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)，最好轉(zhuǎn)移到高速寫入模式、提高抗串?dāng)_性模式、高速讀出模式、存儲(chǔ)保持模式及低漏泄電流模式中的任一模式。
根據(jù)該結(jié)構(gòu)，由于根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)，設(shè)定工作模式，適合于各個(gè)工作模式而設(shè)定供給存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)的襯底電位，根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)的變化，在各工作模式間進(jìn)行轉(zhuǎn)移，借此，能夠根據(jù)存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)，對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)供給適當(dāng)?shù)囊r底電位。其結(jié)果是，能夠進(jìn)行寫入工作的高速化、提高抗串?dāng)_性、讀出工作的高速化、提高存儲(chǔ)保持部的保持能力、降低漏泄電流。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，在對(duì)存儲(chǔ)保持部進(jìn)行寫入時(shí)，最好轉(zhuǎn)移到高速寫入模式。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)和寫入部襯底區(qū)兩方，或者對(duì)任何一方供給正向偏置，能夠使向存儲(chǔ)保持部的寫入工作高速化。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，當(dāng)存在不向存儲(chǔ)保持部進(jìn)行寫入的寫入部時(shí)，關(guān)于形成了不對(duì)存儲(chǔ)保持部進(jìn)行寫入的寫入部的寫入保持部襯底區(qū)，最好轉(zhuǎn)移到提高抗串?dāng)_性能模式。
根據(jù)該結(jié)構(gòu)，由于對(duì)寫入部襯底區(qū)供給反向偏置，能夠提高抗串?dāng)_性。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，當(dāng)從存儲(chǔ)保持部進(jìn)行讀出時(shí)，最好轉(zhuǎn)移到高速讀出模式。
根據(jù)該結(jié)構(gòu)，由于對(duì)讀出部襯底區(qū)供給正向偏置，能夠使從存儲(chǔ)保持部的讀出工作高速化。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，在不對(duì)存儲(chǔ)保持部進(jìn)行寫入時(shí)，最好轉(zhuǎn)移到存儲(chǔ)保持模式。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)供給反向偏置，能夠提高存儲(chǔ)保持部中的存儲(chǔ)保持能力。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，在不進(jìn)行從存儲(chǔ)保持部的讀出及向存儲(chǔ)保持部的寫入時(shí)，最好轉(zhuǎn)移到低漏泄電流模式。
根據(jù)該結(jié)構(gòu)，由于對(duì)存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)及讀出部襯底區(qū)的全部，或者對(duì)其中至少一個(gè)，供給反向偏置，能夠降低漏泄電流。
如上所述，在多種模式間進(jìn)行轉(zhuǎn)移的情況下，進(jìn)行存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)的預(yù)測(cè)，最好根據(jù)預(yù)測(cè)結(jié)果，轉(zhuǎn)移到高速寫入模式、提高抗串?dāng)_性模式、高速讀出模式、存儲(chǔ)保持模式及低漏泄電流模式中的任一模式。
根據(jù)該結(jié)構(gòu)，由于進(jìn)行存儲(chǔ)保持部、寫入部及讀出部的工作狀態(tài)的預(yù)測(cè)，根據(jù)預(yù)測(cè)結(jié)果先行進(jìn)行工作模式的轉(zhuǎn)移，能夠解除模式轉(zhuǎn)移工作的延遲，能夠進(jìn)行切合實(shí)際的電路工作的工作模式的轉(zhuǎn)移。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，存儲(chǔ)保持電路具有多個(gè)鄰接設(shè)置的結(jié)構(gòu)，對(duì)于鄰接的多個(gè)存儲(chǔ)保持電路，最好使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間及鄰接的讀出部襯底區(qū)之間分別一體化。
根據(jù)該結(jié)構(gòu)，由于使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間及鄰接的讀出部襯底區(qū)之間分別一體化，能夠減少襯底上的存儲(chǔ)保持電路的布局面積。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，存儲(chǔ)保持電路具有多個(gè)鄰接設(shè)置的結(jié)構(gòu)，對(duì)于鄰接的多個(gè)存儲(chǔ)保持電路，最好使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間及鄰接的讀出部襯底區(qū)之間分別一體化，使隔離區(qū)消失。
根據(jù)該結(jié)構(gòu)，由于使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間、及鄰接的讀出部襯底區(qū)之間分別一體化，使隔離區(qū)消失，能夠減少襯底上的存儲(chǔ)保持電路的布局面積。
如上所述，在存儲(chǔ)保持部襯底區(qū)、寫入部襯底區(qū)和讀出部襯底區(qū)，襯底被隔離的結(jié)構(gòu)中，存儲(chǔ)保持電路具有多個(gè)鄰接設(shè)置的結(jié)構(gòu)，對(duì)于鄰接的多個(gè)存儲(chǔ)保持電路，最好消除掉鄰接的上述存儲(chǔ)保持部襯底區(qū)的相互間、鄰接的上述寫入部襯底區(qū)的相互間及鄰接的上述讀出部襯底區(qū)的相互間的電源布線，這些電源布線用于使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間、及鄰接的讀出部襯底區(qū)之間分別一體化，供給襯底電位。
根據(jù)該結(jié)構(gòu)，由于消除掉用于使鄰接的存儲(chǔ)保持部襯底區(qū)之間、鄰接的寫入部襯底區(qū)之間及鄰接的讀出部襯底區(qū)之間分別一體化，供給襯底電位的，鄰接的上述存儲(chǔ)保持部襯底區(qū)的相互間、鄰接的上述寫入部襯底區(qū)的相互間及鄰接的上述讀出部襯底區(qū)的相互間的電源布線，能夠減少襯底上的存儲(chǔ)保持電路的布局面積。


圖1是表示n溝道MOSFET的柵電壓與飽和電流特性的對(duì)襯底電位的依賴性的圖表。
圖2是表示p溝道MOSFET的柵電壓與飽和電流特性的對(duì)襯底電位的依賴性的圖表。
圖3是表示“靜態(tài)噪聲容限(Static Noise Margin)”對(duì)襯底電位依賴性的圖表。
圖4是表示作為本發(fā)明的第1實(shí)施例中的存儲(chǔ)保持電路的存儲(chǔ)單元及其外圍電路的結(jié)構(gòu)的電路圖。
圖5A是表示本發(fā)明的第1實(shí)施例中的存儲(chǔ)單元的結(jié)構(gòu)的電路方框圖。
圖5B是表示本發(fā)明的第1實(shí)施例中的存儲(chǔ)單元的結(jié)構(gòu)的剖面6是表示本發(fā)明的第1實(shí)施例中的寫入部的第1結(jié)構(gòu)的電路圖。
圖7是表示本發(fā)明的第1實(shí)施例中的寫入部的第2結(jié)構(gòu)的電路圖。
圖8A是表示本發(fā)明的第1實(shí)施例中的寫入部的第3結(jié)構(gòu)的電路圖。
圖8B是表示本發(fā)明的第1實(shí)施例中的寫入部的第4結(jié)構(gòu)的電路圖。
圖9是表示本發(fā)明的第1實(shí)施例中的寫入部的第5結(jié)構(gòu)的電路圖。
圖10是表示本發(fā)明的第1實(shí)施例中的存儲(chǔ)保持部的結(jié)構(gòu)的電路圖。
圖11是表示本發(fā)明的第1實(shí)施例中的讀出部的第1結(jié)構(gòu)的電路圖。
圖12是表示本發(fā)明的第1實(shí)施例中的讀出部的第2結(jié)構(gòu)的電路圖。
圖13A是表示本發(fā)明的第1實(shí)施例中的讀出部的第3結(jié)構(gòu)的電路圖。
圖13B是表示本發(fā)明的第1實(shí)施例中的讀出部的第4結(jié)構(gòu)的電路圖。
圖14是表示本發(fā)明的第1實(shí)施例中的讀出部的第5結(jié)構(gòu)的電路圖。
圖15是表示本發(fā)明的第2實(shí)施例中的工作模式與襯底電位的供給方式的關(guān)系的模式圖。
圖16A是表示本發(fā)明的第3實(shí)施例中的工作模式設(shè)定電路的概略的電路圖。
圖16B是表示本發(fā)明的第3實(shí)施例中的工作模式設(shè)定電路的各信號(hào)時(shí)序的時(shí)序圖。
圖17是表示本發(fā)明的第3實(shí)施例中的工作模式設(shè)定電路的具體例的電路圖。
圖18A是表示襯底隔離布局的概略的剖面圖及平面圖。
圖18B是表示另一襯底隔離布局的概略的剖面圖及平面圖。
圖19A是表示本發(fā)明的第1實(shí)施例中的襯底隔離布局的概略平面圖。
圖19B是表示本發(fā)明的第1實(shí)施例中的另一襯底隔離布局的概略平面圖。
圖20A是表示本發(fā)明的第4實(shí)施例中的襯底隔離布局的概略平面圖。
圖20B是表示本發(fā)明的第4實(shí)施例中的另一襯底隔離布局的概略平面圖。
圖21是用于說明現(xiàn)有技術(shù)中的存儲(chǔ)保持部的襯底電位選擇方法的電路圖。
具體實(shí)施例方式
第1實(shí)施例以下，根據(jù)

本發(fā)明的半導(dǎo)體集成電路的第1實(shí)施例。
為了說明襯底電位效應(yīng)，圖1是表示n溝道MOSFET的柵電壓VG與漏-源間飽和電流IDSAT對(duì)襯底-源間電壓VBS的依賴性的圖表。在圖1中，分別用虛線表示襯底-源間電壓VBS是0.2V狀態(tài)下的依賴性，和襯底-源間電壓VBS是-1.0V狀態(tài)下的依賴性，用實(shí)線表示襯底-源間電壓VBS是0V狀態(tài)下的依賴性。這時(shí)，電壓VDD是1.5V，電壓VSS是0V。
另外，圖2表示p溝道MOSFET的柵電壓VG與漏-源間飽和電流IDSAT對(duì)襯底-源間電壓VBS的依賴性的圖表。在圖2中，分別用虛線表示襯底-源間電壓VBS是-0.2V狀態(tài)下的依賴性，和襯底-源間電壓VBS是1.0V狀態(tài)下的依賴性，用實(shí)線表示襯底-源間電壓VBS是0V狀態(tài)下的依賴性。這時(shí)，電壓VDD是1.5V，電壓VS S是0V。
這里，稱對(duì)n溝道MOSFET供給正的電壓作為襯底-源間電壓VBS者為正向偏置，稱供給負(fù)電壓作為襯底-源間電壓VBS者為反向偏置。另外，稱對(duì)p溝道MOSFET供給負(fù)的電壓作為襯底-源間電壓VBS者為正向偏置，稱供給正的電壓作為襯底-源間電壓VBS者為反向偏置。另外，稱襯底-源間電壓VBS為襯底電位。此外，稱襯底電位VBS成為0V狀態(tài)時(shí)為通常時(shí)。
如圖1及圖2所示，由于襯底電位效應(yīng)，在同一柵電壓VG下，在正向偏置時(shí)流過比通常時(shí)多的漏-源間飽和電流IDSAT，在反向偏置時(shí)流過比通常時(shí)少的漏-源間飽和電流IDSAT。
另外，從圖1及圖2可知，在MOSFET關(guān)斷的情況下，在反向偏置時(shí)比通常時(shí)漏-源間飽和電流IDSAT小，即漏泄電流小。因此，通過變更襯底電位，能夠控制MOSFET的漏-源間飽和電流IDSAT及漏泄電流。
作為對(duì)存儲(chǔ)保持部的穩(wěn)定性的定義，有J.Lohstroh等人在“Worstcase Static Noise Margin Criteria for Logic Circuit andtheir Mathematical Equivalence”，IEEE J.Solid-StateCircuits，vol.sc-18，pp.803-807.Dec.1983中舉出的“靜態(tài)噪聲容限”。“靜態(tài)噪聲容限”求出構(gòu)成存儲(chǔ)保持部的2個(gè)倒相器的輸入輸出特性，使一方鏡像反轉(zhuǎn)描繪時(shí)，求出作為內(nèi)接在2條曲線上的正方形的一邊的長(zhǎng)度，該一邊的長(zhǎng)度越長(zhǎng)，存儲(chǔ)保持部的穩(wěn)定性越高，保持?jǐn)?shù)據(jù)反轉(zhuǎn)越難。
圖3中，一并表示對(duì)構(gòu)成存儲(chǔ)保持部的2個(gè)倒相器供給襯底電壓情況下的倒相器的輸入輸出特性及其鏡像反轉(zhuǎn)。圖3表示，對(duì)存儲(chǔ)保持部的襯底施加反向偏置的情況下，與通常時(shí)相比保持?jǐn)?shù)據(jù)的穩(wěn)定性高，施加正向偏置的情況下，保持?jǐn)?shù)據(jù)的穩(wěn)定性低。因此，通過變更存儲(chǔ)保持部的襯底電位，能夠控制存儲(chǔ)保持部的數(shù)據(jù)的穩(wěn)定性，即能夠控制數(shù)據(jù)的保持強(qiáng)度。
如上所述，在包括存儲(chǔ)保持部的半導(dǎo)體集成電路中，通過用各種方式控制其襯底電位，能夠控制MOSFET的漏-源間飽和電流IDSAT、漏泄電流及存儲(chǔ)保持部中的保持?jǐn)?shù)據(jù)的穩(wěn)定性，通過利用這種方法，能夠得到電路的高速化、低功耗化等效果。
下面，根據(jù)附圖詳細(xì)說明本發(fā)明的實(shí)施例。
圖4是表示作為本發(fā)明的第1實(shí)施例的存儲(chǔ)保持電路的存儲(chǔ)單元及其外圍電路的電路圖，圖5A、圖5B是表示本發(fā)明的第1實(shí)施例的存儲(chǔ)單元的結(jié)構(gòu)的電路圖。在圖4中，符號(hào)400表示1個(gè)存儲(chǔ)單元或者排列成陣列狀的多個(gè)存儲(chǔ)單元，符號(hào)401表示行譯碼器。在圖5A、圖5B中，符號(hào)501-1～501-m表示m個(gè)(m是1以上的整數(shù))寫入部，符號(hào)502表示存儲(chǔ)保持部，符號(hào)503-1～503-n表示n個(gè)(n是1以上的整數(shù))讀出部。
多個(gè)存儲(chǔ)單元400分別在并列狀態(tài)下配置在行及列方向上。而且，在連接配置在行方向上的存儲(chǔ)單元400之間的狀態(tài)下，沿各自的行方向配置寫入字線WWL1～WWLm、反轉(zhuǎn)寫入字線NWWL1～NWWLm(m是1以上的整數(shù))、讀出字線RWL1～RWLn及反轉(zhuǎn)讀出字線NRWL1～NRWLn(n是1以上的整數(shù))。
根據(jù)從外部輸入的行地址，利用行譯碼器401進(jìn)行上述寫入字線WWL1～WWLm、反轉(zhuǎn)寫入字線NWWL1～NWWLm、讀出字線RWL1～RWLn及反轉(zhuǎn)讀出字線NRWL1～NRWLn的選擇。但是，根據(jù)存儲(chǔ)單元400的結(jié)構(gòu)，也有不存在上述寫入字線WWL1～WWLm、反轉(zhuǎn)寫入字線NWWL1～NWWLm、讀出字線RWL1～RWLn及反轉(zhuǎn)讀出字線NRWL1～NRWLn的一部分的情況。
另外，在連接配置在列方向上的存儲(chǔ)單元400之間的狀態(tài)下，沿各自的列方向配置寫入位線WBL1～WBLm、反轉(zhuǎn)寫入位線NWBL1～NWBLm、讀出位線RBL1～RBLn及反轉(zhuǎn)讀出位線NRBL1～NRBLn。
但是，根據(jù)存儲(chǔ)單元400的結(jié)構(gòu)，也有不存在上述寫入位線WBL1～WBLm、反轉(zhuǎn)寫入位線NWBL1～NWBLm、讀出位線RBL1～RBLn及反轉(zhuǎn)讀出位線NRBL1～NRBLn的一部分的情況。
另外，如圖5A所示，存儲(chǔ)單元400由至少1個(gè)寫入部501-1～501-m、存儲(chǔ)保持部502及至少1個(gè)讀出部503-1～503-n構(gòu)成。在襯底上的寫入部襯底區(qū)、存儲(chǔ)保持部襯底區(qū)、讀出部襯底區(qū)，以各寫入部501-1～503-m、存儲(chǔ)保持部502、各讀出部503-1～503-n的單位相互隔離，能夠獨(dú)立地供給襯底電位。也就是說，能夠設(shè)定在不同的電位上。
圖5B表示各襯底區(qū)的隔離結(jié)構(gòu)的2個(gè)示例。在圖5B中，符號(hào)NW、PW分別表示形成晶體管的n襯底區(qū)、p襯底區(qū)，符號(hào)NT、PT分別表示用于隔離各p襯底區(qū)PW、n襯底區(qū)NW之間的n襯底、p襯底，符號(hào)PB表示p襯底。n襯底NT和n襯底區(qū)NW是相同的雜質(zhì)濃度，或者不同的雜質(zhì)濃度，p襯底PB、p襯底PT和p襯底區(qū)PW也與上述情況相同。另外，在圖5B中，也可以是分別改換n型區(qū)和p型區(qū)的結(jié)構(gòu)。
另外，各寫入部501-1～501-m與存儲(chǔ)保持部502之間及各讀出部503-1～503-n與存儲(chǔ)保持部502之間，通過數(shù)據(jù)線DATA或者反轉(zhuǎn)數(shù)據(jù)線NDATA連接。
圖6表示圖5A、圖5B中的寫入部501-1～501-m的具體示例。以下，為了方便起見，提出一個(gè)寫入部501-1進(jìn)行說明，其他的寫入部501-2～501-m也同樣。在圖6中，11、12分別是p溝道MOSFET，13、14分別是n溝道MOSFET。
在寫入部501-1中，利用行譯碼器401對(duì)寫入字線WWL1上供給選擇電位VDW1或者非選擇電位VSW1。圖6所示的寫入部501-1的襯底區(qū)被隔離成各寫入部501-2～501-m的襯底區(qū)、存儲(chǔ)保持部502的襯底區(qū)、各讀出部503-1～503-n的襯底區(qū)。
在該寫入部501-1中，通過對(duì)n溝道MOSFET13、14施加成為正向偏置的襯底電位VNW1，同時(shí)對(duì)p溝道MOSFET11、12施加成為正向偏置的襯底電位VPW1，能夠增加各MOSFET11～14的漏-源間飽和電流IDSAT。因此，能夠謀求寫入工作高速化。
另外，通過對(duì)圖6中的n溝道MOSFET13、14施加成為反向偏置的襯底電位VNW1，同時(shí)對(duì)p溝道MOSFET11、12施加成為反向偏置的襯底電位VPW1，減少各MOSFET的漏-源之間的飽和電流IDSAT。換句話說，成為對(duì)存儲(chǔ)保持部502難于寫入數(shù)據(jù)的狀態(tài)。因此，在寫入字線WWL1成為非選擇電位的情況下，如上所述，通過施加的反向偏置，在來自其他的寫入字線、讀出字線等的噪聲重疊的情況下，對(duì)寫入字線WWL1難于發(fā)生誤寫入。因此，能夠提高抗字線間的串?dāng)_性能。
作為寫入部的電路，除圖6以外，還能夠得到將寫入字線WWL1的選擇電位作為VSW1、將非選擇電位作為VDW1的圖7所示的結(jié)構(gòu)，使用了三態(tài)倒相器的圖8A或者圖8B的結(jié)構(gòu)，或者僅僅使用了n溝道MOSFET的圖9的結(jié)構(gòu)等。
這里，為了方便起見，提出一個(gè)寫入部501-1進(jìn)行說明，其他的寫入部501-2～501-m也同樣。在圖7中，符號(hào)22、23分別表示p溝道MOSFET，符號(hào)21、24分別表示n溝道MOSFET。另外，在圖8A中，符號(hào)31、32、33分別表示p溝道MOSFET，符號(hào)34、35、36分別表示n溝道MOSPET。另外，在圖8B中，符號(hào)41、42、43分別表示p溝道MOSFET，符號(hào)44、45、46分別表示n溝道MOSFET。進(jìn)而，在圖9中，符號(hào)51、52、53分別表示n溝道MOSFET。
在任何一種情況下，通過對(duì)寫入部襯底區(qū)施加正向偏置能夠得到寫入工作高速化的效果，通過施加反向偏置，能夠得到提高抗字線間串?dāng)_性能的效果。
接著，圖10表示圖5A、圖5B中的存儲(chǔ)保持部502的具體示例。圖10表示的形成存儲(chǔ)保持部502的襯底區(qū)，被隔離成各寫入部501-1～501-m的襯底區(qū)、各讀出部503-1～503-n的襯底區(qū)。
在該存儲(chǔ)保持部502中，通過分別對(duì)n溝道MOSFET62、64施加成為正向偏置的襯底電位VNM1、VNM2，同時(shí)，分別對(duì)p溝道MOSFET61、63施加成為正向偏置的襯底電位VPM1、VPM2，如上所述，由于存儲(chǔ)保持電路的穩(wěn)定性降低，即“靜態(tài)噪聲容限”降低，數(shù)據(jù)的寫入變得容易。
因此，通過對(duì)寫入部501-1～501-m的襯底區(qū)和存儲(chǔ)保持部502的襯底區(qū)兩方，或者對(duì)其中任何一方施加正向偏置，能夠謀求寫入工作的高速化。
另外，通過分別對(duì)存儲(chǔ)保持部502的n溝道MOSFET62、64施加成為反向偏置的襯底電位VNM1、VNM2，同時(shí)，分別對(duì)p溝道MOSFET61、63施加成為反向偏置的襯底電位VPM1、VPM2，由于存儲(chǔ)保持部的穩(wěn)定性提高，即“靜態(tài)噪聲容限”提高，能夠提高存儲(chǔ)保持能力。
在存儲(chǔ)保持部502中，能夠使襯底電位VNM1與襯底電位VNM2成為不同的電位，也能夠使之成為總是相同的電位，對(duì)襯底電位VPM1與襯底電位VPM2也是同樣的。
接著，圖11表示圖5中的讀出部503-1～503-n的具體示例。以下，為了方便起見，提出一個(gè)讀出部503-1進(jìn)行說明，其他的讀出部503-2～503-n也同樣。在圖11中，符號(hào)71、72分別表示p溝道MOSFET，符號(hào)73、74分別表示n溝道MOSFET。
在讀出部503-1中，利用行譯碼器401對(duì)讀出字線RWL1有選擇地供給選擇電位VDR1或者非選擇電位VSR1中的任何一個(gè)。圖11所示的讀出電路503-1的襯底區(qū)被隔離成各寫入部501-1～501-m的襯底區(qū)、存儲(chǔ)保持部502的襯底區(qū)、各讀出部503-2～503-n的襯底區(qū)。
在該讀出部503-1中，通過對(duì)n溝道MOSFET73、74施加成為正向偏置的襯底電位VNR1，同時(shí)，對(duì)p溝道MOSFET71、72施加成為正向偏置的襯底電位VPR1，能夠增加各MOSFET71～74的漏-源間飽和電流IDSAT。因此，能夠謀求讀出工作高速化。
作為讀出部的電路，除圖11以外，還能夠采取使讀出字線RWL1的選擇電位為VSR1、使非選擇電位為VDR1的圖12所示的結(jié)構(gòu)，使用了三態(tài)倒相器的圖13A或者圖13B所示的結(jié)構(gòu)，或者僅僅使用了n溝道MOSFET的圖14所示的結(jié)構(gòu)。
這里，為了方便起見，提出一個(gè)讀出部503-1進(jìn)行說明，其他的讀出部503-2～503-n也同樣。在圖12中，符號(hào)81、82分別表示p溝道MOSFET，符號(hào)83、84分別表示n溝道MOSFET。另外，在圖13A中，符號(hào)91～93分別表示p溝道MOSFET，符號(hào)94～96分別表示n溝道MOSFET。另外，在圖13B中，符號(hào)101～103分別表示p溝道MOSFET，符號(hào)104～106分別表示n溝道MOSFET。在圖14中，符號(hào)111、112分別表示n溝道MOSFET。
在任何一種情況下，通過對(duì)讀出部襯底區(qū)施加正向偏置，也能夠謀求讀出工作高速化。
另外，通過對(duì)各寫入部501-1～501-m、存儲(chǔ)保持部502、各讀出部503-1～503-n的各襯底區(qū)的全部、或者對(duì)其中至少一個(gè)施加反向偏置，由于在施加了反向偏置的襯底區(qū)上的MOSFET關(guān)斷時(shí)的漏泄電流減少，能夠降低功耗。
此外，在上述實(shí)施例中，讀出部的襯底區(qū)、寫入部的襯底區(qū)和存儲(chǔ)保持部的襯底區(qū)全部相互隔離，但沒有必要那樣做。例如，雖然存儲(chǔ)保持部與寫入部的襯底區(qū)相互隔離，但對(duì)讀出部，存儲(chǔ)保持部或者寫入部的任何一方與襯底區(qū)也可以是共同的。同樣地，雖然存儲(chǔ)保持部與讀出部的襯底區(qū)相互隔離，但對(duì)寫入部，存儲(chǔ)保持部或者讀出部的任何一方與襯底區(qū)也可以是共同的。另外，雖然讀出部與寫入部的襯底區(qū)相互隔離，但對(duì)存儲(chǔ)保持部，寫入部或者讀出部的任何一方與襯底區(qū)也可以是共同的。
第2實(shí)施例如上所述，通過對(duì)各寫入部501-1～501-m、存儲(chǔ)保持部502、各讀出部503-1～503-n的各襯底區(qū)，固定地供給襯底電位，能夠恒定地使電路工作高速化，提高抗串?dāng)_性能，提高存儲(chǔ)保持力，得到低功耗化的效果。
但是，在包括存儲(chǔ)保持部502的半導(dǎo)體集成電路中，在進(jìn)行寫入工作和讀出工作時(shí)，需要各工作的高速化，在不進(jìn)行工作時(shí)，需要降低功耗等，根據(jù)電路工作需要的效果不同。
根據(jù)上述情況，設(shè)置高速寫入模式、提高抗串?dāng)_性能模式、高速讀出模式、存儲(chǔ)保持模式及低漏泄電流模式等5個(gè)工作模式，根據(jù)存儲(chǔ)保持電路(存儲(chǔ)保持部、寫入部及讀出部)的工作狀態(tài)，通過動(dòng)態(tài)地使電路工作在各工作模式間轉(zhuǎn)移，能夠根據(jù)存儲(chǔ)保持電路的工作狀態(tài)，得到使電路工作高速化、提高抗串?dāng)_性能、提高存儲(chǔ)保持力、低功耗化效果。
圖15表示向各工作模式中的寫入部501、存儲(chǔ)保持部502、讀出部503的各襯底區(qū)供給襯底電位的方法。以下，就電路工作與各工作模式的關(guān)系進(jìn)行說明。
通過對(duì)存儲(chǔ)保持部502進(jìn)行寫入工作的寫入部501-1～501-m的襯底區(qū)與存儲(chǔ)保持部502的襯底區(qū)兩方，或者對(duì)其中任何一方施加正向偏置，實(shí)現(xiàn)高速寫入模式。在向存儲(chǔ)保持部502進(jìn)行寫入時(shí)，通過將進(jìn)行寫入工作的寫入部轉(zhuǎn)移到高速寫入模式，能夠謀求寫入工作高速化。
通過對(duì)向存儲(chǔ)保持部502進(jìn)行寫入工作的寫入部501-1～501-m的襯底區(qū)施加反向偏置，實(shí)現(xiàn)提高抗串?dāng)_性能模式。在存在不向存儲(chǔ)保持部502進(jìn)行寫入工作的寫入部的情況下，通過使不進(jìn)行寫入的寫入部轉(zhuǎn)移到提高抗串?dāng)_性能模式，能夠防止因串?dāng)_引起的誤寫入。
通過向進(jìn)行從存儲(chǔ)保持部502的讀出工作的讀出部503-1～503-n的襯底區(qū)施加正向偏置，實(shí)現(xiàn)高速讀出模式。在進(jìn)行從存儲(chǔ)保持部502的讀出工作時(shí)，通過將進(jìn)行讀出工作的讀出部503-1～503-n轉(zhuǎn)移到高速讀出模式，能夠謀求讀出工作高速化。
通過對(duì)存儲(chǔ)保持部502的襯底區(qū)施加反向偏置，實(shí)現(xiàn)存儲(chǔ)保持模式。在對(duì)存儲(chǔ)保持部502不進(jìn)行寫入工作的情況下，通過轉(zhuǎn)移到存儲(chǔ)保持模式，能夠提高存儲(chǔ)保持部502的數(shù)據(jù)的穩(wěn)定性。
通過對(duì)讀出部503-1～503-n的襯底區(qū)、寫入部501-1～501-m的襯底區(qū)和存儲(chǔ)保持部502的襯底區(qū)的全部，或者對(duì)其中至少一個(gè)施加反向偏置，實(shí)現(xiàn)低漏泄電流模式。在不進(jìn)行從存儲(chǔ)保持部502的讀出工作、向存儲(chǔ)保持部502的寫入工作的情況下，通過轉(zhuǎn)移到低漏泄電流模式，能夠削減漏泄電流，即能夠?qū)崿F(xiàn)低功耗。
第3實(shí)施例通過使工作模式轉(zhuǎn)移的方法，能夠根據(jù)存儲(chǔ)保持電路的工作狀態(tài)，使電路工作高速化、提高抗串?dāng)_性能、提高存儲(chǔ)保持力、得到低功耗的效果。但是，襯底電位的變化一般比電路工作慢，從工作模式的轉(zhuǎn)移指示到襯底電位的轉(zhuǎn)移需要時(shí)間。
在這種情況下，進(jìn)行電路工作的預(yù)測(cè)，根據(jù)其預(yù)測(cè)結(jié)果，通過先行地進(jìn)行工作模式轉(zhuǎn)移的指示，使切合實(shí)際的電路工作的工作模式的轉(zhuǎn)移成為可能。
圖16A表示用于進(jìn)行電路工作的預(yù)測(cè)的電路的實(shí)施例。在圖16A中，工作模式設(shè)定電路1600預(yù)先接受表示寫入部501-1～501-m的工作的寫入啟動(dòng)信號(hào)WE1～WEm、表示讀出部503-1～503-n的工作的讀出啟動(dòng)信號(hào)RE1～REn，根據(jù)各信號(hào)，通過存儲(chǔ)保持電路到實(shí)際工作以前的期間，生成寫入部501-1～501-m的襯底電位VNW1～VNWm、VPW1～VPWm，存儲(chǔ)保持部502的襯底電位VNM1、VNM2、VPM1、VPM2，讀出部503-1～503-n的襯底電位VNR1～VNRn、VPR1～VPRn的結(jié)構(gòu)來實(shí)現(xiàn)。圖16b表示各信號(hào)的時(shí)序的一例。
圖17表示工作模式設(shè)定電路1600的具體示例。以下，為了方便超見，對(duì)寫入部、讀出部提出其一個(gè)進(jìn)行說明，其他的寫入部、讀出部也同樣。在圖17中，符號(hào)121～126分別表示p溝道MOSFET，符號(hào)127～132分別表示n溝道MOSFET，符號(hào)133～137分別表示倒相器，符號(hào)138表示NAND電路。
寫入部501-1的襯底電位利用寫入啟動(dòng)信號(hào)WE1生成。在寫入啟動(dòng)信號(hào)WE1是選擇電位的情況下，作為襯底電位VNW1、VPW1各自選擇正向偏置VFNW1、VFPW1，在寫入啟動(dòng)信號(hào)WE1是非選擇電位的情況下，選擇反向偏置VBNW1、VBPW1。
另外，存儲(chǔ)保持部502的襯底電位用寫入啟動(dòng)信號(hào)WE1～WEm生成，在寫入啟動(dòng)信號(hào)WE1～WEm中的至少一個(gè)是選擇電位的情況下，作為襯底電位VNM1、VPM1分別選擇正向偏置VFNM1、VFPM1，當(dāng)寫入啟動(dòng)信號(hào)WE1～WEm全部是非選擇電位的情況下，作為襯底電位VNM1、VPM1分別選擇反向偏置VBNM1、VBPM1。對(duì)襯底電位VNM2、VPM2也同樣。
讀出部503-1的襯底電位利用讀出啟動(dòng)信號(hào)RE1生成。當(dāng)讀出啟動(dòng)信號(hào)RE1是選擇電位的情況下，作為襯底電位VNR1、VPR1各自選擇正向偏置VFNR1、VFPR1，當(dāng)讀出啟動(dòng)信號(hào)RE1是非選擇電位的情況下，選擇反向偏置VBNR1、VBPR1。
第4實(shí)施例如圖4所示，在存儲(chǔ)單元配置構(gòu)成矩陣狀的存儲(chǔ)保持電路中，圖18A、圖18B以各存儲(chǔ)單元單位表示將各寫入部、存儲(chǔ)保持部、各讀出部的襯底相互隔離情況下的各部分的布局的概要。以下，雖然舉出寫入部501-1為例進(jìn)行說明，但其他的各寫入部、存儲(chǔ)保持部、各讀出部也同樣。圖18A、圖18B的上圖是表示布局的剖面圖，圖18A、圖18B的下圖是從上方觀察布局的平面圖。在圖18A、圖18B中，符號(hào)NW表示n襯底區(qū)，符號(hào)PW表示p襯底區(qū)。符號(hào)NT表示用于隔離襯底的n襯底區(qū)，符號(hào)PT表示用于隔離襯底的p襯底區(qū)。這些成為用于隔離n襯底區(qū)NW及p襯底區(qū)PW的隔離區(qū)。符號(hào)PB表示p型襯底。
在使各寫入部、存儲(chǔ)保持部、各讀出部的襯底區(qū)相互隔離的情況下，在圖18A中，需要隔離n襯底區(qū)NT，在圖18B中，需要隔離n襯底區(qū)NT、p襯底區(qū)PT。因此，如圖4所示，在存儲(chǔ)單元配置構(gòu)成矩陣狀的存儲(chǔ)保持電路中，圖18A、圖18B的布局的概要各自成為圖19A、圖19B那樣。如從圖19A、圖19B所知，即使在各寫入部、存儲(chǔ)保持部、各讀出部之間以外，在鄰接的存儲(chǔ)單元之間也需要隔離區(qū)。因此，需要很大的布局面積。
這里，對(duì)在圖4中的各行方向上排列的存儲(chǔ)單元400，即對(duì)連接在同一寫入字線、讀出字線上的存儲(chǔ)單元，各寫入部501-1～501-m、存儲(chǔ)保持部502、各讀出部503-1～503-n的工作分別是共同的，換句話說，例如，通過寫入部501-1，在某一存儲(chǔ)單元400中的對(duì)存儲(chǔ)保持部502進(jìn)行寫入的情況下，與該存儲(chǔ)單元400排列在同一行中的另一存儲(chǔ)單元400中的寫入部501-1全部進(jìn)行寫入工作。
因此，如圖20A、圖20B所示，對(duì)寫入部501-1～501-m、存儲(chǔ)保持部502、讀出部503-1～503-n，襯底區(qū)能夠在各自排列在同一行上的存儲(chǔ)單元之間共同一體化。
通過采取圖20A、圖20B的結(jié)構(gòu)，對(duì)鄰接的存儲(chǔ)單元之間，不需要列方向的襯底間隔離區(qū)。因此，能夠謀求減少布局面積。另外，由于在排列在同一行上的存儲(chǔ)單元間襯底電位成為共同的，通過向行方向的電源布線，得到各存儲(chǔ)單元的襯底電位的必要性消失，能夠謀求削減該布線部分的布局面積。
如以上說明的那樣，根據(jù)本發(fā)明的實(shí)施例，能夠得到下述效果。在包括存儲(chǔ)保持電路的半導(dǎo)體集成電路中，通過使各寫入部、存儲(chǔ)保持部、各讀出部的襯底相互隔離，對(duì)各襯底部供給各種組合的偏置電壓，能夠使電路工作高速化、提高抗串?dāng)_性能、提高存儲(chǔ)保持能力、實(shí)現(xiàn)低功耗化。設(shè)置用向各寫入部、存儲(chǔ)保持部、各讀出部供給襯底偏置電壓的方法的組合規(guī)定的工作模式，根據(jù)電路工作進(jìn)行各工作模式間的轉(zhuǎn)移，能夠得到切合電路工作的效果。進(jìn)而，通過進(jìn)行電路工作的預(yù)測(cè)，進(jìn)行工作模式間的轉(zhuǎn)移的控制，即使對(duì)襯底電位的適應(yīng)性差的情況也能夠適應(yīng)。另外，由于通過在存儲(chǔ)單元之間進(jìn)行共有襯底的布局，能夠削減襯底隔離區(qū)和電源布線，能夠謀求降低布局面積。
權(quán)利要求
1.一種半導(dǎo)體集成電路，它是具有由存儲(chǔ)保持部、寫入部和讀出部構(gòu)成的存儲(chǔ)保持電路的半導(dǎo)體集成電路，其特征在于形成上述存儲(chǔ)保持電路的襯底被隔離成多個(gè)區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于上述襯底被隔離成形成上述存儲(chǔ)保持部的存儲(chǔ)保持部襯底區(qū)、形成上述寫入部的至少一個(gè)寫入部襯底區(qū)和形成上述讀出部的至少一個(gè)讀出部襯底區(qū)。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述存儲(chǔ)保持部襯底區(qū)、上述寫入部襯底區(qū)及上述讀出部襯底區(qū)供給各自獨(dú)立的襯底電位。
4.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述存儲(chǔ)保持部襯底區(qū)和上述寫入部襯底區(qū)的兩方，或者對(duì)其中任何一方，供給正向偏置。
5.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述寫入部襯底區(qū)供給反向偏置。
6.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述存儲(chǔ)保持部襯底區(qū)供給反向偏置。
7.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述讀出部襯底區(qū)供給正向偏置。
8.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于對(duì)上述存儲(chǔ)保持部襯底區(qū)、上述寫入部襯底區(qū)及上述讀出部襯底區(qū)的全部、或者對(duì)其中至少一個(gè)供給反向偏置。
9.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于具有對(duì)上述存儲(chǔ)保持部襯底區(qū)和上述寫入部襯底區(qū)的兩方，或者對(duì)其中任何一方，供給正向偏置的高速寫入模式；對(duì)上述寫入部襯底區(qū)供給反向偏置的提高抗串?dāng)_性能模式；對(duì)上述讀出部襯底區(qū)供給正向偏置的高速讀出模式；對(duì)上述存儲(chǔ)保持部襯底區(qū)供給反向偏置的存儲(chǔ)保持模式；對(duì)上述存儲(chǔ)保持部襯底區(qū)、上述寫入部襯底區(qū)及上述讀出部襯底區(qū)的全部，或者對(duì)其中至少一個(gè)供給反向偏置的低漏泄電流模式，根據(jù)上述存儲(chǔ)保持部、上述寫入部及上述讀出部的工作狀態(tài)，轉(zhuǎn)移到上述高速寫入模式、上述提高抗串?dāng)_性能模式、上述高速讀出模式、上述存儲(chǔ)保持模式及上述低漏泄電流模式中的任一模式。
10.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于在對(duì)上述存儲(chǔ)保持部進(jìn)行寫入時(shí)，轉(zhuǎn)移到上述高速寫入模式。
11.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于當(dāng)存在不向上述存儲(chǔ)保持部進(jìn)行寫入的上述寫入部時(shí)，使形成不對(duì)上述存儲(chǔ)保持部進(jìn)行寫入的上述寫入部的寫入部襯底區(qū)轉(zhuǎn)移到上述提高抗串?dāng)_性能模式。
12.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于當(dāng)從上述存儲(chǔ)保持部進(jìn)行讀出時(shí)，轉(zhuǎn)移到上述高速讀出模式。
13.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于當(dāng)不對(duì)上述存儲(chǔ)保持部進(jìn)行寫入時(shí)，轉(zhuǎn)移到上述存儲(chǔ)保持模式。
14.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于當(dāng)不進(jìn)行從上述存儲(chǔ)保持部的讀出及向上述存儲(chǔ)保持部的寫入時(shí)，轉(zhuǎn)移到上述低漏泄電流模式。
15.如權(quán)利要求9所述的半導(dǎo)體集成電路，其特征在于進(jìn)行上述存儲(chǔ)保持部、上述寫入部及上述讀出部的工作狀態(tài)的預(yù)測(cè)，根據(jù)預(yù)測(cè)結(jié)果，轉(zhuǎn)移到上述高速寫入模式、上述提高抗串?dāng)_性能模式、上述高速讀出模式、上述存儲(chǔ)保持模式及上述低漏泄電流模式中的任一模式。
16.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于具有多個(gè)上述存儲(chǔ)保持電路鄰接設(shè)置的結(jié)構(gòu)，對(duì)鄰接的多個(gè)存儲(chǔ)保持電路，分別將鄰接的上述存儲(chǔ)保持部襯底區(qū)之間、鄰接的上述寫入部襯底區(qū)之間及鄰接的上述讀出部襯底區(qū)之間一體化。
17.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于具有多個(gè)上述存儲(chǔ)保持電路鄰接設(shè)置的結(jié)構(gòu)，對(duì)鄰接的多個(gè)存儲(chǔ)保持電路，分別將鄰接的上述存儲(chǔ)保持部襯底區(qū)之間、鄰接的上述寫入部襯底區(qū)之間及鄰接的上述讀出部襯底區(qū)之間一體化，消除隔離區(qū)。
18.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于具有多個(gè)上述存儲(chǔ)保持電路鄰接設(shè)置的結(jié)構(gòu)，對(duì)鄰接的多個(gè)存儲(chǔ)保持電路，分別將鄰接的上述存儲(chǔ)保持部襯底區(qū)之間、鄰接的上述寫入部襯底區(qū)之間及鄰接的上述讀出部襯底區(qū)之間一體化，消除用于供給襯底電位的鄰接的上述存儲(chǔ)保持部襯底區(qū)的相互間、鄰接的上述寫入部襯底區(qū)的相互間及鄰接的上述讀出部襯底區(qū)的相互間的電源布線。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路，該半導(dǎo)體集成電路在襯底上具有存儲(chǔ)保持部、至少一個(gè)寫入部和至少一個(gè)讀出部。在襯底上，形成存儲(chǔ)保持部的存儲(chǔ)保持部襯底區(qū)、形成各寫入部的至少一個(gè)寫入部襯底區(qū)和形成各讀出部的至少一個(gè)讀出部襯底區(qū)被絕緣隔離。對(duì)各襯底區(qū)施加獨(dú)立的襯底電位。
文檔編號(hào)H01L21/70GK1574075SQ20041004574
公開日2005年2月2日 申請(qǐng)日期2004年5月24日 優(yōu)先權(quán)日2003年5月23日
發(fā)明者池田雄一郎 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社