專利名稱：制作半導(dǎo)體存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作半導(dǎo)體存儲(chǔ)器件的方法，該半導(dǎo)體存儲(chǔ)器件包括具有浮動(dòng)?xùn)?floating gate)和控制柵的疊層(stacked)柵非易失存儲(chǔ)單元。
背景技術(shù)：
近來應(yīng)用在存儲(chǔ)卡中的諸如閃存之類的半導(dǎo)體器件大致包括具有MOS結(jié)構(gòu)的疊層?xùn)欧且资Т鎯?chǔ)單元，其中每一存儲(chǔ)單元具有疊層的浮動(dòng)?xùn)藕涂刂茤拧Ｔ谶@種類型的存儲(chǔ)單元中，當(dāng)通過將存儲(chǔ)在浮動(dòng)?xùn)胖械碾姾山?jīng)直接設(shè)置在浮動(dòng)?xùn)胖碌乃淼姥趸瘜舆M(jìn)行存儲(chǔ)或者清除所存儲(chǔ)的電荷、而改變存儲(chǔ)單元的閥值時(shí)，可完成數(shù)據(jù)記錄或擦除、或者所謂的編程。大家知道進(jìn)行特定適當(dāng)?shù)木幊桃愿倪M(jìn)擦除特性或降低擦除電壓，將優(yōu)選增加浮動(dòng)?xùn)藕涂刂茤胖g的電容。作為實(shí)現(xiàn)這一點(diǎn)的方法，已嘗試盡可能地增大這些柵的相對(duì)面積。
但是，存儲(chǔ)單元的設(shè)計(jì)間距趨勢是變得越來越小，以滿足存儲(chǔ)電容日趨增加的需要。為在有限的設(shè)計(jì)間距中將浮動(dòng)?xùn)诺拿娣e制作得盡可能大，就要把相鄰浮動(dòng)?xùn)胖g的間隔制作得更窄。但是，在制作浮動(dòng)?xùn)诺耐瑫r(shí)，從照相平版印刷術(shù)分辨率的角度來看，難于實(shí)現(xiàn)更窄的間距。作為這一問題的解決方案，日本專利公開平2000-40754提出了一種在采用照相平版印刷術(shù)制作浮動(dòng)?xùn)诺耐瑫r(shí)，在掩膜(稱作硬模)兩側(cè)形成間隔的技術(shù)，由此可將相鄰硬模之間的間距變窄，并利用硬模形成浮動(dòng)?xùn)艌D案。
日本專利公開平2000-40754提出的技術(shù)圖示在圖1A至1C和圖2A和2B中。這些圖是在隧道方向上具有MOS結(jié)構(gòu)的存儲(chǔ)單元的橫向剖視圖。下面說明一步接一步地說明其工藝過程。首先，如圖1A所示，在硅基底200上形成器件形成絕緣層201，以限定器件形成區(qū)，之后在硅基底200的表面上形成隧道氧化層202。之后，在整個(gè)表面上沉積用于形成浮動(dòng)?xùn)诺牡谝欢嗑Ч鑼?03、作為保護(hù)層的氮化硅層204以及作為掩膜層的第二多晶硅層205，并在該形成的表面上形成用于形成浮動(dòng)?xùn)艌D案的光刻膠圖案206。光刻膠圖案206將相鄰圖案之間的間隔尺寸降低到接近于照相平版印刷術(shù)的分辨率極限。
之后，把光刻膠圖案206用作掩膜，有選擇地蝕刻第二多晶硅層205，以形成第二多晶硅圖案105a，清除光刻膠圖案206，之后如圖1B所示在整個(gè)表面上形成第三多晶硅層207。之后，使第三多晶硅層207經(jīng)歷各向異性干燥蝕刻，從而在第二多晶硅圖案205a的側(cè)面上形成第三多晶硅側(cè)壁207a。于是，利用第二多晶硅層205a和第三多晶硅層207a形成掩膜，而且相鄰硬模之間的間隔變成等于或小于照相平版印刷術(shù)的分辨率。
之后，如圖1c所示，使用包括第二多晶硅圖案205a和第三多晶硅側(cè)壁207a的硬模，干燥蝕刻保護(hù)層204以形成保護(hù)層圖案204a。
之后，如圖2A所示，改變蝕刻器，干燥蝕刻第一多晶硅層203，形成第一多晶硅層圖案203a。同時(shí)，采用干燥蝕刻工藝清除第二多晶硅圖案205a和第三多晶硅側(cè)壁207a，并把保護(hù)層圖案204a用作掩膜，蝕刻第一多晶硅層203。因此，也將第一多晶硅層圖案203a圖案化，使該間隔等于或小于照相平版印刷術(shù)的分辨率。之后，采用濕蝕刻方法清除保護(hù)層圖案204a。
這樣如圖2B所示，在第一多晶硅層圖案203a上形成電容絕緣層208，并在電容絕緣層208上形成第四多晶硅層209。在第四多晶硅層209上形成光刻膠圖案208，并使用光刻膠圖案124作為掩膜，依次蝕刻第四多晶硅層209、電容絕緣層208和第一多晶硅層圖案203a，從而盡管圖中未示出，也利用第四多晶硅層209形成作為控制柵的字線，并利用第一多晶硅層圖案203a形成浮動(dòng)?xùn)?。進(jìn)一步地，把這些柵用作掩膜，采用自校正方式把N型雜質(zhì)離子注入器件形成區(qū)，從而形成源區(qū)和漏區(qū)。這樣就完成了存儲(chǔ)單元的制作。
根據(jù)日本專利公開平2000-40754所公開的技術(shù)，為在蝕刻第一多晶硅層203之后，再蝕刻出位于第一多晶硅層203之上的保護(hù)層204，由于下述原因由不摻雜的多晶硅形成第一多晶硅層203。如果使用摻雜的多晶硅提供具有導(dǎo)電性的第一多晶硅層203，則在蝕刻保護(hù)層204的同時(shí)，很可能損壞第一多晶硅層203的表面。因此使用不摻雜的多晶硅以避免在浮動(dòng)?xùn)诺谋砻嫔狭粝逻@種損傷。但是，本發(fā)明人經(jīng)過對(duì)該技術(shù)進(jìn)行研究發(fā)現(xiàn)，即便在由不摻雜多晶硅形成第一多晶硅層203的情況下，如果在蝕刻保護(hù)層204時(shí)蝕刻劑接觸到第一多晶硅層203的表面，也會(huì)不可避免地發(fā)生這種損傷。這種損傷最終在制成的浮動(dòng)?xùn)诺谋砻嫣幃a(chǎn)生起伏，這種起伏將極大地影響到浮動(dòng)?xùn)诺暮穸炔痪鶆?。這樣會(huì)導(dǎo)致存儲(chǔ)在浮動(dòng)?xùn)胖械碾姾闪堪l(fā)生變化，即每一存儲(chǔ)單元中的浮動(dòng)?xùn)诺碾娙莅l(fā)生變化，從而不能提供具有改進(jìn)擦除特性或者低擦除電壓的半導(dǎo)體存儲(chǔ)器件。
使用用于第一多晶硅層203的不摻雜多晶硅需要在圖2A所示工藝過程中的圖案形成工藝之后、在第一多晶硅層203中摻雜雜質(zhì)的工藝，而且與從開始起由摻雜的多晶硅形成第一多晶硅層203的情況相比，不可避免地增加了制作工藝的步驟數(shù)。進(jìn)一步地，由于在形成保護(hù)層204的圖案的同時(shí)把第二和第三多晶硅層205和207用作硬模，在蝕刻這些多晶硅層和存留的多晶硅界面并隨后適當(dāng)?shù)匚g刻保護(hù)層204的同時(shí)，部分多晶硅在保護(hù)層204的表面上存留成沉積物，并且存留的多晶硅與保護(hù)層204的后續(xù)和適宜的蝕刻相干涉。在極端情況下，未蝕刻的部分保護(hù)層存留在已制成的浮動(dòng)?xùn)派?，并在形成電容絕緣層的同時(shí)變成雜質(zhì)，以致于不能形成均勻、高性能的電容絕緣層。因此，未蝕刻的部分成為控制柵和電容絕緣層之間的電容的電容量增加的障礙。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種用于半導(dǎo)體存儲(chǔ)器件的制作方法，即便由摻雜的多晶硅形成浮動(dòng)?xùn)?，也可避免浮?dòng)?xùn)疟砻娴膿p壞，確保對(duì)存儲(chǔ)單元的正確編程，并降低制作工藝的數(shù)量。
根據(jù)本發(fā)明所述的制作半導(dǎo)體存儲(chǔ)器件的方法包括如下步驟在限定于半導(dǎo)體基底的器件形成區(qū)中形成隧道絕緣層；在該隧道絕緣層中形成摻雜雜質(zhì)的硅層；在硅層的表面處形成保護(hù)層；依次層壓在保護(hù)層上疊層的掩模層上的下層和上層；把上層形成所需的圖案；在上層的圖案上形成第二上層；蝕刻第二上層，并只在第一上層的側(cè)表面上存留下第二上層；把第一和第二上層用作掩模蝕刻下層；通過把下層用作掩模蝕刻硅層而形成硅圖案；形成覆蓋暴露的硅圖案的表面的第二保護(hù)層；以及蝕刻出下層。
在本發(fā)明中，該制作方法優(yōu)選進(jìn)一步包括如下步驟在蝕刻出下層的步驟之后，清除存在硅圖案表面的保護(hù)層；在硅圖案的表面形成電容絕緣層；在電容絕緣層上形成導(dǎo)電層；以及通過導(dǎo)電層形成控制柵，并通過依次把導(dǎo)電層、電容絕緣層和硅圖案蝕刻成所需的圖案，而通過所述硅圖案形成浮動(dòng)?xùn)拧?br> 進(jìn)一步地，本發(fā)明優(yōu)選具有下述特征(1)硅層是多晶硅層或者金屬多晶硅硅化物(polyside)層。
(2)下層是氮化硅層，而第一和第二上層為氧化硅層。
(3)保護(hù)層是通過使多晶硅層的表面經(jīng)受熱處理而獲得的熱氧化的氧化硅層。
(4)氮化硅層是利用磷酸溶液蝕刻出的。
在本發(fā)明中，優(yōu)選氮化硅層的厚度應(yīng)設(shè)定得大于將被蝕刻的氮化硅層的厚度和在蝕刻多晶硅層的同時(shí)將被蝕刻的氮化硅層的厚度的總和。在此情況下，第一上層的厚度設(shè)定得大于第二上層的厚度。特別是，第一上層的厚度等于或大于第二上層厚度的兩倍。
本發(fā)明可將浮動(dòng)?xùn)胖瞥善涑叽绲扔诨蛐∮谡障嗥桨嬗∷⑿g(shù)的分辨率，使之有可能改進(jìn)擦除特性，降低疊層?xùn)欧且资О雽?dǎo)體存儲(chǔ)器件的存儲(chǔ)電壓并進(jìn)行正確編程。形成覆蓋硅層的保護(hù)層可防止硅層的表面在蝕刻出疊層的硬膜的下層時(shí)被損壞，從而確保制成高質(zhì)量的浮動(dòng)?xùn)?。更進(jìn)一步地，可使用摻雜雜質(zhì)的硅層，從而有可能減少制作工藝的數(shù)量。
根據(jù)本發(fā)明，特別是，通過形成用于形成厚于第二上層的疊層硬膜的第一上層，可改進(jìn)由第二上層形成的側(cè)壁的尺寸精確性，從而改進(jìn)浮動(dòng)?xùn)诺某叽缇?。特別是，通過把第一上層的厚度設(shè)定成兩倍于第二上層的厚度或者更大，可使側(cè)壁的尺寸精度非常高，從而可以非常高的精度制成浮動(dòng)?xùn)拧?br> 如上所述，由于本發(fā)明包括如下步驟即在用于形成浮動(dòng)?xùn)诺墓鑼拥谋砻嫘纬杀Ｗo(hù)層，依次在保護(hù)層上沉積疊層硬膜的下層和上層，使上層形成需求的圖案，利用第二上層形成側(cè)壁，以及利用側(cè)壁蝕刻硅層，從而形成硅圖案，因此可制成其尺寸等于或小于照相平板印刷術(shù)的分辨率的浮動(dòng)?xùn)?。這樣可確保疊層?xùn)欧且资О雽?dǎo)體存儲(chǔ)器件的具有改進(jìn)的擦除特性和降低的擦除電壓，從而可正確地進(jìn)行編程。由于形成了覆蓋硅層的保護(hù)層，因此有可能在蝕刻疊層硬膜的下層的同時(shí)防止損壞硅層的表面，這樣可確保制成高質(zhì)量的浮動(dòng)?xùn)拧８M(jìn)一步地，可使用摻雜雜質(zhì)的硅層，從而有可能減少制作工藝的數(shù)量。進(jìn)一步地，通過形成用于形成厚于第二上層的疊層硬膜的第一上層，而改進(jìn)由第二上層形成的側(cè)壁的尺寸精度，從而提高浮動(dòng)?xùn)诺某叽缇?。特別是，通過把電第一上層的厚度設(shè)定成兩倍于第二上層的厚度或者更大，可使側(cè)壁的尺寸精度非常高，從而可以非常高的精度制成浮動(dòng)?xùn)拧?br>

圖1A至1C所示的橫向剖視示出一個(gè)工藝接一個(gè)工藝的傳統(tǒng)制作方法；圖2A和2B所示的橫向剖視圖分別表示緊隨圖1C所示工藝的工藝；圖3是根據(jù)本發(fā)明所述半導(dǎo)體存儲(chǔ)器件的電路圖；圖4是根據(jù)本發(fā)明所述半導(dǎo)體存儲(chǔ)器件的平面布置圖；圖5A和5B為分別沿圖4所示的線A-A和B-B剖開的橫向剖視圖；圖6A至6C所示的橫向剖視示出一個(gè)工藝接一個(gè)工藝的根據(jù)本發(fā)明所述的制作方法；圖7A至7C所述的橫向剖視示出一個(gè)工藝接一個(gè)工藝的根據(jù)本發(fā)明所述的制作方法，并分別表示緊隨圖6C所示工藝的工藝；圖8A和8B所述的橫向剖視示出一個(gè)工藝接一個(gè)工藝的根據(jù)本發(fā)明所述的制作方法，并分別表示緊隨圖7C所示工藝的工藝；圖9A和9B所示的實(shí)例性橫向剖視示出由氮化硅層的厚度所產(chǎn)生的優(yōu)點(diǎn)；以及圖10A和10B所示的實(shí)例性橫向剖視示出由NSG層的厚度所產(chǎn)生的優(yōu)點(diǎn)。
具體實(shí)施例方式
下面將參照

本發(fā)明的一個(gè)實(shí)施例。圖3是根據(jù)本發(fā)明所述的半導(dǎo)體存儲(chǔ)器件的電路圖。閃存FM包括多個(gè)疊層?xùn)糯鎯?chǔ)單元M，每一存儲(chǔ)單元都具有浮動(dòng)?xùn)藕涂刂茤?。存?chǔ)單元M布置成矩陣結(jié)構(gòu)，其結(jié)構(gòu)為，在行方向上布置的這些存儲(chǔ)單元M的控制柵CG連接到各自的在行方向上延伸的字線W。在列方向上布置的這些存儲(chǔ)單元M的相鄰存儲(chǔ)單元M的源區(qū)或漏區(qū)被組成為共用源區(qū)或共用漏區(qū)。
在行方向上布置的存儲(chǔ)單元的每一共用源區(qū)S利用在行方向上以所需的間距布置的源極觸點(diǎn)SC延伸并連接到GND。漏極觸點(diǎn)DC設(shè)置在每一共用漏區(qū)D中，而且布置在列方向上的漏極觸點(diǎn)連接到在列方向上延伸的位線B。
圖4是與圖3所示的閃存電路相對(duì)應(yīng)的平面布置示意圖。通過在硅基底100上形成方格形狀的器件絕緣區(qū)101而限定器件形成區(qū)102，而且也構(gòu)造作為控制柵CG的字線W在器件形成區(qū)102之上在行方向上延伸。浮動(dòng)?xùn)臚G在直接位于字線W之下的器件形成區(qū)102上部形成脊(land)形狀。隧道區(qū)直接設(shè)置在浮動(dòng)?xùn)臚G之下，而源區(qū)S和漏區(qū)D的獨(dú)立擴(kuò)散層在列方向上形成在兩側(cè)，從而形成存儲(chǔ)單元M。在行方向上相鄰的存儲(chǔ)單元M具有共用的源區(qū)S，在這些存儲(chǔ)單元M部分設(shè)置源極觸點(diǎn)SC。用于連接到位線B的位觸點(diǎn)BC布置于在列方向上相鄰的存儲(chǔ)單元M的每一共用漏區(qū)D中。
圖5A和5B分別是沿圖4的線A-A和B-B剖開的橫向剖視圖。淺溝道111形成在一種類型的半導(dǎo)體(例如P型)制成的硅基底100的表面中，并通過把絕緣層112埋設(shè)在淺溝道111中而形成構(gòu)成器件形成區(qū)102的器件絕緣區(qū)或者STI(淺溝道絕緣)113，從而限定成器件形成區(qū)102。包括其厚度為10nm的熱氧化的氧化硅層的隧道氧化層114形成在由STI 113限定的P型硅基底100的器件形成區(qū)102的表面，而厚度大約為120nm的摻雜有諸如磷雜質(zhì)的多晶硅浮動(dòng)?xùn)臚G形成在隧道氧化層114上。浮動(dòng)?xùn)臚G的尺寸形成地盡可能不與行方向上相鄰的柵短路，而且其兩端部分從器件形成區(qū)102延伸到部分STI 113。N型雜質(zhì)摻雜在用于形成源區(qū)S和漏區(qū)D的器件形成區(qū)102的區(qū)域中，該器件形成區(qū)102保持在列方向的浮動(dòng)?xùn)臚G中。
在包括浮動(dòng)?xùn)臚G的表面的硅基底100的表面形成所謂的ONO(氧化氮氧化物)層116，該ONO層116作為電容絕緣層，該電容絕緣層具有其厚度依次為5nm/5nm/9nm的氧化硅層/氮化硅層/氧化硅層。在多個(gè)在行方向上相鄰的浮動(dòng)?xùn)臚G之上沿行方向上延伸的控制柵CG形成在作為字線W的電容絕緣層116上。這種控制柵CG由厚度大約為160nm的導(dǎo)電多晶硅形成。在圖5A和5B中盡管沒有示出，但仍然有隔層絕緣層形成在字線W上，而且通過圖4所示的源極觸點(diǎn)SC連接到源區(qū)S的位線B形成在隔層絕緣層上，從而構(gòu)成圖3所示的電路。
下面，參照圖6A至8B說明用于具有上述結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件的制造方法。與圖5A相同，這些附圖表示沿圖4所示的線A-A剖開的橫向剖視結(jié)構(gòu)。首先，如圖6A所示，在P型硅基底100中形成STI 113，從而限定成器件形成區(qū)102。制作STI 113的方法是公知的。例如，淺溝道111有選擇地在利用光刻膠形成在硅基底100的表面處形成方格結(jié)構(gòu)，而采用CDV等方法(參見圖5A)沉積足夠埋設(shè)淺溝道111的氧化硅層112。之后，采用CMP方法(化學(xué)機(jī)械拋光)對(duì)沉積的CDV氧化硅層112進(jìn)行拋光，直到硅基底100的表面從頂部表面暴露，從而形成具有僅僅埋設(shè)在淺溝道111中的CDV氧化硅層112的STI 113。
接下來，對(duì)硅基底100的表面進(jìn)行熱氧化以生成熱氧化的氧化硅層，進(jìn)而形成厚度為10nm的隧道氧化層114。進(jìn)一步地，采用CDV方法在隧道氧化層114上生成含有磷的第一多晶硅層(摻雜多晶硅)115，直到其厚度為120nm。之后，熱氧化第一多晶硅層115的表面，以形成厚度大約為2nm的非常薄的氧化硅層作為保護(hù)層121。疊層的掩模層形成在保護(hù)層121上，用于形成硬膜。采用CVD方法生成厚度至少為30nm(在此情況下為50nm)的氮化硅層作為下層。采用CVD方法形成厚度為150nm或者更厚的不摻雜雜質(zhì)的氧化硅層或者所謂的NSG層123作為上層。
接下來，在NSG層123上形成用于形成浮動(dòng)?xùn)诺墓饪棠z圖案(PR圖案)124。這樣形成光刻膠圖案124，即將被形成的浮動(dòng)?xùn)臚G的面積變得盡可能大，而且行方向上相鄰的光刻膠圖案之間的間隔盡可能與照相平版印刷術(shù)的分辨率極限一樣小。
之后，如圖6B所示，利用光刻膠圖案124蝕刻疊層掩模層的NSG層123或上層。此時(shí)，稍微蝕刻氮化硅層122表面或下層，并用作用于NSG層123的蝕刻阻擋件。之后，清除光刻膠圖案124。
接下來，如圖6C所示，采用CVD方法在整個(gè)表面上把第二NSG層125生長成大約60nm的厚度。第二NSG層125與疊層掩模層的上層或者NSG層(以下稱作“第一NSG層”)123一體形成。之后，通過等離子體蝕刻等干燥蝕刻第二NSG層125。
結(jié)果，采用各向異性蝕刻方法把第二NSG層125留置在第一NSG層123的兩個(gè)側(cè)表面上作為側(cè)壁125a。與存留的側(cè)壁125a一體形成的第一NSG層123的圖案尺寸由于朝向行方向兩側(cè)的側(cè)壁125a的厚度而增加。這樣就使行方向上相鄰的圖案之間的間隔變得小于照相平版印刷術(shù)的分辨率。這種干燥蝕刻方法把下層或者氮化硅層122蝕刻成其大小與具有第一NSG層123和側(cè)壁125a的圖案相同。
接下來，如圖7B所示，采用濕蝕刻方法清除第一NSG層123和側(cè)壁125a。之后，把存留的氮化硅層122用作掩模，在把第一多晶硅層115干燥蝕刻成與氮化硅層122相同的圖案之后，蝕刻保護(hù)層121。結(jié)果，形成如圖7C所示的第一多晶硅層圖案115a。此時(shí)，在某種程度上蝕刻用作疊層硬膜的氮化硅層122，從而使其厚度更薄。進(jìn)行蝕刻之后，在大約700℃的低溫下熱氧化所形成的結(jié)構(gòu)，從而在第一多晶硅層圖案115a的暴露的側(cè)表面上形成薄熱氧化的氧化硅層126。之后，在磷酸溶液中濕蝕刻用作掩模的氮化硅層126。此時(shí)，利用形成在頂部表面上的用作保護(hù)層121的熱氧化的氧化硅層、以及形成在側(cè)部表面上的熱氧化的氧化硅層126保護(hù)第一多晶硅層圖案115a，并防止該多晶硅層圖案115a被磷酸溶液損壞。利用磷酸溶液進(jìn)行充分的蝕刻可防止部分氮化硅層122存留在第一多晶硅層圖案115a上。
接下來，如圖8A所示，濕蝕刻熱氧化的氧化硅層121和薄熱氧化的氧化硅層126，以暴露出第一多晶硅層圖案115a的表面，其中熱氧化的氧化硅層121穿過第一多晶硅層圖案115a的頂部表面暴露，而薄熱氧化的氧化硅層126形成在第一多晶硅層圖案115a的側(cè)表面。由于采用這種方式形成的第一多晶硅層圖案115a形成與用作硬膜的氮化硅層122或者包括第一和BSG層123和125的疊層掩模層的圖案相同的圖案，因此行方向上相鄰的第一多晶硅層圖案115a之間的間隔制作得小于照相平版印刷術(shù)的分辨率，其大小等于包括第二NSG層125的側(cè)壁的厚度。
接下來，如圖8B所示，采用CVD方法，在包括第一多晶硅層圖案115a和硅基底100的表面的整個(gè)表面上，形成用作電容絕緣層的ONO層116，并在ONO層116上形成第二多晶硅層117。采用CVD方法，通過依次將氧化硅層、氮化硅層和氧化硅層層壓成所需的厚度，形成ONO層116。在此實(shí)例中，ONO層116所形成的厚度為5nm/5nm/9nm。
之后，在包括器件形成區(qū)的區(qū)域，在第二多晶硅層117上形成在行方向上具有所需的間隔在列方向上延伸的光刻膠圖案(未示出)，并利用該光刻膠圖案依次形成第二多晶硅層117、ONO層116和第一多晶硅層圖案115a。結(jié)果，由第二多晶硅層117形成用作控制柵CG的字線W，并利用直接位于穿過ONO層116的字線W之下的ONO層116形成浮動(dòng)?xùn)臩G。
之后，再次參照圖5B，在利用字線W作為掩模的器件形成區(qū)102處，把諸如砷之類的N型雜質(zhì)的離子注入硅基底100的表面，這樣就形成了N型源區(qū)S和漏區(qū)D。之后，在整個(gè)表面上形成夾層絕緣層118，并在夾層絕緣層118中埋設(shè)到達(dá)源區(qū)S的接觸孔，把導(dǎo)電材料埋設(shè)在接觸孔中以形成接觸插塞119。之后，在列方向上延伸的位線B形成在夾層絕緣層118上，并把該位線B通過接觸插塞119連接到源區(qū)。這樣完成了具有圖4所示的設(shè)計(jì)結(jié)構(gòu)的存儲(chǔ)單元。
利用采用上述制作工藝制成的存儲(chǔ)單元，即便在用作疊層硬膜層的第一NSG層123的圖案形成得其大小接近于照相平版印刷術(shù)的分辨率極限的情況下，具有由第二NSG層125形成的側(cè)壁125a的疊層硬膜也可以圖7A所示的工藝形成在第一NSG層123的兩側(cè)。這樣就有可能把相鄰疊層硬膜之間的間隔變窄，窄到等于或小于該分辨率，從而可增加由疊層硬膜形成的浮動(dòng)?xùn)臚G在行方向上的尺寸。于是，浮動(dòng)?xùn)臩G增加了與控制柵CG相對(duì)的面積，這樣就增加了它們之間的電容量，進(jìn)而使制作能夠進(jìn)行正確編程的存儲(chǔ)單元成為可能。
由于在第一多晶硅層115上形成熱氧化的氧化硅層作為保護(hù)層121、在熱氧化的氧化硅層上形成氮化硅層122作為疊層掩膜的下層、并在利用圖7C所示的工藝中的疊層硬膜通過蝕刻第一多晶硅層115而形成的第一多晶硅層圖案115a的暴露的側(cè)表面上形成薄熱氧化的氧化硅層126，因此，在形成第一多晶硅層圖案115a之后，在蝕刻出氮化硅層122時(shí)，作為蝕刻劑的磷酸溶液并不接觸第一多晶硅層圖案115a的表面，這樣就避免了第一多晶硅層圖案115a的表面被損壞。因此，最終制成的浮動(dòng)?xùn)臚G的表面不會(huì)損壞，從而可以保持均勻而平坦的表面以提供穩(wěn)定而均勻的電容量。
同時(shí)，即便把摻雜的多晶硅用于第一多晶硅層115，也不會(huì)造成損壞。這樣就避免了對(duì)注入雜質(zhì)的后續(xù)工藝的需要，而且可降低制作工藝的數(shù)量。在前面的工藝中，在蝕刻用作疊層的硬膜上層的第一和第二NSG層123和125的同時(shí)，在氮化硅層122的表面上，部分NSG層存留成雜質(zhì)(沉淀)的情況下；或者在蝕刻第一多晶硅層115的同時(shí)，在氮化硅層122的表面上部分多晶硅粘結(jié)成雜質(zhì)的情況下，采用圖7C所示的工藝充分地蝕刻氮化硅層122可安全地清除雜質(zhì)，而且在這種工藝結(jié)束時(shí)，在氮化硅層122上沒有蝕刻殘留物。這樣就有可能采用圖8B所示的后續(xù)工藝形成均勻且高質(zhì)量的ONO層16。
進(jìn)一步地，根據(jù)該實(shí)施例，作為疊層硬膜的下層的氮化硅層122的厚度設(shè)定成等于或者大于50nm，而且疊加的第一NSG層123的厚度設(shè)定為150nm，第一多晶硅層115的厚度設(shè)定為120nm。正如圖9A所實(shí)例性地圖示的，設(shè)定層的厚度和厚度范圍使氮化硅層122的厚度大于蝕刻量(大約10nm)和蝕刻量(大約20nm)的總和，其中采用10nm的蝕刻量，可在蝕刻第一NSG層123的同時(shí)，蝕刻氮化硅層122的表面，而采用20nm的蝕刻量，可在把氮化硅層122用作掩模而蝕刻第一多晶硅層115的同時(shí)，蝕刻氮化硅層122。因此，即便完成了這些工藝，也如圖9B所示，確保把氮化硅層122存留在第一多晶硅層115上，使其有可能可靠地把第一多晶硅層115蝕刻成具有想要的尺寸的圖案。特別是，當(dāng)蝕刻第一NSG層123時(shí)蝕刻的氮化硅層123的這些層等同于形成圖案的第一多晶硅層圖案115a的兩個(gè)肩(shoulder)部，從而上述厚度的設(shè)定可保持在氮化硅層122的兩個(gè)肩部處所形成的臺(tái)階(step)的厚度，并防止所形成的第一多晶硅層圖案115a的尺寸發(fā)生變化。
在該實(shí)施例中，作為疊層硬膜的上層的第一NSG層123的厚度設(shè)定為150nm，而用于形成側(cè)壁的疊加的第二NSG層125的厚度設(shè)定為60nm。把第一NSG層123的厚度設(shè)定為第二NSG層125的厚度的兩倍或者更大，可使在第一NSG層123的側(cè)表面上生長的第二NSG層125的側(cè)表面可形成為垂直的表面，如圖10A中的虛線所示。因此，當(dāng)?shù)诙﨨SG層125經(jīng)受各向異性蝕刻以形成側(cè)壁125a上，如圖10A中的虛線所示，可抑制在第二NSG層125的垂直側(cè)表面處進(jìn)行蝕刻，防止第二NSG層125的側(cè)表面在水平方向上被內(nèi)蝕刻(etch back)。這樣就防止了包括下層或氮化硅層122的硬膜的大小發(fā)生變化。這樣就意味著，如果至少有第一NSG層123的厚度等于或大于第二NSG層125的厚度，理論上，將限制第二NSG層125側(cè)表面的內(nèi)蝕刻。如果將像本實(shí)施例那樣，第一NSG層123的厚度為第二NSG層125的厚度的兩倍或者更大，由此可限制第二NSG層125側(cè)表面的內(nèi)蝕刻。在第一NSG層123比第二NSG層125薄一些的情況下，第二NSG層125的側(cè)表面成錐形，從而采用后續(xù)蝕刻方法內(nèi)蝕刻第二NSG層125的側(cè)表面，這樣就有可能利用側(cè)壁125a獲得等于或小于照相平版印刷術(shù)分辨率的柵之間的間隔。
在上述的本發(fā)明中，在本實(shí)施例中除了NSG之外的材料層可用作用于形成疊層硬膜的上層。特別是，上層只是必須由相對(duì)于下層具有蝕刻選擇性的材料形成，例如，該上層可以是多晶硅層，同時(shí)由于在本實(shí)施例中下層是氮化硅層而使用NSG層。在使用不是氮化硅的材料層用作下層的情況下，上層還可以由不同的材料形成。組成浮動(dòng)?xùn)藕涂刂茤诺墓鑼硬⒉痪窒抻诙嗑Ч鑼?，而是也可以使用多晶硅硅化?polyside)層或者金屬硅化物層。
權(quán)利要求
1.一種制作疊層?xùn)欧且资О雽?dǎo)體存儲(chǔ)器件的方法，所述存儲(chǔ)器件具有浮動(dòng)?xùn)藕涂刂茤?，所述方法包括如下步驟在限定于半導(dǎo)體基底的器件形成區(qū)中形成隧道絕緣層；在所述隧道絕緣層中形成摻雜雜質(zhì)的硅層；在所述硅層的表面處形成保護(hù)層；依次層壓在所述保護(hù)層上疊層的掩模層上的下層和上層；把上層形成所需的圖案；在所述上層的所述圖案上形成所述第二上層；蝕刻所述第二上層，并只在所述第一上層的側(cè)表面上存留下所述第二上層；把所述第一和第二上層用作掩模蝕刻所述下層；通過把所述下層用作掩模蝕刻所述硅層而形成硅圖案；形成覆蓋暴露的所述硅圖案的表面的第二保護(hù)層；以及蝕刻出所述下層。
2.如權(quán)利要求1所述的制作方法，進(jìn)一步包括如下步驟在蝕刻出所述下層的步驟之后，清除存在所述硅圖案表面的所述保護(hù)層；在所述硅圖案的表面形成電容絕緣層；在所述電容絕緣層上形成導(dǎo)電層；以及通過所述導(dǎo)電層形成控制柵，并通過依次把所述導(dǎo)電層、所述電容絕緣層和所述硅圖案蝕刻成所需的圖案，而通過所述硅圖案形成浮動(dòng)?xùn)拧?br> 3.如權(quán)利要求1或2所述的制作方法，其中所述硅層是多晶硅層或者金屬多晶硅硅化物層。
4.如權(quán)利要求3所述的制作方法，其中所述下層是氮化硅層，而所述第一和第二上層為氧化硅層。
5.如權(quán)利要求1所述的制作方法，其中所述保護(hù)層是通過使多晶硅層的表面經(jīng)受熱處理而獲得的熱氧化的氧化硅層。
6.如權(quán)利要求1所述的制作方法，其中所述氮化硅層是利用磷酸溶液蝕刻出的。
7.如權(quán)利要求6所述的制作方法，其中所述氮化硅層的厚度設(shè)定地大于將被蝕刻的所述氮化硅層的厚度和在蝕刻所述多晶硅層的同時(shí)將被蝕刻的所述氮化硅層的厚度的總和。
8.如權(quán)利要求7所述的制作方法，其中所述第一上層的厚度設(shè)定地大于所述第二上層的厚度。
9.如權(quán)利要求8所述的制作方法，其中所述第一上層的所述厚度等于或大于所述第二上層的所述厚度的兩倍。
全文摘要
把用于浮動(dòng)?xùn)诺膿诫s雜質(zhì)的硅層、保護(hù)層、疊層硬膜的氮化硅層和第一NSG層形成所需的圖案，在該圖案上形成第二NSG層并存留為側(cè)壁。利用第二NSG層作為掩模，蝕刻氮化硅層。利用存留的氮化硅層作為掩模，蝕刻硅層，以形成其表面覆蓋有第二保護(hù)層的硅圖案，并蝕刻出氮化硅層。于是，在利用摻雜的多晶硅形成浮動(dòng)?xùn)诺耐瑫r(shí)，有可能防止損壞浮動(dòng)?xùn)诺谋砻妗?br> 文檔編號(hào)H01L29/423GK1538517SQ20041003286
公開日2004年10月20日 申請日期2004年4月13日 優(yōu)先權(quán)日2003年4月17日
發(fā)明者鈴木潤一, 金森宏治, 治 申請人:恩益禧電子股份有限公司